CN109474270A - 一种驱动电路 - Google Patents

一种驱动电路 Download PDF

Info

Publication number
CN109474270A
CN109474270A CN201811164487.1A CN201811164487A CN109474270A CN 109474270 A CN109474270 A CN 109474270A CN 201811164487 A CN201811164487 A CN 201811164487A CN 109474270 A CN109474270 A CN 109474270A
Authority
CN
China
Prior art keywords
phase inverter
output end
grid
input
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811164487.1A
Other languages
English (en)
Inventor
齐盛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Zhanhong Technology Co Ltd
Original Assignee
Hangzhou Zhanhong Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Zhanhong Technology Co Ltd filed Critical Hangzhou Zhanhong Technology Co Ltd
Priority to CN201811164487.1A priority Critical patent/CN109474270A/zh
Publication of CN109474270A publication Critical patent/CN109474270A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种驱动电路。一种驱动电路包括第一或非门、第一反相器、第一与非门、第二反相器、第一PMOS管和第一NMOS管。利用本发明提供的驱动电路，在提高输出驱动能力的前提下所占用的面积大大降低。

Description

一种驱动电路
技术领域
本发明涉及集成电路技术领域，尤其涉及到一种驱动电路。
背景技术
现有技术为了提高输出驱动能力大都采用逐级放大的方式，这样做会使得管子占有的面积很大。
发明内容
本发明旨在解决现有技术的不足，提供一种可以提高输出驱动能力的驱动电路。
一种驱动电路，包括第一或非门、第一反相器、第一与非门、第二反相器、第一PMOS管和第一NMOS管：
所述第一或非门的一输入端接输入VIN，另一输入端接所述第二反相器的输出端和所述第一NMOS管的栅极，输出端接所述第一反相器的输入端；所述第一反相器的输入端接所述第一或非门的输出端，输出端接所述第一PMOS管的栅极和所述第一与非门的一输入端；所述第一与非门的一输入端接输入VIN，另一输入端接所述第一反相器的输出端和所述第一PMOS管的栅极，输出端接所述第二反相器的输入端；所述第二反相器的输入端接所述第一与非门的输出端，输出端接所述第一或非门的一输入端和所述第一NMOS管的栅极；所述第一PMOS管的栅极接所述第一反相器的输出端和所述第一与非门的一输入端，漏极接所述第一NMOS管的漏极并作为输出端VOUT，源极接电源电压VCC；所述第一NMOS管的栅极接所述第一或非门的一输入端和所述第二反相器的输出端，漏极接所述第一PMOS管的漏极并作为输出端VOUT，源极接地。
当输入VIN为高电平时，所述第一PMOS管的栅极为高电平，所述第一NMOS管的栅极为高电平，所述第一NMOS管导通，输出VOUT为低电平；当输入VIN为低电平时，所述第一NMOS管的栅极为低电平，所述第一PMOS管的栅极为低电平，所述第一PMOS管导通，输出VOUT为高电平；所述第一PMOS管和所述第一NMOS管是实际进行下一级驱动的管子，可以通过设置所述第一PMOS管和所述第一NMOS管的宽长比提高驱动能力；同时由于所述第一NMOS管导通时是在所述第一PMOS管完全关闭时才导通的，还有所述第一PMOS管导通时是在所述第一NMOS管完全关闭时才导通的，这样就避免了所述第一PMOS管和所述第一NMOS管同时导通而损坏的后果。
附图说明
图1为本发明的驱动电路的电路图。
具体实施方式
以下结合附图对本发明内容进一步说明。
一种驱动电路，如图1所示，包括第一或非门10、第一反相器20、第一与非门30、第二反相器40、第一PMOS管50和第一NMOS管60：
所述第一或非门10的一输入端接输入VIN，另一输入端接所述第二反相器40的输出端和所述第一NMOS管60的栅极，输出端接所述第一反相器20的输入端；所述第一反相器20的输入端接所述第一或非门10的输出端，输出端接所述第一PMOS管50的栅极和所述第一与非门30的一输入端；所述第一与非门30的一输入端接输入VIN，另一输入端接所述第一反相器20的输出端和所述第一PMOS管50的栅极，输出端接所述第二反相器40的输入端；所述第二反相器40的输入端接所述第一与非门30的输出端，输出端接所述第一或非门10的一输入端和所述第一NMOS管60的栅极；所述第一PMOS管50的栅极接所述第一反相器20的输出端和所述第一与非门30的一输入端，漏极接所述第一NMOS管60的漏极并作为输出端VOUT，源极接电源电压VCC；所述第一NMOS管60的栅极接所述第一或非门10的一输入端和所述第二反相器40的输出端，漏极接所述第一PMOS管50的漏极并作为输出端VOUT，源极接地。
当输入VIN为高电平时，所述第一PMOS管50的栅极为高电平，所述第一NMOS管60的栅极为高电平，所述第一NMOS管60导通，输出VOUT为低电平；当输入VIN为低电平时，所述第一NMOS管60的栅极为低电平，所述第一PMOS管50的栅极为低电平，所述第一PMOS管50导通，输出VOUT为高电平；所述第一PMOS管50和所述第一NMOS管60是实际进行下一级驱动的管子，可以通过设置所述第一PMOS管50和所述第一NMOS管60的宽长比提高驱动能力；同时由于所述第一NMOS管60导通时是在所述第一PMOS管50完全关闭时才导通的，还有所述第一PMOS管50导通时是在所述第一NMOS管60完全关闭时才导通的，这样就避免了所述第一PMOS管50和所述第一NMOS管60同时导通而损坏的后果。

Claims (1)

1.一种驱动电路，其特征在于：包括第一或非门、第一反相器、第一与非门、第二反相器、第一PMOS管和第一NMOS管；
所述第一或非门的一输入端接输入VIN，另一输入端接所述第二反相器的输出端和所述第一NMOS管的栅极，输出端接所述第一反相器的输入端；所述第一反相器的输入端接所述第一或非门的输出端，输出端接所述第一PMOS管的栅极和所述第一与非门的一输入端；所述第一与非门的一输入端接输入VIN，另一输入端接所述第一反相器的输出端和所述第一PMOS管的栅极，输出端接所述第二反相器的输入端；所述第二反相器的输入端接所述第一与非门的输出端，输出端接所述第一或非门的一输入端和所述第一NMOS管的栅极；所述第一PMOS管的栅极接所述第一反相器的输出端和所述第一与非门的一输入端，漏极接所述第一NMOS管的漏极并作为输出端VOUT，源极接电源电压VCC；所述第一NMOS管的栅极接所述第一或非门的一输入端和所述第二反相器的输出端，漏极接所述第一PMOS管的漏极并作为输出端VOUT，源极接地。
CN201811164487.1A 2018-10-05 2018-10-05 一种驱动电路 Pending CN109474270A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811164487.1A CN109474270A (zh) 2018-10-05 2018-10-05 一种驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811164487.1A CN109474270A (zh) 2018-10-05 2018-10-05 一种驱动电路

Publications (1)

Publication Number Publication Date
CN109474270A true CN109474270A (zh) 2019-03-15

Family

ID=65663315

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811164487.1A Pending CN109474270A (zh) 2018-10-05 2018-10-05 一种驱动电路

Country Status (1)

Country Link
CN (1) CN109474270A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110677021A (zh) * 2019-09-23 2020-01-10 北京时代民芯科技有限公司 一种抗地弹噪声的输出驱动电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110677021A (zh) * 2019-09-23 2020-01-10 北京时代民芯科技有限公司 一种抗地弹噪声的输出驱动电路
CN110677021B (zh) * 2019-09-23 2021-01-08 北京时代民芯科技有限公司 一种抗地弹噪声的输出驱动电路

Similar Documents

Publication Publication Date Title
CN104038209A (zh) 一种电平位移电路
CN103023470B (zh) 三电极单向导通场效应管
CN109474270A (zh) 一种驱动电路
EP2136471A3 (en) Logic circuits, inverter devices and methods of operating the same
CN107204761A (zh) 一种功率管驱动电路
CN103647519A (zh) 一种运算放大器的输入级
CN108933592A (zh) 高速电平转换电路、电平转换方法和数据传输装置
CN210742767U (zh) 一种用于蜂鸣器稳定驱动管栅极电压的电路
CN101232284A (zh) 抗电磁干扰低功耗高压驱动电路
CN204244064U (zh) 消除短路导通的驱动电路及其开关电源
CN105227166B (zh) 一种mos管背栅电压控制电路
CN109547013A (zh) 三态门
CN109547012A (zh) 一种三态门电路
CN110336554A (zh) 三态门电路
CN206559232U (zh) 一种升压变换电路
CN109245760A (zh) 三态门装置
CN103166622A (zh) 防止io上电过程中产生大电流的电平转换器结构
CN105005345A (zh) 一种低功耗高速电源钳位电路
CN109861503A (zh) 用于功率器件的驱动电路
CN110830031A (zh) 一种三态门
CN112350552B (zh) 一种输出峰值电流不受电源电压变化影响的mosfet驱动器
CN108832925A (zh) 一种三态门
CN207459978U (zh) 一种碳化硅晶体管基极驱动电路
CN115800993B (zh) 压摆率控制io电路和芯片
CN110417404A (zh) 一种三态门装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190315

WD01 Invention patent application deemed withdrawn after publication