CN109473469A - Nmos管及其制造方法 - Google Patents
Nmos管及其制造方法 Download PDFInfo
- Publication number
- CN109473469A CN109473469A CN201811267623.XA CN201811267623A CN109473469A CN 109473469 A CN109473469 A CN 109473469A CN 201811267623 A CN201811267623 A CN 201811267623A CN 109473469 A CN109473469 A CN 109473469A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon
- gate structure
- nmos tube
- phosphorus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 68
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 68
- 239000010703 silicon Substances 0.000 claims abstract description 68
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 37
- 239000011574 phosphorus Substances 0.000 claims abstract description 37
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 35
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 claims abstract description 28
- 239000000463 material Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 230000000694 effects Effects 0.000 claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- 229910003978 SiClx Inorganic materials 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims 1
- 238000000034 method Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 2
- 150000003017 phosphorus Chemical class 0.000 description 2
- DCRGHMJXEBSRQG-UHFFFAOYSA-N 1-[1-(cyclooctylmethyl)-5-(hydroxymethyl)-3,6-dihydro-2H-pyridin-4-yl]-3-ethyl-2-benzimidazolone Chemical compound O=C1N(CC)C2=CC=CC=C2N1C(CC1)=C(CO)CN1CC1CCCCCCC1 DCRGHMJXEBSRQG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种NMOS管，包括：在硅衬底的表面形成有P阱；在P阱表面形成有栅极结构；在栅极结构的两侧形成有凹槽；在凹槽中嵌入式外延层，嵌入式外延层包括：硅种子层，硅磷主体层，位于硅磷主体层和硅种子层之间的双屏蔽层，双屏蔽层由材料不同的第一屏蔽层和第二屏蔽层叠加而成；突出到凹槽顶部的硅盖帽层；硅磷主体层具有磷重掺杂的结构，双屏蔽层用于减少嵌入式外延层的磷向周侧的P阱中外扩的数量从而减少并防止外扩的磷对的沟道的影响。本发明还公开了一种NMOS管的制造方法。本发明能改善器件的短沟道效应并从而改善器件的稳定度。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种NMOS管；本发明还涉及一种NMOS管的制造方法。
背景技术
HKMG具有高介电常数(HK)的栅介质层以及金属栅(MG)，故本领域中通常缩写为HKMG。采用HKMG的MOS晶体管中，NMOS的源区和漏区往往采用嵌入式外延层，NMOS的嵌入式外延层的材料通常为SiP，通过嵌入式外延层改变NMOS的沟道区的应力并形成有利于改善NMOS的沟道区的电子的迁移率的张应力，从而能改善NMOS的沟道区的电子迁移率，降低沟道电阻。
随着技术的发展，器件的关键尺寸(CD)越来越小，如现有HKMG工艺的技术节点即CD已经达28nm以下，这使得器件的短沟道效应(short channel effect)越来越严重，使器件的性能如器件的稳定性受到严重的影响。
发明内容
本发明所要解决的技术问题是提供一种NMOS管，能改善器件的短沟道效应，提高器件的稳定度。为此，本发明还提供一种NMOS管的制造方法。
为解决上述技术问题，本发明提供的NMOS管包括：
在硅衬底的表面形成有P阱。
在所述P阱表面形成有栅极结构，被所述栅极结构覆盖的所述P阱表面用于形成沟道。
在所述栅极结构的两侧的所述P阱中形成有凹槽。
在所述凹槽中嵌入式外延层，所述嵌入式外延层包括：
形成于所述凹槽的内侧表面的硅种子层(Si seed)，将所述凹槽填充的硅磷(SiP)主体层(Body)，位于所述硅磷主体层和所述硅种子层之间的双屏蔽层(dual barrierlayer)，所述双屏蔽层由材料不同的第一屏蔽层和第二屏蔽层叠加而成；突出到所述凹槽顶部的硅盖帽层(Cap)。
所述硅盖帽层将所述硅种子层、所述硅磷主体层和所述双屏蔽层的表面覆盖。
所述硅磷主体层具有磷重掺杂的结构。所述双屏蔽层用于减少所述嵌入式外延层的磷向周侧的所述P阱中外扩的数量从而减少并防止外扩的磷对的所述沟道的影响，从而能改善器件的短沟道效应并从而改善器件的稳定度。
进一步的改进是，所述栅极结构为HKMG。
进一步的改进是，在所述栅极结构两侧的所述嵌入式外延层中形成有由N+区组成的源区和漏区。
进一步的改进是，所述第一屏蔽层的材料为氮化硅(SiN)，所述第二屏蔽层的材料为碳化硅(SiC)。
进一步的改进是，所述栅极结构由伪栅结构定义，所述伪栅结构在所述源区和所述漏区形成之后去除，并在所述伪栅结构去除的区域中形成所述栅极结构。
所述伪栅结构包括形成于所述P阱表面的第一栅介质层和多晶硅伪栅。
进一步的改进是，所述凹槽自对准定义于所述多晶硅伪栅的两侧，所述源区和所述漏区自对准定义于所述多晶硅伪栅的两侧。
进一步的改进是，所述凹槽的两侧面都呈“∑”形。
进一步的改进是，在所述伪栅结构的两侧形成有氮化硅侧墙。
进一步的改进是，在所述硅衬底上还同时集成有PMOS管，所述NMOS管的沟道的长度为28nm以下。
为解决上述技术问题，本发明提供的NMOS管的制造方法包括如下步骤：
步骤一、提供表面形成有P阱的硅衬底，在所述P阱的表面形成伪栅结构，所述伪栅结构所覆盖区域的所述P阱表面用于形成沟道。
步骤二、对所述伪栅结构两侧的所述P阱中的硅进行刻蚀形成凹槽。
步骤三、在所述凹槽中形成嵌入式外延层，包括如下分步骤：
步骤31、在所述凹槽的内侧表面形成硅种子层。
步骤32、在所述硅种子层表面形成双屏蔽层。所述双屏蔽层由材料不同的第一屏蔽层和第二屏蔽层叠加而成。
步骤33、形成硅磷主体层将所述凹槽填充。
步骤34、形成硅盖帽层，所述硅盖帽层将所述硅种子层、所述硅磷主体层和所述双屏蔽层的表面覆盖且所述硅盖帽层突出到所述凹槽顶部。
所述硅磷主体层具有磷重掺杂的结构。所述双屏蔽层用于减少所述嵌入式外延层的磷向周侧的所述P阱中外扩的数量从而减少并防止外扩的磷对的所述沟道的影响，从而能改善器件的短沟道效应并从而改善器件的稳定度。
步骤四、在所述伪栅结构的两侧的所述嵌入式外延层中进行自对准的N+离子注入形成源区和漏区。
步骤五、去除所述伪栅结构，在所述伪栅结构去除区域中形成NMOS管的栅极结构。
进一步的改进是，所述栅极结构为HKMG。
进一步的改进是，所述伪栅结构包括形成于所述P阱表面的第一栅介质层和多晶硅伪栅。
进一步的改进是，所述凹槽自对准定义于所述多晶硅伪栅的两侧。
进一步的改进是，所述凹槽的两侧面都呈“∑”形。
进一步的改进是，在所述伪栅结构的两侧形成有氮化硅侧墙。
进一步的改进是，所述第一屏蔽层的材料为氮化硅，所述第二屏蔽层的材料为碳化硅。
进一步的改进是，在所述硅衬底上还同时集成有PMOS管，所述NMOS管的沟道的长度为28nm以下。
本发明对NMOS管的嵌入式外延层的叠加层结构做了特别的设置，在位于凹槽的内侧表面的硅种子层和将凹槽填充的硅磷主体层之间增加了双屏蔽层，而且，双屏蔽层的磷掺杂为轻掺杂的结构，这种磷轻掺杂的双屏蔽层能对磷重掺杂的硅磷主体层的磷扩散进行缓冲或阻挡，从而减少嵌入式外延层的磷向周侧的P阱中外扩的数量，也从而能减少并防止外扩的磷对的沟道的影响，从而能改善器件的短沟道效应并从而能改善器件的稳定度。
本发明特别适用于28nm工艺以下的具有HKMG的NMOS管中，且NMOS管能和PMOS管一起集成在同一硅衬底上。本发明不会对PMOS管造成不利的影响。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1B是现有NMOS管的制造方法的各步骤中的器件结构图；
图2A-图2B是本发明实施例NMOS管的制造方法的各步骤中的器件结构图。
具体实施方式
现有NMOS管的制造方法：
在详细介绍本发明实施例之前先介绍一下现有NMOS管的制造方法，如图1A至图1B所示，是现有NMOS管的制造方法的各步骤中的器件结构图；现有NMOS管的制造方法包括如下步骤：
步骤一、如图1A所示，提供表面形成有P阱101的硅衬底，在所述P阱101的表面形成伪栅结构，所述伪栅结构所覆盖区域的所述P阱101表面用于形成沟道103。
所述伪栅结构包括形成于所述P阱101表面的第一栅介质层和多晶硅伪栅102。
在所述伪栅结构的两侧形成有氮化硅侧墙。
步骤二、如图1A所示，对所述伪栅结构两侧的所述P阱101中的硅进行刻蚀形成凹槽104。
所述凹槽104自对准定义于所述多晶硅伪栅102的两侧。
所述凹槽104的两侧面都呈“∑”形。
步骤三、如图1B所示，在所述凹槽104中形成嵌入式外延层，包括如下分步骤：
步骤31、在所述凹槽104的内侧表面形成硅种子层105a。
步骤32、形成硅磷主体层105b将所述凹槽104填充。
步骤34、形成硅盖帽层105C，所述硅盖帽层105c将所述硅种子层105c和所述硅磷主体层105b的表面覆盖且所述硅盖帽层105d突出到所述凹槽104顶部。
步骤四、在所述伪栅结构的两侧的所述嵌入式外延层中进行自对准的N+离子注入形成源区和漏区。
步骤五、去除所述伪栅结构，在所述伪栅结构去除区域中形成NMOS管的栅极结构。
所述栅极结构为HKMG。
在所述硅衬底上还同时集成有PMOS管，所述NMOS管的沟道103的长度为1028nm以下。
现有方法形成的所述NMOS管中，所述硅磷主体层105b的磷掺杂容易外扩到所述P阱101中并最后会对所述沟道103产生影响，容易使所述沟道103的长度进一步的缩小，从而会加剧器件的短沟道效应，最后影响器件的稳定性。
本发明实施例器件：
本发明实施例器件的结构可以参考图2B所示的结构，本发明实施例NMOS管包括：
在硅衬底的表面形成有P阱1。
在所述P阱1表面形成有栅极结构，被所述栅极结构覆盖的所述P阱1表面用于形成沟道3，所述沟道3只有在器件开启时才形成，也就在所述栅极结构上加大于阈值电压的栅极电压时所述栅极结构底部的所述P阱1会反型从而形成所述沟道3。
在所述栅极结构的两侧的所述P阱1中形成有凹槽4。
在所述凹槽4中嵌入式外延层，所述嵌入式外延层包括：
形成于所述凹槽4的内侧表面的硅种子层5a，将所述凹槽4填充的硅磷主体层5b，位于所述硅磷主体层5b和所述硅种子层5a之间的双屏蔽层5c，所述双屏蔽层5c由材料不同的第一屏蔽层和第二屏蔽层叠加而成；突出到所述凹槽4顶部的硅盖帽层5d。
所述硅盖帽层5d将所述硅种子层5a、所述硅磷主体层5b和所述双屏蔽层5c的表面覆盖。
所述硅磷主体层5b具有磷重掺杂的结构，所述第一屏蔽层的材料为氮化硅，所述第二屏蔽层的材料为碳化硅。所述双屏蔽层5c用于减少所述嵌入式外延层的磷向周侧的所述P阱1中外扩的数量从而减少并防止外扩的磷对的所述沟道3的影响，从而能改善器件的短沟道3效应并从而改善器件的稳定度。
本发明实施例中，所述栅极结构为HKMG。在所述栅极结构两侧的所述嵌入式外延层中形成有由N+区组成的源区和漏区。
所述栅极结构由伪栅结构定义，所述伪栅结构在所述源区和所述漏区形成之后去除，并在所述伪栅结构去除的区域中形成所述栅极结构。所述伪栅结构包括形成于所述P阱1表面的第一栅介质层如栅氧化层和多晶硅伪栅2。也即图2B中仅显示了所述伪栅结构，还未显示所述栅极结构，所述栅极结构会在所述伪栅结构去除之后再形成。
所述凹槽4自对准定义于所述多晶硅伪栅2的两侧，所述源区和所述漏区自对准定义于所述多晶硅伪栅2的两侧。
所述凹槽4的两侧面都呈“∑”形。
在所述伪栅结构的两侧形成有氮化硅侧墙。
在所述硅衬底上还同时集成有PMOS管，所述NMOS管的沟道3的长度为28nm以下。
本发明实施例对NMOS管的嵌入式外延层的叠加层结构做了特别的设置，在位于凹槽4的内侧表面的硅种子层5a和将凹槽4填充的硅磷主体层5b之间增加了双屏蔽层5c，而且，双屏蔽层5c的磷掺杂为轻掺杂的结构，这种磷轻掺杂的双屏蔽层5c能对磷重掺杂的硅磷主体层5b的磷扩散进行缓冲或阻挡，从而减少嵌入式外延层的磷向周侧的P阱1中外扩的数量，也从而能减少并防止外扩的磷对的沟道3的影响，从而能改善器件的短沟道3效应并从而能改善器件的稳定度。
本发明实施例特别适用于28nm工艺以下的具有HKMG的NMOS管中，且NMOS管能和PMOS管一起集成在同一硅衬底上。
如图2A至图2B所示，是本发明实施例NMOS管的制造方法的各步骤中的器件结构图，本发明实施例NMOS管的制造方法包括如下步骤：
步骤一、如图2A所示，提供表面形成有P阱1的硅衬底，在所述P阱1的表面形成伪栅结构，所述伪栅结构所覆盖区域的所述P阱1表面用于形成沟道3。
所述伪栅结构包括形成于所述P阱1表面的第一栅介质层和多晶硅伪栅2。
在所述伪栅结构的两侧形成有氮化硅侧墙。
步骤二、如图2A所示，对所述伪栅结构两侧的所述P阱1中的硅进行刻蚀形成凹槽4。
所述凹槽4自对准定义于所述多晶硅伪栅2的两侧。
所述凹槽4的两侧面都呈“∑”形。
步骤三、如图2B所示，在所述凹槽4中形成嵌入式外延层，包括如下分步骤：
步骤31、在所述凹槽4的内侧表面形成硅种子层5a。
步骤32、在所述硅种子层5a表面形成双屏蔽层5c。所述双屏蔽层5c由材料不同的第一屏蔽层和第二屏蔽层叠加而成。
步骤33、形成硅磷主体层5b将所述凹槽4填充。
步骤34、形成硅盖帽层5d，所述硅盖帽层5d将所述硅种子层5a、所述硅磷主体层5b和所述双屏蔽层5c的表面覆盖且所述硅盖帽层5d突出到所述凹槽4顶部。
所述硅磷主体层5b具有磷重掺杂的结构，所述第一屏蔽层的材料为氮化硅，所述第二屏蔽层的材料为碳化硅。所述双屏蔽层5c用于减少所述嵌入式外延层的磷向周侧的所述P阱1中外扩的数量从而减少并防止外扩的磷对的所述沟道3的影响，从而能改善器件的短沟道3效应并从而改善器件的稳定度。
步骤四、在所述伪栅结构的两侧的所述嵌入式外延层中进行自对准的N+离子注入形成源区和漏区。
步骤五、去除所述伪栅结构，在所述伪栅结构去除区域中形成NMOS管的栅极结构。
所述栅极结构为HKMG。
在所述硅衬底上还同时集成有PMOS管，所述NMOS管的沟道3的长度为28nm以下。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (15)
1.一种NMOS管，其特征在于，包括：
在硅衬底的表面形成有P阱；
在所述P阱表面形成有栅极结构，被所述栅极结构覆盖的所述P阱表面用于形成沟道；
在所述栅极结构的两侧的所述P阱中形成有凹槽；
在所述凹槽中嵌入式外延层，所述嵌入式外延层包括：
形成于所述凹槽的内侧表面的硅种子层，将所述凹槽填充的硅磷主体层，位于所述硅磷主体层和所述硅种子层之间的双屏蔽层，所述双屏蔽层由材料不同的第一屏蔽层和第二屏蔽层叠加而成；突出到所述凹槽顶部的硅盖帽层；
所述硅盖帽层将所述硅种子层、所述硅磷主体层和所述双屏蔽层的表面覆盖；
所述硅磷主体层具有磷重掺杂的结构，所述双屏蔽层用于减少所述嵌入式外延层的磷向周侧的所述P阱中外扩的数量从而减少并防止外扩的磷对的所述沟道的影响，从而能改善器件的短沟道效应并从而改善器件的稳定度。
2.如权利要求1所述的NMOS管，其特征在于：所述栅极结构为HKMG；在所述栅极结构两侧的所述嵌入式外延层中形成有由N+区组成的源区和漏区。
3.如权利要求1所述的NMOS管，其特征在于：所述第一屏蔽层的材料为氮化硅，所述第二屏蔽层的材料为碳化硅。
4.如权利要求2所述的NMOS管，其特征在于：所述栅极结构由伪栅结构定义，所述伪栅结构在所述源区和所述漏区形成之后去除，并在所述伪栅结构去除的区域中形成所述栅极结构；
所述伪栅结构包括形成于所述P阱表面的第一栅介质层和多晶硅伪栅。
5.如权利要求4所述的NMOS管，其特征在于：所述凹槽自对准定义于所述多晶硅伪栅的两侧，所述源区和所述漏区自对准定义于所述多晶硅伪栅的两侧。
6.如权利要求1或5所述的NMOS管，其特征在于：所述凹槽的两侧面都呈“∑”形。
7.如权利要求4所述的NMOS管，其特征在于：在所述伪栅结构的两侧形成有氮化硅侧墙。
8.如权利要求1所述的NMOS管，其特征在于：在所述硅衬底上还同时集成有PMOS管，所述NMOS管的沟道的长度为28nm以下。
9.一种NMOS管的制造方法，其特征在于，包括如下步骤：
步骤一、提供表面形成有P阱的硅衬底，在所述P阱的表面形成伪栅结构，所述伪栅结构所覆盖区域的所述P阱表面用于形成沟道；
步骤二、对所述伪栅结构两侧的所述P阱中的硅进行刻蚀形成凹槽；
步骤三、在所述凹槽中形成嵌入式外延层，包括如下分步骤：
步骤31、在所述凹槽的内侧表面形成硅种子层；
步骤32、在所述硅种子层表面形成双屏蔽层；所述双屏蔽层由材料不同的第一屏蔽层和第二屏蔽层叠加而成；
步骤33、形成硅磷主体层将所述凹槽填充；
步骤34、形成硅盖帽层，所述硅盖帽层将所述硅种子层、所述硅磷主体层和所述双屏蔽层的表面覆盖且所述硅盖帽层突出到所述凹槽顶部；
所述硅磷主体层具有磷重掺杂的结构，所述双屏蔽层用于减少所述嵌入式外延层的磷向周侧的所述P阱中外扩的数量从而减少并防止外扩的磷对的所述沟道的影响，从而能改善器件的短沟道效应并从而改善器件的稳定度；
步骤四、在所述伪栅结构的两侧的所述嵌入式外延层中进行自对准的N+离子注入形成源区和漏区；
步骤五、去除所述伪栅结构，在所述伪栅结构去除区域中形成NMOS管的栅极结构。
10.如权利要求9所述的NMOS管的制造方法，其特征在于：所述栅极结构为HKMG。
11.如权利要求10所述的NMOS管的制造方法，其特征在于：所述伪栅结构包括形成于所述P阱表面的第一栅介质层和多晶硅伪栅。
12.如权利要求9所述的NMOS管的制造方法，其特征在于：所述凹槽自对准定义于所述多晶硅伪栅的两侧。
13.如权利要求9或12所述的NMOS管的制造方法，其特征在于：所述凹槽的两侧面都呈“∑”形。
14.如权利要求9所述的NMOS管的制造方法，其特征在于：所述第一屏蔽层的材料为氮化硅，所述第二屏蔽层的材料为碳化硅。
15.如权利要求1所述的NMOS管的制造方法，其特征在于：在所述硅衬底上还同时集成有PMOS管，所述NMOS管的沟道的长度为28nm以下。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811267623.XA CN109473469A (zh) | 2018-10-29 | 2018-10-29 | Nmos管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811267623.XA CN109473469A (zh) | 2018-10-29 | 2018-10-29 | Nmos管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109473469A true CN109473469A (zh) | 2019-03-15 |
Family
ID=65666312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811267623.XA Pending CN109473469A (zh) | 2018-10-29 | 2018-10-29 | Nmos管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109473469A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110767741A (zh) * | 2019-10-17 | 2020-02-07 | 上海华力集成电路制造有限公司 | Nmos管及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101022084A (zh) * | 2006-02-14 | 2007-08-22 | 台湾积体电路制造股份有限公司 | 形成半导体装置的方法 |
| US20120091469A1 (en) * | 2010-10-13 | 2012-04-19 | Park Keum-Seok | Semiconductor Devices Having Shallow Junctions |
| CN103426769A (zh) * | 2012-05-25 | 2013-12-04 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| US20150214345A1 (en) * | 2014-01-27 | 2015-07-30 | Globalfoundries Inc. | Dopant diffusion barrier to form isolated source/drains in a semiconductor device |
| CN108573874A (zh) * | 2018-04-13 | 2018-09-25 | 上海华力集成电路制造有限公司 | 具有hkmg的nmos的制造方法 |
-
2018
- 2018-10-29 CN CN201811267623.XA patent/CN109473469A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101022084A (zh) * | 2006-02-14 | 2007-08-22 | 台湾积体电路制造股份有限公司 | 形成半导体装置的方法 |
| US20120091469A1 (en) * | 2010-10-13 | 2012-04-19 | Park Keum-Seok | Semiconductor Devices Having Shallow Junctions |
| CN103426769A (zh) * | 2012-05-25 | 2013-12-04 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| US20150214345A1 (en) * | 2014-01-27 | 2015-07-30 | Globalfoundries Inc. | Dopant diffusion barrier to form isolated source/drains in a semiconductor device |
| CN108573874A (zh) * | 2018-04-13 | 2018-09-25 | 上海华力集成电路制造有限公司 | 具有hkmg的nmos的制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110767741A (zh) * | 2019-10-17 | 2020-02-07 | 上海华力集成电路制造有限公司 | Nmos管及其制造方法 |
| CN110767741B (zh) * | 2019-10-17 | 2023-09-15 | 上海华力集成电路制造有限公司 | Nmos管及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8598670B2 (en) | Semiconductor device with increased breakdown voltage | |
| CN105745748B (zh) | 使用低压工艺制造的高压器件 | |
| US6930361B2 (en) | Semiconductor device realizing characteristics like a SOI MOSFET | |
| US9105719B2 (en) | Multigate metal oxide semiconductor devices and fabrication methods | |
| US5576574A (en) | Mosfet with fully overlapped lightly doped drain structure and method for manufacturing same | |
| KR20110126760A (ko) | Ｌ 형상 스페이서를 사용하는 비대칭 전계-효과 트랜지스터의 제조 및 구조 | |
| CN108573874B (zh) | 具有hkmg的nmos的制造方法 | |
| US20060208342A1 (en) | Silicon-on-nothing metal oxide semiconductor field effect transistor and method of manufacturing the same | |
| US6479868B1 (en) | Silicon-on-insulator transistors with asymmetric source/drain junctions formed by angled germanium implantation | |
| US5060033A (en) | Semiconductor device and method of producing semiconductor device | |
| CN109473480A (zh) | Nmos管及其制造方法 | |
| US6762458B2 (en) | High voltage transistor and method for fabricating the same | |
| JP2006278932A (ja) | 半導体装置の製造方法 | |
| CN107134495A (zh) | 一种半导体晶体管结构及其制备方法 | |
| US7687861B2 (en) | Silicided regions for NMOS and PMOS devices | |
| CN109473469A (zh) | Nmos管及其制造方法 | |
| US10217828B1 (en) | Transistors with field plates on fully depleted silicon-on-insulator platform and method of making the same | |
| CN109524470A (zh) | Nmos管及其制造方法 | |
| US20140167173A1 (en) | Increasing the breakdown voltage of a metal oxide semiconductor device | |
| CN102569082A (zh) | 用于制作嵌入式锗硅应变pmos器件结构的方法 | |
| US20150041891A1 (en) | Ultra-High Voltage Laterally-Diffused MOS Devices and Methods of Forming the Same | |
| CN109065624A (zh) | 具有锗硅源漏的mos晶体管的制造方法 | |
| US20160190318A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2009170598A (ja) | 半導体装置及びその製造方法 | |
| CN108428668A (zh) | 具有hkmg的pmos的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190315 |
|
| RJ01 | Rejection of invention patent application after publication |