CN1094690C - 垂直同步信号稳定电路、集成电路和电视信号处理装置 - Google Patents
垂直同步信号稳定电路、集成电路和电视信号处理装置 Download PDFInfo
- Publication number
- CN1094690C CN1094690C CN96122408A CN96122408A CN1094690C CN 1094690 C CN1094690 C CN 1094690C CN 96122408 A CN96122408 A CN 96122408A CN 96122408 A CN96122408 A CN 96122408A CN 1094690 C CN1094690 C CN 1094690C
- Authority
- CN
- China
- Prior art keywords
- signal
- vertical synchronizing
- separation signal
- synchronizing signal
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Abstract
在垂直同步信号稳定电路、集成电路和电视信号处理设备中,利用少量的元件和简单结构能够输出稳定周期的垂直同步信号,而不受电视信号的状态影响。根据表示是否有从电视信号分离的作为垂直同步信号的分离信号的第一鉴别信号和表示分离的信号的周期是否是标准周期的第二鉴别信号,鉴别分离信号的多个状态,和根据鉴别的结果转换分离信号处理装置的处理模式以处理分离的信号。
Description
技术领域
本发明涉及垂直同步信号稳定电路、集成电路和电视信号处理装置,尤其涉及可应用到用于从电视接收设备的电视信号中分离同步信号的同步电路。
背景技术
迄今,在这类同步电路中,通过垂直同步信号稳定电路稳定从电视信号中已分离的垂直同步信号,因此抑制了由于垂直同步信号的抖动或丢失而引起的屏幕的垂直移动。
例如,图1所示的同步电路1把电视信号S1送到垂直同步分离电路2以分离垂直同步信号S2,并再把垂直同步信号S2输入到垂直同步信号稳定电路3。垂直同步信号稳定电路3包括由C-MOS集成电路构成的数字信号处理器(DSP)组成的脉冲分频处理器,和该电路3用DSP计算处理垂直同步信号S2。
这里,根据电视信号S1的状态,即根据电视信号S1是否是在足够的场强度或是弱场强度条件下得到的标准信号,或电视信号S1是否是由磁带录象机的特定重现而得到的信号,垂直同步信号稳定电路3自由地改变检测范围(周期的)并运行,从而相对于垂直同步信号S2的丢失进行内插,以便消除噪声的影响。
由此,垂直同步信号稳定电路3始终跟踪垂直同步信号S2,而与电视信号S1的状态无关,并输出已稳定周期的垂直同步定时脉冲S3。
然而,在上述由DSP构成的垂直同步信号稳定电路3中,所引起的问题是:元件数量增加和集成电路增大。另外,在某些情况下,为了减少元件的数量,垂直同步信号稳定电路仅包括模拟电路。
在模拟垂直同步信号稳定电路中,垂直同步信号的跟踪范围(周期)固定到一个范围,并且忽略了具有周期偏差的垂直同步信号。此外,在模拟垂直同步信号稳定电路中,它的跟踪范围设置到一个宽值,以便使它具有跟踪磁带录象机的特定重现时间的同步信号的能力。
因此,这种缺点是:对于垂直同步信号的处理或在已输入标准电视信号之时的噪声使对于垂直同步信号进行稳定的特性要差于以DSP进行处理的情况。
发明内容
根据上述,本发明的一个目的是提供一个垂直同步信号稳定电路、一个集成电路和一个电视信号处理装置,其中,稳定周期的垂直同步信号能够用少量元件和简单结构输出,而与电视信号的状态无关。
本发明的上述目的和其它目的已通过垂直同步信号稳定电路的配置而实现,该电路包括:分离信号处理装置,用于接收已从电视信号分离成为垂直同步信号的分离信号,处理已分离信号和产生垂直同步信号;鉴别装置,用于接收已分离的信号,和用于鉴别分离信号存在与否,和输出第一识别信号,还用于鉴别分离的信号是否是同步信号的标准信号和输出第二鉴别信号;控制装置,用于根据第一和第二鉴别信号确定分离信号的多个状态,还用于根据鉴别的结果控制分离信号处理装置。
根据第一和第二鉴别信号鉴别分离信号的多个状态,并且根据鉴别的结果变换分离信号处理装置的处理模式,并随之对分离的信号进行处理,以使与电视信号的状态无关的稳定周期的垂直同步信号能用少量元件和简单结构进行输出。
因此,本发明中提供一个电视信号处理装置,包括一个配置在半导体基片上的集成电路,其中构成了垂直同步信号稳定电路。该垂直同步信号稳定电路包括:分离信号处理装置,用于接收从电视信号中已分离作为垂直同步信号的分离信号和处理分离信号,以便产生垂直同步信号;鉴别装置,用于接收分离的信号,并用于鉴别分离信号存在与否,及输出第一鉴别信号,并且还用于鉴别分离信号的周期是否是垂直同步信号的标准周期,和输出第二鉴别信号;控制装置,用于根据第一和第二鉴别信号鉴别分离信号的多个状态,和用于根据鉴别的结果控制分离信号处理装置。
通过下面的结合附图理解的详细描述,本发明的性质、原理和用途将变得显而易见,在附图中用相同的符号或字母表示相同的部件。
附图说明
在附图中:
图1表示传统的同步电路的方框图;
图2表示根据本发明的一个垂直同步信号稳定电路、一个集成电路和一个电视信号处理设备的一个实施例的同步电路;
图3表示根据本发明的垂直同步信号稳定电路的方框图;
图4表示鉴别电路的连接图;
图5A到5E表示鉴别垂直同步信号时各自信号的时间定时的定时图;
图6是将当前处理模式和鉴别的结果变换锁存数据表;
图7表示自动模式变换的方法的示意图。
具体实施方式
本发明的最优选实施例通过结合附图予以描述。
在图2中,相应于图1的部件使用相同的标号,标号1表示电视信号处理设备,例如,电视机的同步电路。同步电路5具有集成电路结构,该结构是根据集成一注入式逻辑(IIL)构成,和垂直同步信号稳定电路6位于其中,代替传统同步电路1的部件中的垂直同步信号稳定电路3。
当对已从电视信号S1中分离出的信号处理时,例如,对垂直同步信号S2进行处理时,垂直同步信号稳定电路6在两个已经固定的跟踪范围的处理模式和当垂直同步信号S2不存在时的时刻的处理模式中适应地转换和选择。
由此,当由于弱电场接收或磁带录象机的特定重现等引起的垂直同步信号S2的周期波动和其中混合有噪声时,垂直同步信号稳定电路6输出已稳定周期的垂直同步时脉冲S3,忽略了不必需的信号,以致消除了由于垂直同步的干扰引起的屏幕上不稳定的感觉。
如图3所示,在垂直同步信号稳定电路6中,垂直同步信号S2和时钟信号S4输入到鉴别装置,例如鉴别电路7,根据标准电视信号,时钟信号S4的频率是水平同步信号的二倍。
鉴别电路7鉴别垂直同步信号S2是否存在。在根据时钟信号S4设定检测周期时,鉴别电路7还要鉴别垂直同步信号S2的周期是否是标准周期。鉴别电路7将表示鉴别的结果的鉴别信号S5送到控制装置,例如,处理模式开关电路8。
处理模式开关电路8根据鉴别信号S5鉴别垂直同步信号S2的三个状态。换言之,处理模式开关电路8鉴别它是否是标准周期垂直同步信号S2、诸如包括非标准垂直同步信号S2的噪声的信号、或无信号状态。当在固定等待期间已重复计数的鉴定结果相同时,处理模式开关电路8根据已送到分离信号处理装置,例如同步信号处理电路9的当前处理模式和鉴别的结果,在跟踪模式,例如非标信号模式和标准信号模式,和内插模式,例如无信号模式中转换,以便确定新的处理模式。
处理模式开关电路8将表示处理模式的控制信号S6送到同步信号处理电路9。
由此,即使垂直同步信号S2的状态被改变,处理模式开关电路8使同步信号处理电路9保持当前处理模式,直到等待时间结束为止。因此,处理模式开关电路8能够防止由于垂直同步信号S2的状态的短时间波动引起的错误,并且抑制了与根据DSP处理相同级的引起屏幕的不稳定感觉。
在此连接方式中,在外部控制下,处理模式开关电路8能使处理模式固定到非标准信号模式。
同步信号处理电路9根据控制信号S6从三个处理模式中转换和选择处理模式。这样,同步信号处理电路9通过非标信号模式、标准信号模式、或无信号模式处理同步信号S2,并输出恒定周期的垂直同步定时脉冲S3,并使由于垂直同步信号S2的噪声或丢失引起的抖动抑制到最小。
即,当标准信号模式已使用时,同步信号处理电路9输出垂直同步定时脉冲S3,该脉冲S3仅随着具有261.5[H]到263.5[H]的周期范围的标准垂直同步信号S2,这里[H]是水平同步信号的周期。如果垂直同步信号S2不出现在261.5[H]到263.5[H]的范围内,则输出具有263.5[H]的周期的垂直同步定时脉冲S3。
当非标准信号模式已被使用时,同步信号处理电路9输出垂直同步定时脉冲S3,该脉冲S3仅随着具有238.5[H]到286.5[H]的周期范围的垂直同步信号S2。如果垂直同步信号S2不出现在238.5[H]到286.5[H]的范围内,则输出具有286.5[H]的周期的垂直同步定时脉冲S3。
当无信号模式已被使用时,同步信号处理电路9在垂直同步信号S2的丢失的定时点进行内插,以使得输出具有262.5[H]的周期的垂直同步定时脉冲S3。
如图4所示,鉴别电路7将垂直同步信号S2和复位信号S7分别送到SR触发器10的设置端(图中用S表示)和复位端(图中用R表示)。
由此,在SR触发器10中,其期间等于标准垂直同步期的第一检测期用复位信号S7设置。SR触发器10鉴别是否有包括垂直同步信号S2的任何信号,并输出表示鉴别结果的第一鉴别信号,例如,对于每一个第一检测期,鉴别信号S5A。
然而,鉴别电路7将经1/2分频的时钟信号S4得到的标准信号检测脉冲S8、垂直同步信号S2和复位信号S7送到D触发器11的延迟端(图中用D表示)、时钟端(图中用CK表示)和复位端。由此,在D触发器11中,根据标准信号检测脉冲S8逻辑[1]的期间,设置第二检测期为261.5[H]到263.5[H]。
D触发器11检测在第二检测期内是否有垂直同步信号S2,然后鉴别垂直同步信号S2的周期是否是标准周期。D触发器11输出表示鉴别结果的第二鉴别信号,例如,鉴别信号S5B。
于是,鉴别电路7输出鉴别信号S5A和S5B到处理模式开关电路8,如鉴别信号S5。
SR触发器10和D触发器11按图5A到5E所示的定时运行。
即,在垂直同步信号S2出现在第二检测期内的情况下,SR触发器10产生鉴别信号S5A,该信号S5A随着垂直同步信号S2上升到逻辑[1]电平,并且表示包括垂直同步信号S2的一些信号已被输入。然而,在标准信号检测脉冲S8的逻辑[1]电平期间,D触发器11产生鉴别信号S5B,该信号S5B随着垂直同步信号S2上升到逻辑[1]电平,以及表示垂直同步信号S2的周期是标准周期。
在垂直同步信号S2已丢失的情况下,SR触发器10产生鉴别信号S5A,该信号S5A在逻辑[0]电平处保持不动,并表示没有输入任何信号。然而,D触发器11也产生鉴别信号S5B,该信号S5B在逻辑[0]电平处保持不动。
在垂直同步信号S2出现在第二检测期以外的情况下,SR触发器10产生鉴别信号S5A,该信号S5A随着垂直同步信号S2上升到逻辑[1]电平,并表示包括垂直同步信号S2的一些信号已被输入。然而,由于垂直同步信号S2出现在第二检测期以外,D触发器11产生鉴别信号S5B,该信号S5B在逻辑[0]电平处保持不动,并表示垂直同步信号S2的周期是非标准周期,例如,238.5[H]到286.5[H]。
在上面的结构上,如图6的数据变换表所示的,例如,当包括四个比特的检测信号的第一和第二比特时,处理模式开关电路8输入正被表示的当前处理模式到同步信号处理电路9,然而,当检测信号的第三和第四比特时,处理模式开关电路8输入根据鉴别信号S5鉴别的垂直同步信号S2的状态。
检测信号的第一和第二比特分别用“00”、“01”和“10”表示非标准模式、标准模式和无信号模式。第三和第四比特分别用“00”、“01”和“11”表示无信号状态、诸如包括非标准周期垂直同步信号S2的噪声的信号、和标准周期垂直同步信号S2。
该处理模式开关电路8把检测信号变换成3比特的锁存数据,如果锁存数据在固定的等待时间已经重复计数,就转换到新的处理模式。
即,在非标准模式的时间,如果无信号状态、诸如噪声的任何信号、和标准周期垂直同步信号S2分别被输入,则处理模式开关电路8获得锁存数据,分别包括“001”“010”和“011”。
如果“001”的锁存数据在对应于复位信号S7的三个周期(图中用3V表示)的等待时间内已经连续计数,则处理模式开关电路8转换到无信号模式。同时,如果包括“010”的锁存数据已经计数,则处理模式开关电路8保持非标准模式。
另一方面,如果包括“011”的锁存数据已经在对应于复位信号S7的8个周期(图中用8V表示)的等待时间内计数,则处理模式开关电路8转换到标准模式。然而,在“011”的锁存数据的计数期间,如果包含3V的另一状态的信号已经连续地鉴别,则处理模式开关电路8复位计数操作。
接着,在标准模式的时间,如果无信号状态、诸如噪声的信号、和标准周期垂直同步信号S2分别被输入,则处理模式开关电路8得到锁存数据,分别包括“001”、“100”和“101”。
如果锁存数据在对应于3V的等待时间内已连续计数,则处理模式开关电路8转换到无信号模式。同时,如果包括“100”的锁存数据在对应于3V-的等待时间内已连续计数,则处理模式开关电路8转换到非标准模式。然而,如果包括“101”的锁存数据已经被计数,则处理模式开关电路8保持标准模式。
接着,在无信号模式的时间,如果无信号状态、诸如噪声的信号、和标准周期垂直同步信号S2分别被输入,则处理模式开关电路8得到锁存数据,分别包括“110”、“111”和“111”。
如果包括“110”的锁存数据已经计数,则处理模式开关电路8保持无信号模式。如果包括“111”的锁存数据已经计数,则处理模式开关电路8转换到非标准模式,而没有等待时间。
由此可见,如图7所示,在处理垂直同步信号S2的时间,同步信号处理9通过控制信号S6只需要稳定地转换到固定和宽的跟踪范围的非标准信号模式、固定和窄的跟踪范围的标准模式、和内插丢失的垂直同步信号的无信号模式。
由此,垂直同步信号稳定电路6能够利用比过去更简单的电路输出与往常一样的稳定度的垂直同步定时脉冲S3,而不受电视信号S1的状态影响。因此,同步电路5能够显著地减少元件的数目。
根据上述结构,根据表示垂直同步信号S2是否存在的鉴别信号S5A和表示垂直同步信号S2的周期是否是标准周期的鉴别信号S5B鉴定垂直同步信号S2的三种状态,并根据当前处理模式和垂直同步信号S2的鉴别状态适当地转换到已经固定的跟踪范围的两种处理模式和无信号的时间的处理模式,然后处理垂直同步信号S2;以致于能够用相当少量的元件和简单结构输出稳定周期的垂直同步定时脉冲S3;而不受电视信号S1的状态影响。
而在上述实施例中,等待时间设置为3V或8V,本发明不受其限制和等待时间能够任意设置,例如,等待时间能够根据垂直同步信号的状态适当地调节。此时,就能获得相同的效果。
而且,在上述实施例中,垂直同步信号稳定电路6与垂直同步分离电路一起制成集成电路,本发明不限于此,并且垂直同步信号稳定电路与任意电路能构成集成电路。
此外,在上述实施例中,本发明应用到电视接收机的同步电路,本发明不限于此和从电视信号分离的垂直同步信号能用电视信号处理设备,例如磁带录象机的垂直同步稳定信号进行处理,以使之产生已稳定周期的垂直同步信号。
如上所述,根据本发明,通过根据表示是否有从电视信号分离的作为垂直同步信号的分离信号的第一鉴别信号和表示分离信号的周期是否是标准周期的第二鉴别信号鉴别分离信号的多个状态,根据鉴别的结果转换分离信号处理装置的处理模式,用显著减少的元件数和简单的结构就能实现可输出稳定周期的垂直同步信号而与电视信号的状态无关的垂直同步信号稳定电路和电视信号处理设备。
尽管已参照本发明的优选实施例进行了描述,但本领域的普通技术人员明白,可以进行各种变化和改型以覆盖在附加权利要求中所有的各种变化和改型都落在本发明的真实精神和范围内。
Claims (16)
1.一种垂直同步信号稳定电路包括:
分离信号的处理装置,用于接收从电视信号已分离的作为垂直同步信号的分离信号和处理所述的分离信号以产生垂直同步信号;
鉴别装置,用于接收所述的分离信号,和用于鉴别是否有所述的分离信号以输出第一鉴别信号,以及用于鉴别所述的分离信号的周期是否是所述的垂直同步信号的标准周期以输出第二鉴别信号;和
控制装置,用于根据所述的第一和第二鉴别信号鉴别所述分离信号的多个状态,和用于根据鉴别的结果控制所述的分离信号处理装置。
2.根据权利要求1所述的垂直同步信号稳定电路,其特征在于
所述的分离信号处理装置具有随着有限定范围的周期的所述分离信号的跟踪模式,处理随着所述的跟踪模式的所述分离信号,和产生具有根据所述跟踪模式的周期的所述垂直同步信号。
3.根据权利要求1所述的垂直同步信号稳定电路,其特征在于
所述的分离信号处理装置具有内插模式,该模式内插有具有该期间不存在所述分离信号的限定周期的所述垂直同步信号,在所述的内插模式和所述的跟踪模式之间进行转换和选择,用所选择的模式处理所述的分离信号,和产生具有根据选择模式的周期的所述垂直同步信号。
4.根据权利要求1所述的垂直同步信号稳定电路,其特征在于
所述的同步信号处理装置具有多个所述的跟踪模式,其中所述范围的宽度是相互不同的,从多个跟踪模式中转换和选择一模式,用选择的模式处理所述的分离信号,和产生具有根据选择的模式的周期的垂直同步信号。
5.根据权利要求1的垂直同步信号稳定电路,其特征在于
所述的控制装置接收具有限定周期的时钟信号,和根据所述的时钟信号鉴别所述的分离信号的周期是否是标准周期。
6.根据权利要求1所述的垂直同步信号稳定电路,其特征在于
所述的鉴别装置根据在所述的分离信号处理装置中当前设置的模式和所述鉴别的结果确定在所述的分离信号处理装置中设置的模式,和根据确定的结果控制所述分离信号处理装置。
7.根据权利要求1所述的垂直同步信号稳定电路,其特征在于
当所述的鉴别已在规定期间重复得到相同的结果时,所述的控制装置确定在所述分离信号处理装置中设置的模式,和根据确定的结果控制所述的分离信号装置。
8.根据权利要求6所述的垂直同步信号稳定电路,其特征在于
当所述的鉴别已在规定期间重复得到相同的结果时,所述的控制装置确定在所述的分离信号处理装置中设置的模式,和根据确定的结果控制所述的分离信号处理装置。
9.一种电视信号处理设备包括:
一个集成电路,其中垂直同步信号稳定电路构成在半导体基片上,所述的垂直同步信号稳定电路包括:分离信号处理装置,用于接收从电视信号已分离的作为垂直同步信号的分离信号和用于处理所述的分离信号以产生垂直同步信号;鉴别装置,用于接收所述的分离信号,用于鉴别是否有所述的分离信号以输出第一鉴别信号,和也用于鉴别所述的分离信号的周期是否是所述的垂直同步信号的标准周期以输出第二鉴别信号;和控制装置,用于根据第一和第二鉴别信号鉴别所述的分离信号的多个状态和用于根据鉴别的结果控制所述分离信号处理装置。
10.根据权利要求9所述的电视信号处理设备,其特征在于
所述分离信号处理装置具有随着具有限定范围的周期的所述分离信号的跟踪模式,处理随着所述跟踪模式的所述的分离信号,和产生根据所述跟踪模式的周期的所述的垂直同步信号。
11.根据权利要求9所述的电视信号处理设备,其特征在于
所述的分离信号处理装置具有内插模式,该模式内插有具有该期间不存在所述的分离信号的限定周期的所述的垂直同步信号,在所述的内插模式和所述的跟踪模式之间进行转换和选择,用所选择的模式处理所述的分离信号,和产生具有根据选择模式的周期的所述的垂直同步信号。
12.根据权利要求9所述的电视信号处理设备,其特征在于
所述的同步信号处理装置具有多个所述的跟踪模式,其中所述范围的宽度是相互不同的,在多个跟踪模式中转换和选择一模式,用选择的模式处理所述的分离信号,和产生具有根据选择的模式的周期的垂直同步信号。
13.根据权利要求9所述的电视信号处理设备,其特征在于
所述的控制装置接收具有限定周期的时钟信号,和根据所述的时钟信号鉴别所述的分离信号的周期是否是所述的标准周期。
14.根据权利要求9所述的电视信号处理装置,其特征在于
所述的鉴别装置根据在所述的分离信号处理装置中当前设置的模式和所述的鉴别的结果确定在所述的分离信号处理装置中设置的模式,和根据确定的结果控制所述的分离信号处理装置。
15.根据权利要求9所述的电视信号处理设备,其特征在于
当所述的鉴别已在规定期间重复得到相同的结果时,所述的控制装置确定在所述的分离信号处理装置中设置的模式,和根据确定的结果控制所述的分离信号处理装置。
16.根据权利要求14所述的电视信号处理设备,其特征在于
当所述的鉴别已在规定期间重复得到相同的结果时,所述的控制装置确定在所述的分离信号处理装置中设置的模式,和根据确定的结果控制所述的分离信号处理装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7246615A JPH0969965A (ja) | 1995-08-30 | 1995-08-30 | 垂直同期信号安定化回路、集積回路及びテレビジヨン信号処理装置 |
JP246615/95 | 1995-08-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1155805A CN1155805A (zh) | 1997-07-30 |
CN1094690C true CN1094690C (zh) | 2002-11-20 |
Family
ID=17151045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN96122408A Expired - Fee Related CN1094690C (zh) | 1995-08-30 | 1996-08-30 | 垂直同步信号稳定电路、集成电路和电视信号处理装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5831682A (zh) |
EP (1) | EP0760582A3 (zh) |
JP (1) | JPH0969965A (zh) |
CN (1) | CN1094690C (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6563545B1 (en) * | 1999-01-29 | 2003-05-13 | Matsushita Electric Industrial Co., Ltd. | Synchronous processing circuit |
JP3998410B2 (ja) * | 2000-11-02 | 2007-10-24 | 三菱電機株式会社 | 同期回路 |
US8458754B2 (en) * | 2001-01-22 | 2013-06-04 | Sony Computer Entertainment Inc. | Method and system for providing instant start multimedia content |
US20070035644A1 (en) * | 2005-07-19 | 2007-02-15 | Chih-Hui Kuo | Method of video sync protection and video sync protector thereof |
TWI335423B (en) * | 2007-08-30 | 2011-01-01 | Mitac Int Corp | Navigation apparatus using image map and method thereof |
US9100585B2 (en) * | 2008-10-28 | 2015-08-04 | Sony Computer Entertainment Inc. | Combined broadcast and backchannel delivery of streaming content |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4238770A (en) * | 1978-09-27 | 1980-12-09 | Hitachi, Ltd. | Vertical synchronizing signal detector circuit |
US4387397A (en) * | 1981-03-17 | 1983-06-07 | Rca Corporation | Integrated circuit interface in a vertical sync circuit |
US4729023A (en) * | 1984-01-27 | 1988-03-01 | Zenith Electronics Corporation | Mode recognition for vertical countdown |
JPH0795444A (ja) * | 1993-09-21 | 1995-04-07 | Sharp Corp | 垂直同期回路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5031041A (en) * | 1989-04-20 | 1991-07-09 | Thomson Consumer Electronics, Inc. | Digital detector/filter for synchronizing signals |
JPH05260345A (ja) * | 1992-03-12 | 1993-10-08 | Mitsubishi Electric Corp | 複合同期信号分離回路 |
JP3278546B2 (ja) * | 1995-04-28 | 2002-04-30 | 日本電気エンジニアリング株式会社 | 同期信号発生回路 |
-
1995
- 1995-08-30 JP JP7246615A patent/JPH0969965A/ja active Pending
-
1996
- 1996-08-22 US US08/701,390 patent/US5831682A/en not_active Expired - Fee Related
- 1996-08-30 CN CN96122408A patent/CN1094690C/zh not_active Expired - Fee Related
- 1996-08-30 EP EP96306295A patent/EP0760582A3/en not_active Withdrawn
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4238770A (en) * | 1978-09-27 | 1980-12-09 | Hitachi, Ltd. | Vertical synchronizing signal detector circuit |
US4387397A (en) * | 1981-03-17 | 1983-06-07 | Rca Corporation | Integrated circuit interface in a vertical sync circuit |
US4729023A (en) * | 1984-01-27 | 1988-03-01 | Zenith Electronics Corporation | Mode recognition for vertical countdown |
JPH0795444A (ja) * | 1993-09-21 | 1995-04-07 | Sharp Corp | 垂直同期回路 |
Also Published As
Publication number | Publication date |
---|---|
EP0760582A3 (en) | 1999-01-20 |
EP0760582A2 (en) | 1997-03-05 |
CN1155805A (zh) | 1997-07-30 |
US5831682A (en) | 1998-11-03 |
JPH0969965A (ja) | 1997-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4672639A (en) | Sampling clock pulse generator | |
US4860098A (en) | Video discrimination between different video formats | |
EP0455957B1 (en) | Odd/even field detector for video signals | |
CN1094690C (zh) | 垂直同步信号稳定电路、集成电路和电视信号处理装置 | |
CN1065398C (zh) | 数据限幅电路 | |
CA2013348C (en) | Vertical synchronizing signal detector | |
CN1189040C (zh) | 亮度信号和色度信号分离电路 | |
US4698679A (en) | Sync separator | |
US5467140A (en) | Vertical synchronous signal separation apparatus | |
US4684988A (en) | Circuit arrangement for detecting the vertical blanking periods in a picture signal | |
CN1083219C (zh) | 广播制式自动选择装置 | |
US4931972A (en) | Multiple-input digital filter | |
CN1197348C (zh) | 电视信号处理装置中产生沙堡信号的系统、方法和设备 | |
US4631587A (en) | Field responsive vertical pulse generator | |
JP2517961B2 (ja) | ビデオ信号のクランプ回路 | |
US4785350A (en) | TV input source identifier | |
JPS61172494A (ja) | バ−ストゲ−ト・パルス発生器 | |
JP3232594B2 (ja) | 同期回路 | |
KR0139790B1 (ko) | 피일드 인식 신호 발생회로 | |
US5175620A (en) | Synchronism detecting circuit utilizing pulse width | |
KR0183671B1 (ko) | 방송방식 판별장치 및 방법 | |
JP3019315B2 (ja) | Afcロック判別回路 | |
JPS61261973A (ja) | フレーム同期パターン分離回路 | |
KR950007158Y1 (ko) | 브이씨알의 피아이피 화면 선택회로 | |
KR0139789B1 (ko) | 피일드 인식 신호발생 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |