CN109457224B - 制程零件、半导体制造设备及半导体制造方法 - Google Patents

制程零件、半导体制造设备及半导体制造方法 Download PDF

Info

Publication number
CN109457224B
CN109457224B CN201710794548.1A CN201710794548A CN109457224B CN 109457224 B CN109457224 B CN 109457224B CN 201710794548 A CN201710794548 A CN 201710794548A CN 109457224 B CN109457224 B CN 109457224B
Authority
CN
China
Prior art keywords
grooves
annular surface
deposition
annular
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710794548.1A
Other languages
English (en)
Other versions
CN109457224A (zh
Inventor
黄永昌
蔡瑞龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN201710794548.1A priority Critical patent/CN109457224B/zh
Publication of CN109457224A publication Critical patent/CN109457224A/zh
Application granted granted Critical
Publication of CN109457224B publication Critical patent/CN109457224B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

公开提供一种制程零件，适用于一沉积制程设备。上述制程零件包括一中空环形结构、多个第一沟槽及多个第二沟槽。中空环形结构具有一环形表面。第一沟槽与第二沟槽形成于环形表面上，且第一沟槽与第二沟槽相交而形成一网状图案。

Description

制程零件、半导体制造设备及半导体制造方法
技术领域
本发明实施例关于一种半导体技术，特别是有关于一种可改善沉积制程的制程零件、半导体制造设备及半导体制造方法。
背景技术
半导体装置被用于多种电子应用，例如个人电脑、移动电话、数码相机以及其他电子设备。半导体装置的制造通常是通过在半导体基板上依序沉积绝缘或介电层材料、导电层材料以及半导体层材料，接着使用微影制程图案化所形成的各种材料层，以形成电路组件和零件于此半导体基板之上。
举例来说，溅镀法(sputtering)是一种物理气相沉积方法(physical vapordeposition)，可以被广泛用于沉积金属层材料或薄膜。溅镀法的工作原理乃是通过在一接近真空的密闭腔室中通入少量的惰性气体(通常使用氩气(Ar))，然后在阳极和阴极间施加高电压使气体解离产生等离子体(plasma)，接着解离的氩气离子(Ar+)以高能量射至阴极的金属靶材上，使靶材表面的金属粒子被撞击下来并沉积在基板表面上。
虽然现有的沉积技术及设备已经足以应付其需求，然而仍未全面满足。因此，需要提供一种改善沉积制程的方案。
发明内容
本公开一些实施例提供一种制程零件，适用于一沉积制程设备，包括一中空环形结构、多个第一沟槽及多个第二沟槽。中空环形结构具有一环形表面。第一沟槽与第二沟槽形成于环形表面上，且第一沟槽与第二沟槽相交而形成一网状图案。
本公开一些实施例提供一种半导体制造设备，包括一制程腔室及一制程零件。制程零件设置于制程腔室内，用以在制造过程中减少制程材料沉积于制程腔室的一内壁表面及/或一基板承载平台上。制程零件朝向一靶材元件的一表面上具有多个第一沟槽及多个第二沟槽，且第一沟槽与第二沟槽相交而形成一网状图案。
本公开一些实施例提供一种半导体制造方法，包括放置一基板于一制程腔室中。上述方法还包括对基板进行一沉积制程。此外，上述方法包括在沉积制程中，通过制程腔室内的一制程零件以减少制程材料沉积于制程腔室内的一或多个部件上，其中，制程零件的一表面上具有多个第一沟槽及多个第二沟槽，且第一沟槽与第二沟槽相交而形成一网状图案。
附图说明
图1显示根据一些实施例的一半导体制造设备的示意图。
图2显示根据一些实施例的沉积环的上视图。
图3显示图2的沉积环的局部立体图。
图4A至4D分别显示根据一些实施例的沉积环上的沟槽的截面示意图。
图5A及5B显示分别根据一些实施例的沉积环上的沟槽的制作方法示意图。
图6显示根据一些实施例的覆盖环的局部上视图。
图7显示根据一些实施例的覆盖环的局部上视图。
图8显示根据一些实施例的一半导体制造方法的流程图。
【符号说明】
1～半导体制造设备；
10～制程腔室；
10A～外壳；
10B～上开口；
10C～内壁表面；
10D～凸缘；
11～承载平台；
11A～机轴；
11B～驱动机构；
11C～环形凹槽；
11D～突台；
12～标靶元件；
12A～导电基板；
12B～靶材；
13～气体供应单元；
13A～气体槽；
13B～质流控制器；
14～排气装置；
15～电源供应器；
16～磁场控制装置；
17～腔室掩模；
17A～圆形开口；
17B～弯折部；
18～沉积环；
18A～(环形)上表面；18B～环形区域；
18C～内侧部分；
18D～外侧部分；
181～底材；
182～材料层；
19～覆盖环；
19A～凹陷部；
19B～(环形)倾斜表面；
19C～内侧边缘；
19D～外侧边缘；
19E～垂直内侧表面；
19F～垂直外侧表面；
80～半导体制造方法；
81～83～操作；
D～深度；
G～沟槽；
G1、G1’～第一沟槽；
G2～第二沟槽；
G3～第三沟槽；
G4～第四沟槽；
P～等离子体；
T～宽度；
W～基板
α、β～夹角。
具体实施方式
以下公开内容提供许多不同的实施例或较佳范例以实施本案的不同特征。当然，本公开也可以许多不同形式实施，而不局限于以下所述的实施例。以下公开内容配合附图详细叙述各个构件及其排列方式的特定范例，是为了简化说明，使公开得以更透彻且完整，以将本公开的范围完整地传达予同领域熟悉此技术者。
在下文中所使用的空间相关用词，例如“在…下方”、“下方”、“较低的”、“上方”、“较高的”及类似的用词，是为了便于描述图示中一个元件或特征与另一个(些)元件或特征之间的关系。除了在附图中绘示的方位之外，这些空间相关用词也意欲包含使用中或操作中的装置的不同方位。装置可能被转向不同方位(旋转90度或其他方位)，而在此所使用的空间相关用词也可依此相同解释。
必须了解的是，未特别图示或描述的元件可以本领域技术人士所熟知的各种形式存在。此外，若实施例中叙述了一第一特征形成于一第二特征之上或上方，即表示其可能包含上述第一特征与上述第二特征是直接接触的情况，亦可能包含了有附加特征形成于上述第一特征与上述第二特征之间，而使得上述第一特征与第二特征未直接接触的情况。
以下不同实施例中可能重复使用相同的元件标号及/或文字，这些重复是为了简化与清晰的目的，并非用以限定所讨论的不同实施例及/或结构之间有特定的关系。在附图中，结构的形状或厚度可能扩大，以简化或便于标示。
除此之外，在下文实施例中所给定的数量为大约的数量，意即在没有特定说明的情况下，可隐含「约」、「大约」的含义。在此，「约」、「大约」的用语通常表示在一给定值或范围的20％之内，较佳是10％之内，且更佳是5％之内。
图1显示根据一些实施例的一半导体制造设备1的示意图。半导体制造设备1例如为一物理气相沉积溅镀(PVD sputtering)设备，可将多种金属溅镀在一基板W上，例如包括金(Au)、钛(Ti)、铜(Cu)、铝(Al)、铬(Cr)、钽(Ta)、钴(Co)、钨(W)、镍(Ni)、锌(Zn)、锆(Zr)或上述金属的合金。基板W可包括半导体层、导电层、以及/或者绝缘层。在一些实施例中，基板W包括层叠的半导体层。举例而言，基板W包括在一绝缘体上的半导体层的层叠，例如硅晶体管结构在绝缘体之上(Silicon-on-Insulator，SOI)、硅晶体管结构在蓝宝石(Sapphire)基板之上、或硅锗结构在绝缘体之上。或者，基板W包括在一硅晶片或一玻璃基板上的半导体层的层叠。
如图1所示，半导体制造设备1包括一制程腔室10、一承载平台11、一标靶元件12、一气体供应单元13、一排气装置14、一电源供应器15及一磁场控制装置16。
在图1的实施例中，制程腔室10是一等离子体制程腔室，适用于在其中产生等离子体，以进行溅镀沉积制程(以下简称沉积制程)。制程腔室10是由一可气密地密封的外壳10A所形成，可用于收容一或多个待加工的基板W。虽然未图示，外壳10A上具有一可开闭的闸门，可允许基板W透过一基板搬运装置(例如机械手臂)而被送入或移出制程腔室10。
承载平台11配置用于在制程腔室10中支撑且固持至少一基板W。在一些实施例中，承载平台11包括一静电吸盘(electrostatic chuck，ESC)，可利用该静电吸盘与承载平台11所支撑的基板W上所产生的相反电荷的静电吸引力，以将基板W固持在承载平台11上。在一些实施例中，承载平台11亦可透过其他机制(例如真空吸附或机械夹具)来固持基板W。在一些实施例中，承载平台11亦可包括一或多个加热器(例如电阻加热元件)，用于在沉积制程时加热基板W，以促进其上的沉积反应及改善薄膜沉积的均匀性。
此外，承载平台11可由一机轴11A支撑于制程腔室10中。在一些实施例中，在沉积制程时，机轴11A可被一驱动机构11B(例如马达)所驱动而使得承载平台11绕着机轴11A进行旋转运动，以提高在基板W上的薄膜沉积均匀性。在一些实施例中，在沉积制程之前或之后，驱动机构11B亦可驱使承载平台11上下移动以到达其预定位置。
标靶元件12配置于制程腔室10的上部。在图1的实施例中，标靶元件12覆盖外壳10A的一上开口10B，且一绝缘体(未图示)设置在标靶元件12与外壳10A之间，用于电性隔离两者。根据一些实施例，标靶元件12包括一导电基板12A及固定于导电基板12A上的一靶材12B。靶材12B的材料包括金、钛、铜、铝、铬、钽、钴、钨、镍、锌、锆或上述金属的合金。标靶元件12配置以使得靶材12B面向承载平台11及其上的基板W。
气体供应单元13连通于制程腔室10，用于将一溅镀工作气体通入制程腔室10。根据一些实施例，溅镀工作气体包括氮气(N2)、氩气(Ar)、氧气(O2)、氨气(NH3)、氖气(Ne)或上述气体的混合。根据一些实施例，气体供应单元13包括一气体槽13A及一质流控制器(massflow controller)13B。气体槽13A配置用于储存上述气体。气体槽13A中的气体经由质流控制器13B流入制程腔室10，且质流控制器13B用以控制气体流入制程腔室10的流动速率。
排气装置14连通于制程腔室10，用于在沉积制程时将制程腔室10维持于一低气压环境。根据一些实施例，低气压环境的气压介于约1托尔(torr)至约10-3托尔之间。根据另一些实施例，低气压环境的气压介于约10-3托尔至约10-5托尔之间。根据一些实施例，排气装置14包括真空泵及气体控制器(例如阀、流速计、侦测器或其他类似的元件)。
电源供应器15电性连接于标靶元件12的导电基板12A与承载平台11内的另一导电基板(图未示)，用于施加一高电压在两导电基板之间。根据一些实施例，电源供应器15是一直流(DC)电源供应器或一射频(radio frequency，RF)电源供应器，可将其阴极(cathode)施加于标靶元件12的导电基板12A，及阳极(anode)施加于承载平台11内的导电基板。
当一高电压施加于上述两导电基板之间时，可在两导电基板之间形成一高电场，并使得制程腔室10中的溅镀工作气体(例如氩气(Ar))解离放电而转变为等离子体P(包括诸多离子、电子、分子及原子团)。接着，等离子体P中带正电的气体离子(例如氩气离子(Ar+))可借着高电场而以高能量射至阴极的标靶元件12的靶材12B上，使得靶材12B表面的金属粒子被撞击下来并沉积在基板W表面上。如此一来，即达到溅镀沉积的目的。
磁场控制装置16配置于标靶元件12的一侧，用于在沉积制程时产生邻近于标靶元件12的一磁场。借此磁场与上述两导电基板之间的电场间的电磁效应，所产生的电磁力可以影响等离子体P中的电子的移动轨迹，并使得等离子体P中的气体分子离子化的机率增加，从而有更多的离子撞击靶材12B，以溅镀出更多的粒子沉积在基板W表面上。因此，磁场控制装置16有助于提升溅镀时的沉积速率。根据一些实施例，磁场控制装置16包括多个电磁阵列(例如多个电磁铁)及用于开关切换(switch)每一电磁阵列的控制模块。
请继续参照图1，根据一些实施例的半导体制造设备1亦包括一腔室掩模(chambershield)17、一沉积环(deposition ring)18及一覆盖环(cover ring)19。
腔室掩模17配置用于遮蔽制程腔室10的内壁表面10C，以避免其在沉积制程时遭到金属粒子溅镀。在图1的实施例中，腔室掩模17具有一圆筒结构，透过与制程腔室10的内壁表面10C上的一凸缘10D卡合而被固定安装于制程腔室10内。腔室掩模17与内壁表面10C之间相隔一定距离。此外，腔室掩模17的底部的中央形成有一圆形开口17A，当腔室掩模17安装于制程腔室10中时，圆形开口17A围绕承载平台11的外周面。根据一些实施例，腔室掩模17由一不导电的陶瓷材质所制成。虽然未图示，腔室掩模17上设有多个孔洞，可允许制程腔室10中的溅镀工作气体或等离子体P进行流动。
沉积环18配置用于遮蔽承载平台11的暴露的部分，以避免其在沉积制程时遭到金属粒子溅镀或减少金属粒子沉积于其上。在图1的实施例中，沉积环18具有一中空环形结构，透过与位于承载平台11外缘的一环形凹槽11C(环绕一突台11D)卡合而被固定安装于承载平台11外缘上。沉积环18可自承载平台11之上拆卸。沉积环18与环形凹槽11C可具有大致相等的宽度，且沉积环18的上表面与承载平台11用于固持基板W的突台11D的上表面可呈大致共平面。在沉积制程时，基板仅会覆盖承载平台11的上表面的中央部分，而沉积环18可以遮蔽及保护承载平台11的上表面的暴露的环形外缘部分。根据一些实施例，沉积环18由一金属材质所制成。
覆盖环19亦配置用于在沉积制程时减少金属粒子沉积于承载平台11的暴露的部分(类似于沉积环18的作用)。在图1的实施例中，覆盖环19具有一中空环形结构，透过一承架(图未示)而被安装于制程腔室10内，且承架可驱使覆盖环19在制程腔室10中上下移动以到达其预定位置。覆盖环19可自承架之上拆除。覆盖环19可覆盖沉积环18的至少一部分(外缘部分)，借此减少溅镀金属粒子跑到承载平台11的暴露的环形外缘部分上及承载平台11未被沉积环18所遮蔽的侧壁上。
此外，覆盖环19更配置用于减少等离子体P从承载平台11与腔室掩模17的圆形开口17A之间的空隙泄漏。在图1的实施例中，覆盖环19的下侧可形成有一凹陷部19A，对应于腔室掩模17邻近圆形开口17A的一弯折部17B，通过凹陷部19A与弯折部17B的结构配合(如图1所示)，能够减少等离子体P从承载平台11与腔室掩模17的圆形开口17A之间的空隙泄漏。根据一些实施例，覆盖环19由一金属材质所制成。
如图1所示，覆盖环19的上侧更具有一外高内低的倾斜表面19B，此倾斜表面19B有助于将等离子体P集中于承载平台11及基板W的上方。
在沉积制程时，靠近承载平台11与基板W的沉积环18及覆盖环19可接收大量的溅镀金属粒子，因而得减少溅镀金属粒子(制程材料)沉积于制程腔室10内的一或多个其他部件(例如承载平台11及/或内壁表面10C)上。然而，随着沉积环18及覆盖环19的表面上所沉积金属薄膜的厚度累积，金属薄膜与沉积环18及覆盖环19的表面之间的黏附力会降低，而可能发生剥落的情况，造成制程腔室10受到污染或影响基板W的制程良率。
本发明实施例透过在沉积环18及覆盖环19等制程零件的表面上形成刻花图案(例如多个沟槽)，能够增加沉积环18及覆盖环19与沉积金属薄膜(制程材料)之间的接触表面积，进而改善沉积金属薄膜的黏附力。如此一来，亦可以增加沉积环18及覆盖环19的使用寿命及可靠度(所累积沉积金属薄膜的厚度可以增加且不会轻易脱落)，并进一步改善半导体制造设备1的产能及良率。接下来，配合参照图2至7说明根据一些实施例的沉积环18及覆盖环19上的刻花(沟槽)图案的设计。
图2显示根据一些实施例的沉积环18的上视图。图3显示图2的沉积环18的局部立体图。如图2、3所示，沉积环18朝向靶材元件20(图1)的环形上表面18A上具有多个沟槽G。更明确而言，沟槽G形成于上表面18A上的一环形区域18B内。要了解的是，在一些实施例中(如图1所示)，沉积环18的上表面18A上位于环形区域18B的内侧部分18C及外侧部分18D在沉积制程时可分别由基板W及覆盖环19所遮蔽而不会接触金属粒子或薄膜，因此得省略制作沟槽G于内侧部分18C及外侧部分18D，以减少制作沉积环18的成本。然而，沟槽G也可以形成于沉积环18的整个上表面18A上。
在图2、3的实施例中，上述沟槽G包括多个第一沟槽G1及多个第二沟槽G2，均匀地分布于沉积环18的环形上表面18A上的环形区域18B内，并相交而形成一网状(mesh)图案。更明确而言，多个第一沟槽G1可相对于沉积环18的圆心C以一同心圆形式等间隔地排列于环形上表面18A上，而多个第二沟槽G1可相对于圆心C以一放射状形式等间隔地排列于环形上表面18A上。根据一些实施例，第一沟槽G1的间距介于1毫米至5毫米之间。如此一来，第一、第二沟槽G1及G2可以大幅增加沉积环18与沉积金属薄膜之间的接触表面积，并改善沉积金属薄膜的黏附力。
要了解的是，图2、3的实施例中所公开的第一、第二沟槽G1及G2的配置形式仅为范例，第一、第二沟槽G1及G2也可有其他不同配置形式。举例来说，上述呈同心圆形式排列的第一沟槽G1的间距也可具有变化，例如第一沟槽G1的间距由环形区域18B的内侧向外侧逐渐增加，亦即，第一、第二沟槽G1及G2也可以非均匀的方式分布于沉积环18的环形上表面18A上的环形区域18B内(或整个上表面18A上)。
根据一些实施例，形成于沉积环18的上表面18A上的各第一沟槽G1与各第二沟槽G2亦可以分别沿着一第一方向及一第二方向(不同于第一方向)排列，并相交而形成一网状图案。
图4A至4D分别显示根据一些实施例的沉积环18的上表面18A上的沟槽G(可包括第一、第二沟槽G1及G2)的截面示意图。
如图4A所示，沟槽G的截面可呈一三角形，包括两个倾斜侧壁，及一夹角α形成于两个侧壁之间。根据一些实施例，夹角α介于45度至135度之间。根据一些实施例，沟槽G的截面可呈一直角三角形，包括一垂直侧壁及一倾斜侧壁，及一角度介于45度至60度之间的夹角α形成于两个侧壁之间。
如图4B所示，沟槽G的截面可呈一矩形，包括两个垂直侧壁及与沉积环18的上表面18A平行的一底壁。根据一些实施例，沟槽G的截面可呈一方形。
如图4C所示，沟槽G的截面可呈一梯形，包括两个倾斜侧壁及与沉积环18的上表面18A平行的一底壁，及一夹角β形成于各倾斜侧壁与底壁之间。根据一些实施例，夹角β介于45度至135度之间，换言之，沟槽G的截面可呈一上窄下宽的梯形或一上宽下窄的梯形。
如图4D所示，沟槽G的截面可呈一U字形，包括两个垂直侧壁及一弧形底壁。根据一些实施例，沟槽G的截面可呈一半圆形。
根据一些实施例(例如图4A至4D所示)，上述沟槽G的(最大)宽度T介于0.5毫米至5毫米之间，且沟槽G的(最大)深度D介于0.5毫米至5毫米之间。举例来说，根据一范例的沟槽G的截面可呈一三角形，且沟槽G的宽度T约为2.5毫米，而深度D约为1.5毫米。
根据一些实施例，上述第一、第二沟槽G1及G2可具有相同或不同的截面形状，且第一、第二沟槽G1及G2可具有相同或不同的尺寸(宽度T及深度D)。
接着请参照图5A，为了改善沉积金属薄膜的黏附力，沉积环18的由金属材质(例如铝)制成的底材181上可进一步涂布至少一材料层182。根据一些实施例，材料层182具有金属材质，例如钛、钴、镍、铬、锌或其他金属，能够做为底材181与不同金属材质的沉积薄膜之间的应力介质，以改善沉积金属薄膜与沉积环18的上表面18A之间的黏附力。此外，可以透过例如激光切割或蚀刻等方式而在位于沉积环18最外部的材料层182的表面(亦即上表面18A)上形成多个第三沟槽G3及多个第四沟槽G4，以得到上述沉积环18的上表面18A上的第一、第二沟槽G1及G2(亦即第三、第四沟槽G3及G4)。
根据另一些实施例，亦可以透过例如激光切割或蚀刻等方式而在沉积环18的底材181的表面上先形成多个第三沟槽G3及多个第四沟槽G4(如图5B所示)，接着再将至少一材料层182顺应地(conformally)涂布于底材181之上，而得到上述沉积环18的上表面18A(亦即最外部的材料层182的表面)上的第一、第二沟槽G1及G2。第一、第二沟槽G1及G2的位置和形状分别对应于第三、第四沟槽G3及G4的位置和形状。
虽然未图示，根据一些实施例，上述第三、第四沟槽G3及G4也可以形成于底材181与最外部的材料层182之间的另一材料层的表面上。
类似地，覆盖环19用以接收溅镀金属粒子的表面上亦可以形成有多个沟槽G。举例来说，覆盖环19朝向靶材元件20的环形倾斜表面19B上可形成有多个沟槽G(如图1、6所示)，包括多个第一沟槽G1及多个第二沟槽G2。类似于图2、3的沉积环18实施例的设计，多个第一沟槽G1可相对于覆盖环19的圆心(图未示)以同心圆形式等间隔地排列于环形倾斜表面19B上，而多个第二沟槽G1可相对于覆盖环19的圆心以放射状形式等间隔地排列于环形倾斜表面19B上，且第一、第二沟槽G1及G2可相交而形成一网状图案。如此一来，第一、第二沟槽G1及G2亦可大幅增加覆盖环19与沉积金属薄膜之间的接触表面积，并改善沉积金属薄膜的黏附力。
图7显示根据另一些实施例的覆盖环19的局部上视图。如图7所示，覆盖环19的环形倾斜表面19B上的部份第一沟槽G1可具有不同的宽度，例如，靠近覆盖环19的环形倾斜表面19B的内侧边缘19C与外侧边缘19D的该些第一沟槽G1’的宽度可大于位于覆盖环19的环形倾斜表面19B的中间区域内的该些第一沟槽G1的宽度。借此设计，能够进一步改善沉积金属薄膜的黏附力(具有加大宽度的第一沟槽G1’对于沉积于环形倾斜表面19B上的金属薄膜可以提供类似锚定的效果)，使得覆盖环19的环形倾斜表面19B上所沉积金属薄膜的厚度可以增加而不轻易剥落，进而延长覆盖环19的使用寿命。
根据一些实施例，第一、第二沟槽G1及G2亦可形成于覆盖环19会接收金属粒子或薄膜的其他表面上，例如图1中所示与环形倾斜表面19B相邻的垂直内侧表面19E及垂直外侧表面19F上。
此外，关于覆盖环19各表面上的第一、第二沟槽G1及G2的其他配置形式、截面结构变化及/或制作方式均与上述沉积环18的实施例相同或相似，故在此便不重复赘述。
根据一些实施例，沉积环18表面上的刻花网状图案不同于覆盖环19表面上的刻花网状图案。
本发明实施例亦提供一种半导体制造方法80，如图8所示。在操作81中，放置一基板于一制程腔室中。在操作82中，对基板进行一沉积制程，例如物理气相沉积溅镀、蒸镀或者其他化学气相沉积制程。在操作83中，在沉积制程中，通过制程腔室内的一制程零件以减少制程材料(例如溅镀金属粒子或其他材质的沉积粒子)沉积于制程腔室内的一或多个部件上，其中制程零件的一表面上具有多个第一沟槽及多个第二沟槽，且第一沟槽与第二沟槽相交而形成一网状图案。
要了解的是，在上述实施例中的方法之前、期间和之后可以提供额外的操作，并且对于不同实施例中的方法，可以替换或消除一些描述的操作。举例来说，在一些实施例中，半导体制造方法80亦包括供应一工作气体至制程腔室中，并将工作气体转变为等离子体的一操作，以协助沉积制程。在某些实施例中(如图1所示)，先将基板W放置于制程腔室10中的承载平台11与沉积环18之上，透过凸缘10D将腔室掩模17安装于制程腔室10内，及透过一承架将覆盖环19安装且移动至制程腔室10内的特定位置，之后再由驱动机构11B驱使承载平台11向上移动至工作位置。
综上所述，本公开实施例具有以下优点：透过在制程腔室中的至少一制程零件(例如沉积环或覆盖环)的用于接受制程材料(例如溅镀金属粒子)的表面上形成刻花图案(沟槽)，能够增加制程零件与制程材料之间的接触表面积，并改善制程材料的黏附力。如此一来，可增加制程零件的使用寿命及可靠度，并进一步改善沉积制程的产能及良率。
根据一些实施例，提供一种制程零件，适用于一沉积制程设备，包括一中空环形结构、多个第一沟槽及多个第二沟槽。中空环形结构具有一环形表面。第一沟槽与第二沟槽形成于环形表面上，且第一沟槽与第二沟槽相交而形成一网状图案。
根据一些实施例，第一沟槽相对于中空环形结构的一圆心以同心圆形式等间隔地排列于环形表面上。第二沟槽相对于中空环形结构的圆心以放射状形式等间隔地排列于环形表面上。
根据一些实施例，第一、第二沟槽均匀地分布于环形表面上或环形表面上的一环形区域内。
根据一些实施例，靠近环形表面的一内侧边缘与一外侧边缘的第一沟槽的宽度大于位于环形表面的一中间区域内的第一沟槽的宽度。
根据一些实施例，第一、第二沟槽的宽度介于0.5毫米至5毫米之间，而第一、第二沟槽的深度介于0.5毫米至5毫米之间。
根据一些实施例，第一、第二沟槽的截面呈一矩形、方形、三角形、梯形、半圆形或U字型。
根据一些实施例，中空环形结构更具有一底材及位于底材上的至少一材料层。其中，底材或材料层的一表面上具有多个第三沟槽及多个第四沟槽，分别对应于第一沟槽与第二沟槽。
根据一些实施例，制程零件是一沉积环或一覆盖环。
根据一些实施例，提供一种半导体制造设备，包括一制程腔室及一制程零件。制程零件设置于制程腔室内，用以在制造过程中减少制程材料沉积于制程腔室的一内壁表面及/或一基板承载平台上。制程零件朝向一靶材元件的一表面上具有多个第一沟槽及多个第二沟槽，且第一沟槽与第二沟槽相交而形成一网状图案。
根据一些实施例，提供一种半导体制造方法，包括放置一基板于一制程腔室中。上述方法还包括对基板进行一沉积制程。此外，上述方法包括在沉积制程中，通过制程腔室内的一制程零件以减少制程材料沉积于制程腔室内的一或多个部件上，其中，制程零件的一表面上具有多个第一沟槽及多个第二沟槽，且第一沟槽与第二沟槽相交而形成一网状图案。
以上虽然详细描述了实施例及它们的优势，但应该理解，在不背离所附申请专利范围限定的本公开的精神和范围的情况下，对本公开可作出各种变化、替代和修改。此外，本申请的范围不旨在限制于说明书中所述的制程、机器、制造、物质组成、工具、方法和步骤的特定实施例。作为本领域的普通技术人员将容易地从本公开中理解，根据本公开，可以利用现有的或今后将被开发的、执行与在本公开所述的对应实施例基本相同的功能或实现基本相同的结果的制程、机器、制造、物质组成、工具、方法或步骤。因此，所附申请专利范围旨在将这些制程、机器、制造、物质组成、工具、方法或步骤包括它们的范围内。此外，每一个申请专利范围构成一个单独的实施例，且不同申请专利范围和实施例的组合都在本公开的范围内。

Claims (8)

1.一种制程零件，适用于一沉积制程设备，包括：
一中空环形结构，具有一环形表面；以及
多个第一沟槽及多个第二沟槽，形成于该环形表面上，且该些第一沟槽与该些第二沟槽相交而形成一网状图案，
其中该些第一沟槽相对于该中空环形结构的一圆心以同心圆形式等间隔地排列于该环形表面上，且该些第二沟槽相对于该圆心以放射状形式等间隔地排列于该环形表面上，
其中靠近该环形表面的一内侧边缘与一外侧边缘的该些第一沟槽的宽度大于位于该环形表面的一中间区域内的该些第一沟槽的宽度。
2.如权利要求1所述的制程零件，其中该些第一、第二沟槽均匀地分布于该环形表面上或该环形表面上的一环形区域内。
3.如权利要求1所述的制程零件，其中该些第一、第二沟槽的宽度介于0.5毫米至5毫米之间，而该些第一、第二沟槽的深度介于0.5毫米至5毫米之间。
4.如权利要求1所述的制程零件，其中该些第一、第二沟槽的截面呈一矩形、方形、三角形、梯形、半圆形或U字型。
5.如权利要求1至4中任一所述的制程零件，该中空环形结构更具有一底材及位于该底材上的至少一材料层，其中该底材或该材料层的一表面上具有多个第三沟槽及多个第四沟槽，分别对应于该些第一沟槽与该些第二沟槽。
6.如权利要求1所述的制程零件，其中该制程零件是一沉积环或一覆盖环。
7.一种半导体制造设备，包括：
一制程腔室；以及
一制程零件，设置于该制程腔室内，且包括一中空环形结构，该制程零件用以在制造过程中减少制程材料沉积于该制程腔室的一内壁表面及/或一基板承载平台上，其中该中空环形结构朝向一靶材元件的一环形表面上具有多个第一沟槽及多个第二沟槽，且该些第一沟槽与该些第二沟槽相交而形成一网状图案，
其中该些第一沟槽相对于该中空环形结构的一圆心以同心圆形式等间隔地排列于该环形表面上，且该些第二沟槽相对于该圆心以放射状形式等间隔地排列于该环形表面上，
其中靠近该环形表面的一内侧边缘与一外侧边缘的该些第一沟槽的宽度大于位于该环形表面的一中间区域内的该些第一沟槽的宽度。
8.一种半导体制造方法，包括：
放置一基板于一制程腔室中；
对该基板进行一沉积制程；以及
在该沉积制程中，通过该制程腔室内的一制程零件以减少制程材料沉积于该制程腔室内的一或多个部件上，其中该制程零件包括一中空环形结构，该中空环形结构的一环形表面上具有多个第一沟槽及多个第二沟槽，且该些第一沟槽与该些第二沟槽相交而形成一网状图案，
其中该些第一沟槽相对于该中空环形结构的一圆心以同心圆形式等间隔地排列于该环形表面上，且该些第二沟槽相对于该圆心以放射状形式等间隔地排列于该环形表面上，
其中靠近该环形表面的一内侧边缘与一外侧边缘的该些第一沟槽的宽度大于位于该环形表面的一中间区域内的该些第一沟槽的宽度。
CN201710794548.1A 2017-09-06 2017-09-06 制程零件、半导体制造设备及半导体制造方法 Active CN109457224B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710794548.1A CN109457224B (zh) 2017-09-06 2017-09-06 制程零件、半导体制造设备及半导体制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710794548.1A CN109457224B (zh) 2017-09-06 2017-09-06 制程零件、半导体制造设备及半导体制造方法

Publications (2)

Publication Number Publication Date
CN109457224A CN109457224A (zh) 2019-03-12
CN109457224B true CN109457224B (zh) 2021-06-15

Family

ID=65605900

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710794548.1A Active CN109457224B (zh) 2017-09-06 2017-09-06 制程零件、半导体制造设备及半导体制造方法

Country Status (1)

Country Link
CN (1) CN109457224B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200373190A1 (en) * 2019-05-20 2020-11-26 Applied Materials, Inc. Process kit enclosure system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW476106B (en) * 2001-03-26 2002-02-11 Taiwan Semiconductor Mfg Method for removing residual fluorine gas from high density plasma chemical vapor phase deposition chamber
CN1653207A (zh) * 2002-04-08 2005-08-10 应用材料有限公司 用于衬底处理腔室的激光钻孔表面
CN203320121U (zh) * 2013-06-14 2013-12-04 上海工程技术大学 磁控溅射屏蔽罩
CN105900210A (zh) * 2014-12-15 2016-08-24 应用材料公司 用于纹理化腔室部件的方法和具有纹理化表面的腔室部件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6844260B2 (en) * 2003-01-30 2005-01-18 Micron Technology, Inc. Insitu post atomic layer deposition destruction of active species
US9799497B2 (en) * 2013-08-16 2017-10-24 Taiwan Semiconductor Manufacturing Company Limited Patterned processing kits for material processing
TWM476106U (en) * 2013-10-22 2014-04-11 Poni Greentek Co Ltd Ecofriendly pallet useful as plantation brick

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW476106B (en) * 2001-03-26 2002-02-11 Taiwan Semiconductor Mfg Method for removing residual fluorine gas from high density plasma chemical vapor phase deposition chamber
CN1653207A (zh) * 2002-04-08 2005-08-10 应用材料有限公司 用于衬底处理腔室的激光钻孔表面
CN203320121U (zh) * 2013-06-14 2013-12-04 上海工程技术大学 磁控溅射屏蔽罩
CN105900210A (zh) * 2014-12-15 2016-08-24 应用材料公司 用于纹理化腔室部件的方法和具有纹理化表面的腔室部件

Also Published As

Publication number Publication date
CN109457224A (zh) 2019-03-12

Similar Documents

Publication Publication Date Title
JP5580760B2 (ja) 多点クランプを用いた物理蒸着装置及び方法
US20090308732A1 (en) Apparatus and method for uniform deposition
EP2398930B1 (en) Physical vapor deposition with impedance matching network
US8956512B2 (en) Magnetron sputtering apparatus and film forming method
US20070017799A1 (en) Single-process-chamber deposition system
WO2013178288A1 (en) Method for sputtering for processes with a pre-stabilized plasma
EP1193729A2 (en) Method and apparatus for magnetron sputtering
JP2011179119A (ja) 熱拡散器を用いた物理蒸着装置及び方法
JP2022179687A (ja) 物理的気相堆積チャンバ内電磁石
JP5441163B2 (ja) 位相シフトによる物理的気相成長方法
CN109457224B (zh) 制程零件、半导体制造设备及半导体制造方法
JP4762187B2 (ja) マグネトロンスパッタリング装置および半導体装置の製造方法
JP2024050576A (ja) 改良されたプラズマ制御のためのｅｍ源
TWI673797B (zh) 製程零件、半導體製造設備及半導體製造方法
US20230238221A1 (en) Plasma source for semiconductor processing
EP2368258B1 (en) Rf sputtering arrangement
JP2022520076A (ja) パルスｐｖｄにおけるプラズマ改質によるウエハからの粒子除去方法
US20140110248A1 (en) Chamber pasting method in a pvd chamber for reactive re-sputtering dielectric material
CN109477219B (zh) 单一氧化物金属沉积腔室
US11948784B2 (en) Tilted PVD source with rotating pedestal
US20140124359A1 (en) New Magnet Design Which Improves Erosion Profile for PVD Systems
JPS62174376A (ja) スパツタ装置
KR20070117747A (ko) 스퍼터링장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant