CN109446578A - 一种模/数和数/模转换器的电路设计方法 - Google Patents

一种模/数和数/模转换器的电路设计方法 Download PDF

Info

Publication number
CN109446578A
CN109446578A CN201811140034.5A CN201811140034A CN109446578A CN 109446578 A CN109446578 A CN 109446578A CN 201811140034 A CN201811140034 A CN 201811140034A CN 109446578 A CN109446578 A CN 109446578A
Authority
CN
China
Prior art keywords
dac
adc
data
converter
signal processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811140034.5A
Other languages
English (en)
Inventor
鲁泽清
杨文�
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Grand Duke Bo Chuan Information Technology Co Ltd
Original Assignee
Chengdu Grand Duke Bo Chuan Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Grand Duke Bo Chuan Information Technology Co Ltd filed Critical Chengdu Grand Duke Bo Chuan Information Technology Co Ltd
Priority to CN201811140034.5A priority Critical patent/CN109446578A/zh
Publication of CN109446578A publication Critical patent/CN109446578A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种模/数和数/模转换器的设计方法，使用双通道的ADC或DAC，在同样使用随路时钟与数据线的状态下，其占用的引脚资源与单通道的ADC或DAC相比并未增加，其接口形式采取DDR模式，在随路时钟的上升沿与下降沿均可检测数据，其数据带宽增加一倍。或串行ADC或DAC，无需提供随路时钟，只需要提供两对差分数据线，甚至是一对差分数据线，就可以实现ADC到信号处理器件或信号处理器件到DAC的数据传输。本发明可以在保证与单通道ADC或DAC占用信号处理器件引脚资源不变或者减少的情况下，实现相同的功能，提供更高的数据带宽。

Description

一种模/数和数/模转换器的电路设计方法
技术领域
本发明涉及模/数和数/模转换器的电路设计方法。
背景技术
在某些常用的信号采集电路或信号发射电路中，模/数转换器（ADC）或数/模转换器（DAC）常采用并行接口，对于ADC或DAC的设计电路中，ADC需要提供随路时钟给数字信号处理器（DSP）或可编程门阵列（FPGA）等信号处理器件，DAC的随路时钟需要由数字信号处理器（DSP）或可编程门阵列（FPGA）等信号处理器件提供。在这种场景下，需要消耗信号处理器件较多的引脚资源，这无疑将增加整套信号处理平台的硬件成本。
上述技术缺陷，值得改进。
发明内容
为了克服现有的技术缺陷，本发明提供一种模/数和数/模转换器的电路设计方法。
本发明技术方案如下所述：
一种模/数转换器的电路设计方法，其特征在于，使用双通道模/数转换器或串行一模/数转换器。
对于双通道模/数转换器（ADC），随路时钟与数据线到信号处理器件的引脚连线数量不变，但可以采集两个通道的数据。与单通道ADC相比，占用相同的引脚资源，却增加了一个采集通道，提高了数据带宽；
对于串行模/数转换器（ADC），只需要提供两对差分数据线，甚至是一对差分数据线，不需要提供随路时钟，就可以实现ADC芯片采集的数字信号到信号处理器件的传输。
一种数/模转换器的电路设计方法，其特征在于，使用双通道数/模转换器或串行一数/模转换器。
对于双通道数/模转换器（DAC），与单通道DAC相比，信号处理器件仍然提供随路时钟与并行数据线的引脚端口，其所占引脚资源相同，能提供的信号发射通道提高了一倍；
对于串行数/模转换器（DAC），只需要提供两对差分数据线，甚至是一对差分数据线，不需要提供随路时钟，就可以实现数字信号到信号处理器件到DAC芯片的数据传输。
本发明提供的一种模/数和数/模转换器的设计方法，对于双通道的ADC或DAC，在同样使用随路时钟与数据线的状态下，其占用的引脚资源与单通道的ADC或DAC相比并未增加，其接口形式采取DDR模式，在随路时钟的上升沿与下降沿均可检测数据，其数据带宽增加一倍。若采取串行工作方式的ADC或DAC，无需提供随路时钟，只需要提供两对差分数据线，甚至是一对差分数据线，就可以实现ADC到信号处理器件或信号处理器件到DAC的数据传输。
根据上述方案的本发明， 其有益效果在于，本发明可以在保证与单通道ADC或DAC占用信号处理器件引脚资源不变或者减少的情况下，实现相同的功能，提供更高的数据带宽。
附图说明
图1为本发明实施例一的系统原理图。
图2为本发明实施例二的系统原理图。
图3为本发明实施例三的系统原理图。
图4为本发明实施例四的系统原理图。
具体实施方式
为使本发明的目的、技术方案和技术有益效果更加清楚明白，下面结合附图及实施方式，对本发明做进一步的详细描述和说明。在此，本发明的示意性实施方式及其说明用于解释本发明，但并不作为对本发明的限定。
实施例一
如图1所示，以一个双通道ADC和可编程门阵列（FPGA）为例，可编程门阵列（FPGA）作为ADC输出的数字信号的接收端，即承担数字信号处理器的功能。双通道ADC与单通道ADC的时钟线和数据线占用可编程门阵列（FPGA）的引脚资源相同，但双通道ADC提供的数据量却增加了一倍。双通道ADC采用DDR模式，在随路时钟的上升沿与下降沿均可以传输数据。采用本方法，在占用信号处理器件相同引脚资源的状态下，信号处理器件可以通过相同的数据引脚，接收两个ADC通道的数据，显著提高了数据带宽，也可有效改善信号处理器件引脚资源有限的问题。
实施例二
如图2所示，以一个双通道DAC和可编程门阵列（FPGA）为例，可编程门阵列（FPGA）作为DAC数字信号的发送端，承担产生数字信号的功能。双通道DAC与单通道DAC的时钟线和数据线占用可编程门阵列（FPGA）的引脚资源相同，但双通道DAC提供的数据量却增加了一倍。双通道DAC采用DDR模式，在随路时钟的上升沿与下降沿均可以传输数据。采用本方法，在占用信号处理器件相同引脚资源的状态下，信号处理器件可以通过相同的数据引脚，发送两个DAC通道的数据，显著提高了数据带宽，也可有效改善信号处理器件引脚资源有限的问题。
实施例三
如图3所示，以一个单通道ADC和可编程门阵列（FPGA）为例，该单通道ADC使用串行接口，可编程门阵列（FPGA）作为ADC输出的数字信号的接收端，即承担数字信号处理器的功能。
该ADC仅通过两组差分线与FPGA的进行连接，无随路时钟线。在这种实施案例中，ADC器件的数据传输仅占用了FPGA的4个引脚资源，与实施例1中的方法更节省引脚资源。而且此种串行ADC器件与FPGA的连接方法，使用JSED 204B接口协议，其传输速率可以超过2.5Gbps，数据带宽远超单通道并行接口的ADC器件。
实施例4
如图4所示，以一个单通道DAC和可编程门阵列（FPGA）为例，该单通道DAC器件使用串行接口，可编程门阵列（FPGA）作为DAC器件输入的数字信号的发送端，承担产生数字信号的功能。
该DAC仅通过两组差分线与FPGA的进行连接，无随路时钟线。在这种实施案例中，DAC的数据传输仅占用了FPGA的4个引脚资源，与实施例2中的方法更节省引脚资源。而且此种串行DAC与FPGA的连接方法，使用JSED 204B接口协议，其传输速率可以超过2.5Gbps，数据带宽远超单通道并行接口的DAC。
以上所述的具体实施方式，对本发明的目的、技术方案和技术有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (2)

1.一种模/数转换器的电路设计方法，其特征在于，使用双通道模/数转换器或串行一模/数转换器。
2.一种数/模转换器的电路设计方法，其特征在于，使用双通道数/模转换器或串行一数/模转换器。
CN201811140034.5A 2018-09-28 2018-09-28 一种模/数和数/模转换器的电路设计方法 Pending CN109446578A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811140034.5A CN109446578A (zh) 2018-09-28 2018-09-28 一种模/数和数/模转换器的电路设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811140034.5A CN109446578A (zh) 2018-09-28 2018-09-28 一种模/数和数/模转换器的电路设计方法

Publications (1)

Publication Number Publication Date
CN109446578A true CN109446578A (zh) 2019-03-08

Family

ID=65544562

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811140034.5A Pending CN109446578A (zh) 2018-09-28 2018-09-28 一种模/数和数/模转换器的电路设计方法

Country Status (1)

Country Link
CN (1) CN109446578A (zh)

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6864823B1 (en) * 2004-06-09 2005-03-08 Nokia Corporation Enhanced control of an analog to digital converter
CN101158856A (zh) * 2007-12-17 2008-04-09 江苏金智科技股份有限公司 多通道串行模拟量的串并处理装置及方法
CN202026278U (zh) * 2011-03-08 2011-11-02 大连交通大学 程控低噪声宽带直流放大器
CN102360342A (zh) * 2011-10-11 2012-02-22 中国人民解放军国防科学技术大学 海量影像数据快速存储显示固态硬盘
CN103336277A (zh) * 2013-05-13 2013-10-02 西安电子科技大学 微型调频连续波实时sar成像系统
CN103558233A (zh) * 2013-09-06 2014-02-05 北华航天工业学院 基于γ射线的石油成分分析系统及其分析方法
CN203466923U (zh) * 2013-02-28 2014-03-05 河南恒茂创远电子科技有限公司 双通道二路视频光端机
CN103746715A (zh) * 2014-01-08 2014-04-23 西安电子科技大学 小型高速大动态数字接收机系统与方法
CN104063342A (zh) * 2014-05-30 2014-09-24 中国电子科技集团公司第十研究所 基于jesd204协议的ip核
CN104467906A (zh) * 2014-12-01 2015-03-25 沈阳工业大学 超高速数字信号无线收发器
CN104881390A (zh) * 2015-05-11 2015-09-02 杭州奕霖传感科技有限公司 通过串行并行总线相互转换以减少线缆数量的方法
CN205353273U (zh) * 2016-02-22 2016-06-29 国家电网公司 用于配电网单相接地故障行波定位的分布式终端装置
CN105915241A (zh) * 2016-04-13 2016-08-31 信阳师范学院 Fpga中实现超高速数字正交下变频及抽取滤波的方法与系统
CN205681409U (zh) * 2016-06-08 2016-11-09 成都大公博创信息技术有限公司 一种多通道信号的同步采集和处理装置
CN106291501A (zh) * 2016-08-26 2017-01-04 上海无线电设备研究所 高速并行信号处理系统及其处理方法
CN106354063A (zh) * 2016-10-17 2017-01-25 天津光电通信技术有限公司 一种高速四通道信号采集板
CN207427125U (zh) * 2017-05-22 2018-05-29 无锡德思普科技有限公司 一种基于dsp并行数据口ad模数转换数据采样系统
CN207440572U (zh) * 2017-11-11 2018-06-01 湖南跨线桥航天科技有限公司 基于内插dac的新型多通道导航信号生成主板

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6864823B1 (en) * 2004-06-09 2005-03-08 Nokia Corporation Enhanced control of an analog to digital converter
CN101158856A (zh) * 2007-12-17 2008-04-09 江苏金智科技股份有限公司 多通道串行模拟量的串并处理装置及方法
CN202026278U (zh) * 2011-03-08 2011-11-02 大连交通大学 程控低噪声宽带直流放大器
CN102360342A (zh) * 2011-10-11 2012-02-22 中国人民解放军国防科学技术大学 海量影像数据快速存储显示固态硬盘
CN203466923U (zh) * 2013-02-28 2014-03-05 河南恒茂创远电子科技有限公司 双通道二路视频光端机
CN103336277A (zh) * 2013-05-13 2013-10-02 西安电子科技大学 微型调频连续波实时sar成像系统
CN103558233A (zh) * 2013-09-06 2014-02-05 北华航天工业学院 基于γ射线的石油成分分析系统及其分析方法
CN103746715A (zh) * 2014-01-08 2014-04-23 西安电子科技大学 小型高速大动态数字接收机系统与方法
CN104063342A (zh) * 2014-05-30 2014-09-24 中国电子科技集团公司第十研究所 基于jesd204协议的ip核
CN104467906A (zh) * 2014-12-01 2015-03-25 沈阳工业大学 超高速数字信号无线收发器
CN104881390A (zh) * 2015-05-11 2015-09-02 杭州奕霖传感科技有限公司 通过串行并行总线相互转换以减少线缆数量的方法
CN205353273U (zh) * 2016-02-22 2016-06-29 国家电网公司 用于配电网单相接地故障行波定位的分布式终端装置
CN105915241A (zh) * 2016-04-13 2016-08-31 信阳师范学院 Fpga中实现超高速数字正交下变频及抽取滤波的方法与系统
CN205681409U (zh) * 2016-06-08 2016-11-09 成都大公博创信息技术有限公司 一种多通道信号的同步采集和处理装置
CN106291501A (zh) * 2016-08-26 2017-01-04 上海无线电设备研究所 高速并行信号处理系统及其处理方法
CN106354063A (zh) * 2016-10-17 2017-01-25 天津光电通信技术有限公司 一种高速四通道信号采集板
CN207427125U (zh) * 2017-05-22 2018-05-29 无锡德思普科技有限公司 一种基于dsp并行数据口ad模数转换数据采样系统
CN207440572U (zh) * 2017-11-11 2018-06-01 湖南跨线桥航天科技有限公司 基于内插dac的新型多通道导航信号生成主板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李洪涛等: "《DSP/FPGA嵌入式实时处理技术及应用》", vol. 1, 北京航空航天大学出版社, pages: 248 - 252 *

Similar Documents

Publication Publication Date Title
US20220217024A1 (en) Multilevel driver for high speed chip-to-chip communications
US9071476B2 (en) Methods and systems for high bandwidth chip-to-chip communications interface
US10333741B2 (en) Vector signaling codes for densely-routed wire groups
US9595495B1 (en) Multi-level signaling for on-package chip-to-chip interconnect through silicon bridge
US10200151B1 (en) Methods and apparatus to improve SNR for signaling across multi-channel cables
CN108463977A (zh) 带内嵌时钟的正交差分向量信令码
CN106664264A (zh) 使用双极脉冲振幅调制的数据链路功率降低技术
JP2016136728A (ja) Ｐａｍ送信機におけるジッタを測定する方法、送信された信号における歪みを測定する方法、抑制のための歪み測定、ｐａｍ送信機における偶数−奇数ジッタを測定する方法、クロックランダムジッタおよびクロック確定ジッタを計算する試験装置
CN101499047B (zh) 串行连接传输器
US11411579B2 (en) Efficient data encoding
CN106788446A (zh) 一种新的8b/10b编码实现方法
EP2816765B1 (en) Three-wire three-level digital interface
CN104467865B (zh) 串行通信协议控制器、字节拆分电路及8b10b编码器
CN109446578A (zh) 一种模/数和数/模转换器的电路设计方法
US20150061906A1 (en) Efficient high speed adc interface design
Zhang et al. FPGA implementation of Toeplitz hashing extractor for real time post-processing of raw random numbers
CN108139999A (zh) 用于调谐通用串行总线电力递送信号的方法及设备
CN205750772U (zh) 电子设备
CN105115608B (zh) 红外单光子探测器时钟信号和雪崩信号输出装置
CN109977059B (zh) 一种用于串行接口的并行数据位宽变换电路
CN104485958A (zh) 一种模数转换器输出信号处理系统及方法
US20190007244A1 (en) Reception device, reception method, and communication system
CN216527160U (zh) 一种超高速总线收发装置
RU153303U1 (ru) Параллельный адаптер
CN217486495U (zh) 一种mipi信号的隔离结构及mipi信号隔离装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination