CN109444529A - 一种基于σδ型adc的电流采样方法和伺服驱动器 - Google Patents

Abstract

本发明实施例涉及自动控制领域，公开了一种基于ΣΔ型ADC的电流采样方法和伺服驱动器。本发明中，基于ΣΔ型ADC的电流采样方法，应用于伺服驱动器，包括：根据预设的脉冲宽度调制PWM的开关周期确定电流环的周期和待采样时刻；以待采样时刻和电流环的周期设立同步信号；根据电流环的周期和ΣΔ型ADC的采样周期确定周期差ΔT；在检测到同步信号后，延时ΔT后，触发伺服驱动器中的ΣΔ型ADC开始采样，使得采样到的电流值质量稳定、准确。

Description

一种基于ΣΔ型ADC的电流采样方法和伺服驱动器

技术领域

本发明实施例涉及自动控制领域，特别涉及基于ΣΔ型ADC的电流采样方法和伺服驱动器。

背景技术

伺服驱动器是现代运动控制的重要组成部分，被广泛应用于工业机器人及数控加工中心等自动化设备中。尤其是应用于控制交流永磁同步电机的伺服驱动器已经成为国内外研究热点。当前交流伺服驱动器设计中普遍采用基于矢量控制的电流、速度、位置三闭环控制算法。

伺服驱动系统中，为了实现对输出转矩的精确控制，需要实现对伺服驱动器输出到伺服电机的电流的闭环控制。因此，需要通过对输出电流的采样实现对输出电流形态的重建，并通过电流控制器实现闭环控制。

本申请的发明人发现：在现代全数字伺服驱动系统中，一般通过PWM(脉冲宽度调制，Pulse Width Modulation)方式改变输出电流的幅值与频率，因此在PWM控制的IGBT打开和关断的时刻存在电流的波动，此外还有死区造成的IGBT开关时刻与理想时刻不同，因此电流采样时刻至关重要，如果采样到平稳区域的电流，那么获得的电流值准确，如果采样到波动区域的电流，甚至是死区的电流，那么获得的电流值必然不准确，也就使得电流控制的正弦度变差。另一方面，传统SAR型ADC的开关转换较快，而SAR型ADC被综合性能更好的ΣΔ型ADC替代后，ADC的电流采样时间延长，且采样电流无法在每个PWM周期的固定时刻采样，造成电流的采样输出时刻与电流环的使用该电流采样结果的时刻不同步，使得电流控制的正弦度变差。

发明内容

本发明实施方式的目的在于提供一种基于ΣΔ型ADC的电流采样方法和伺服驱动器，使得采样到的电流值质量稳定、准确。

为解决上述技术问题，本发明的实施方式提供了一种基于ΣΔ型ADC的电流采样方法，应用于伺服驱动器，包括：根据预设的脉冲宽度调制PWM的开关周期确定电流环的周期和待采样时刻；以所述待采样时刻和所述电流环的周期设立同步信号；根据所述电流环的周期和ΣΔ型ADC的采样周期确定周期差ΔT；在检测到所述同步信号后，延时所述ΔT后，触发所述伺服驱动器中的所述ΣΔ型ADC开始采样。

本发明的实施方式还提供了一种伺服驱动器，包括：ΣΔ型ADC和至少一个处理器；与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行如上述的基于ΣΔ型ADC的电流采样方法。

本发明的实施方式还提供了一种计算机可读存储介质，存储有计算机程序，所述计算机程序被处理器执行时实现上述的基于ΣΔ型ADC的电流采样方法。

本发明实施方式相对于现有技术而言，主要区别及其效果在于：利用PWM的开关周期确定电流环的周期，再进一步设立同步信号，根据同步信号和周期差的时延，触发ADC开始采样，具体通过时延同步ADC的周期和PWM的周期，使得采用ΣΔ型ADC的伺服控制系统中ADC的数据转换与电流环周期同步，由此保证采样电流在每个PWM周期的固定时刻采样，优化电流控制的正弦度。

作为进一步改进，所述根据预设的脉冲宽度调制PWM的开关周期确定电流环的周期，具体包括：在所述PWM为单调制方式时，将所述PWM的开关周期作为所述电流环的周期；在所述PWM为双调整方式时，将所述PWM的开关周期的一半作为所述电流环的周期。明确电流环周期的确定方式。

作为进一步改进，所述待采样时刻包括：所述PWM的开关周期中定时器上溢时刻，和/或，所述PWM的开关周期中定时器下溢时刻。利用定时器上溢或定时器下溢时刻作为采样时刻，使得权重值最大的采样点采样到最平稳时刻的电流，采样质量更好。

作为进一步改进，所述PWM和所述ΣΔ型ADC采用同一个主时钟。明确采用同一主时钟，保证采样周期同步时的精准性。

作为进一步改进，所述触发所述伺服驱动器中的所述ΣΔ型ADC开始采样之后，还包括：对所采样到的电流信号进行滤波；其中，所述电流环的周期为所用滤波器单位脉冲响应周期的整数倍。

作为进一步改进，所述对所采样到的电流信号进行滤波，具体为：使用SINC滤波器对所采样到的电流信号进行滤波。SINC滤波器的综合性能较佳，应用更为广泛。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。

图1是根据本发明第一实施方式中基于ΣΔ型ADC的电流采样方法流程图；

图2是根据本发明第一实施方式中电流采样的理想情况示意图；

图3是根据本发明第一实施方式中基于ΣΔ型ADC的电流采样方法中信号时序图；

图4是根据本发明第一实施方式中SINC滤波器的单位脉冲响应示意图；

图5是根据本发明第一实施方式中电流采样的示意图；

图6是根据本发明第三实施方式中伺服驱动器的示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本发明的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合相互引用。

本发明的第一实施方式涉及一种基于ΣΔ型ADC的电流采样方法。

本实施方式应用于一种伺服驱动器，伺服驱动器可以包括：ADC芯片和CPU芯片，ADC芯片用于对电流进行采样，为了实现在电流平稳区域进行电流采样，本申请发明人想到可以选择接近电流平均值的时刻，如图2所示，这样就需要同步电流采样时刻与PWM更新时刻，具体可以选择PWM定时器的上溢或者下溢的时刻作为电流采样数据的输出时刻，而ADC的转换需要一定的时间，因此会通过额外一个比较寄存器通过设定提前触发量实现ADC提前适当的时间开始转换，从而实现在定时器的上溢点或者下溢点正好完成转换，如3图所示。这种实现方式一般是基于高速SAR型(逐次逼近寄存器型)ADC实现的，由于其转换时间较短，可以通过使能引脚精确控制启动转换时刻实现上述功能，而现有ΣΔ型ADC由于其自身特点无法这样操作。

具体的说，ΣΔ转换器是利用分辨率为1bit的ADC以极高采样速率对模拟信号进行数字化处理，通过将过采样技术与噪声整形和数字滤波技术结合使用，使有效分辨率得以提高。然后，通过抽取过程降低ADC输出端的有效采样速率。1bit量化器和DAC的线性度使Σ-Δ型ADC表现出极佳的微分和积分线性度，并且不必像SAR型ADC架构那样需要调整。此外，由于只有1bit数字输出，便于进行隔离处理，适合全数字伺服驱动系统使用。

由于此类ADC具有上述特性，那就决定了在后端需要通过数字滤波和抽取来实现多比特的信号重构。而所用的SINC滤波器的单位阶跃响应是中心对称的，即进入滤波器的中心时刻的数据具有最大的权重，那就需要将采样数据的中心数据时刻与PWM计数器的上溢或者下溢时刻对齐。这就造成以下问题：

1)数字滤波器由连续的时钟信号驱动，一般的在实现该滤波器的芯片正常工作后就连续发送时钟信号，ADC连续输出数据，然后进行抽取，因此难以控制ADC转换的启停，也就难以对齐。

2)由于抽取后的数据输出周期与电流环周期通常不相等，即电流采样的周期与电流环周期不同步，造成无法固定时刻进行电流采样，也就无法实现同步采样；

3)此类ADC的输出结果不仅依赖于本次转换周期内的数据，还依赖于以前的部分数据，因此也就存在同步难度。

本实施方式中，发明人提出如图1所示的电流采样方法来解决上述问题，具体如下：

步骤101，根据预设的PWM的开关周期确定电流环的周期和待采样时刻。

具体的说，本实施方式中PWM为单调制，将PWM的开关周期确定为电流环的周期，也就是说，PWM的周期为T_sw，那么电流环的周期T_c＝T_sw。更具体的说，待采样时刻包括：PWM的开关周期中定时器上溢时刻。

步骤102，以待采样时刻和电流环的周期设立同步信号。

具体的说，如图3所示，设立同步信号PWM_SYNC和ΣΔ型ADC的采样周期的一半时间T_s。

步骤103，根据电流环的周期和ΣΔ型ADC的采样周期确定周期差ΔT。

具体的说，为了实现在下次PWM_SYNC信号到达之前的T_s时间开始采样，则需要在上一次PWM_SYNC信号到达之后延时ΔT＝T_c-T_s时间触发采样。

步骤104，在检测到同步信号后，延时ΔT后，触发伺服驱动器中的ΣΔ型ADC开始采样。

具体的说，在延时ΔT时长后，触发伺服驱动器中的ADC芯片开始采样。

步骤105，对所采样到的电流信号进行滤波。

下面以滤波器为SINC滤波器为例进行具体说明：

由于SINC滤波器的单位脉冲响应如图4所示，为了实现权重最大的中心点与PWM产生的电流平均值位置同步，需要实现如图5的采样特性。其中，PWM_SYNC信号为PWM定时器的上溢或者下溢时刻，也就是平均电流所处的时刻，也就是要实现采样中心点与这个时刻同步。基于SINC滤波器的特性，脉冲响应的个数为：

N＝O·D-2；

其中，O为SINC滤波器的阶数，D为抽取率。

则，脉冲响应的时间为：

T＝t_clk·(O·D-2)；

其中，t_clk为SINC滤波器输入的时钟周期。

而脉冲响应的中心点为上述脉冲响应时间的一半，则需要在平均电流时刻提前一半的脉冲响应时间开始采样，即提前：

具体的说，如图3所示，本实施方式中T_c＝T_sw。在采样过程中，可以设置PWM定时器，用于产生PWM同步信号PWM_SYNC，还可以设置一个通用定时器用于在PWM_SYNC信号之后延时ΔT＝T_c-T_s后产生ADC_START信号，ADC_START信号用于触发ADC芯片开始采样，并同步启动SINC滤波器。其中，SINC滤波器的启动和停止通过控制输入SINC滤波器的时钟信号实现。Data IRQ信号为SINC滤波器在采样完成后输出数据时的中断信号。

还需要继续说明的是，本实施方式中PWM、ΣΔ型ADC和滤波器可以采用同一个主时钟，以保证PWM和ADC采样严格同步。而且，电流环的周期为SINC滤波器的单位脉冲响应周期t的整数倍。

另外，需要说明的是，选择SINC滤波器的时钟频率和抽取率，保证在电流环周期内滤波器的单位脉冲响应完全输出，即T_c≥T。

还需说明的是，本实施方式虽然以SINC滤波器为例，但实际应用中还可以采用其他滤波器。

本实施方式相对于现有技术而言，主要区别及其效果在于：利用PWM的开关周期确定电流环的周期，再进一步设立同步信号，根据同步信号和周期差的时延，触发ADC开始采样，具体通过时延同步ADC的周期和PWM的周期，使得采用ΣΔ型ADC的伺服控制系统中ADC的数据转换与电流环周期同步，由此保证采样电流在每个PWM周期的固定时刻采样，优化电流控制的正弦度。

另外，本实施方式的采样到设在PWM的开关周期中定时器上溢时刻，实际应用中还可以设置在PWM的开关周期中定时器下溢时刻，在此不再赘述。

此外，本实施方式中的PWM调制器和滤波器都可以由CPU中运行的软件实现的，不一定是实体器件。

本发明的第二实施方式涉及一种基于ΣΔ型ADC的电流采样方法。第二实施方式与第一实施方式大致相同，主要区别之处在于：在第一实施方式中，PWM为单调制方式，而本实施方式中PWM为双调制方式，那么在一个周期内，采样周期被同步两次，可以使得同步更为精确。

本实施方式中的基于ΣΔ型ADC的电流采样方法如图1所示，具体如下：

步骤101，根据预设的PWM的开关周期确定电流环的周期和待采样时刻。

具体的说，本实施方式中PWM为双调制，每个PWM周期会进行两次电流采样和两次PWM占空比更新，则

本实施方式中步骤102至105和第一实施方式相似。

具体的说，为了实现在下次PWM_SYNC信号到达之前的T_s时间开始采样，则需要在上一次PWM_SYNC信号到达之后延时ΔT＝T_c-T_s时间触发采样，待采样时刻包括：PWM的开关周期中定时器上溢时刻和PWM的开关周期中定时器下溢时刻，时延的计算过程和第一实施方式相类似，在此不再赘述。

可见，本实施方式明确当PWM为双调制时，电流环周期的确定简单准确，便于实际应用中对基于ΣΔ型ADC的电流采样方法的实现，从而使得实施方式中，可以根据实际需求选择不同的调制方式。

上面各种方法的步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包括相同的逻辑关系，都在本专利的保护范围内；对算法中或者流程中添加无关紧要的修改或者引入无关紧要的设计，但不改变其算法和流程的核心设计都在该专利的保护范围内。

本发明第三实施方式涉及一种伺服驱动器，如图6所示，包括：

ΣΔ型ADC和至少一个处理器；与至少一个处理器通信连接的存储器；其中，存储器存储有可被至少一个处理器执行的指令，指令被至少一个处理器执行，以使至少一个处理器能够执行如第一实施方式或第二实施方式提到的基于ΣΔ型ADC的电流采样方法。

其中，存储器和处理器采用总线方式连接，总线可以包括任意数量的互联的总线和桥，总线将一个或多个处理器和存储器的各种电路连接在一起。总线还可以将诸如外围设备、稳压器和功率管理电路等之类的各种其他电路连接在一起，这些都是本领域所公知的，因此，本文不再对其进行进一步描述。总线接口在总线和收发机之间提供接口。收发机可以是一个元件，也可以是多个元件，比如多个接收器和发送器，提供用于在传输介质上与各种其他装置通信的单元。经处理器处理的数据通过天线在无线介质上进行传输，进一步，天线还接收数据并将数据传送给处理器。

处理器负责管理总线和通常的处理，还可以提供各种功能，包括定时，外围接口，电压调节、电源管理以及其他控制功能。而存储器可以被用于存储处理器在执行操作时所使用的数据。

本发明第四实施方式涉及一种计算机可读存储介质，存储有计算机程序。计算机程序被处理器执行时实现上述方法实施例。

即，本领域技术人员可以理解，实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序存储在一个存储介质中，包括若干指令用以使得一个设备(可以是单片机，芯片等)或处理器(processor)执行本申请各个实施例方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (8)

1.一种基于ΣΔ型ADC的电流采样方法，其特征在于，应用于伺服驱动器，包括：

根据预设的脉冲宽度调制PWM的开关周期确定电流环的周期和待采样时刻；

以所述待采样时刻和所述电流环的周期设立同步信号；

根据所述电流环的周期和ΣΔ型模数转换器ADC的采样周期确定周期差ΔT；

在检测到所述同步信号后，延时所述ΔT后，触发所述伺服驱动器中的所述ΣΔ型ADC开始采样。

2.根据权利要求1所述的基于ΣΔ型ADC的电流采样方法，其特征在于，所述根据预设的脉冲宽度调制PWM的开关周期确定电流环的周期，具体包括：

在所述PWM为单调制方式时，将所述PWM的开关周期作为所述电流环的周期；

在所述PWM为双调制方式时，将所述PWM的开关周期的一半作为所述电流环的周期。

3.根据权利要求1或2所述的基于ΣΔ型ADC的电流采样方法，其特征在于，所述待采样时刻包括：所述PWM的开关周期中定时器上溢时刻，和/或，所述PWM的开关周期中定时器下溢时刻。

4.根据权利要求1所述的基于ΣΔ型ADC的电流采样方法，其特征在于，所述PWM和所述ΣΔ型ADC采用同一个主时钟。

5.根据权利要求4所述的基于ΣΔ型ADC的电流采样方法，其特征在于，所述触发所述伺服驱动器中的所述ΣΔ型ADC开始采样之后，还包括：

对所采样到的电流信号进行滤波；

其中，滤波时的单位脉冲响应周期为T，所述电流环的周期为所述T的整数倍。

6.根据权利要求5所述的基于ΣΔ型ADC的电流采样方法，其特征在于，所述对所采样到的电流信号进行滤波中，具体包括：滤波时使用SINC滤波器。

7.一种伺服驱动器，其特征在于，包括：

ΣΔ型ADC和至少一个处理器；

与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行如权利要求1至6中任一所述的基于ΣΔ型ADC的电流采样方法。

8.一种计算机可读存储介质，存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至6中任一项所述的基于ΣΔ型ADC的电流采样方法。