CN117896292A - 一种信号抖动提取随机模型 - Google Patents

一种信号抖动提取随机模型 Download PDF

Info

Publication number
CN117896292A
CN117896292A CN202311822329.1A CN202311822329A CN117896292A CN 117896292 A CN117896292 A CN 117896292A CN 202311822329 A CN202311822329 A CN 202311822329A CN 117896292 A CN117896292 A CN 117896292A
Authority
CN
China
Prior art keywords
phase
jitter
signal
sampling
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311822329.1A
Other languages
English (en)
Inventor
任鹏
刘志恒
曹雏清
赵立军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hart Robotics Industry Technology Research Institute In Yangtze River Delta
Original Assignee
Hart Robotics Industry Technology Research Institute In Yangtze River Delta
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hart Robotics Industry Technology Research Institute In Yangtze River Delta filed Critical Hart Robotics Industry Technology Research Institute In Yangtze River Delta
Priority to CN202311822329.1A priority Critical patent/CN117896292A/zh
Publication of CN117896292A publication Critical patent/CN117896292A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0852—Delays
    • H04L43/087—Jitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/14—Network analysis or design
    • H04L41/145—Network analysis or design involving simulating, designing, planning or modelling of a network

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Environmental & Geological Engineering (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明揭示了一种信号抖动提取随机模型，包括以下步骤：步骤1、将抖动信号源输出的带有抖动的方波信号分成N个部分，分别进行延时配置，延迟方波之间的差为Ts/N，其中Ts为采样周期；步骤2、对N个延迟信号分别进行中相积分和同相积分；步骤3、将所有延迟信号的中相积分值相加，作为中相积分通道的输出；步骤4、将所有延迟信号的同相积分值相加，经过符号检测后作为同相积分通道的输出。而本发明将具有抖动的方波信号进行N等份的分割，然后对每一等分进行采样，通过对短暂变化的细致采样，可以提高抖动误差的测量精度，进而增大对熵源电路的利用率。通过锁相环产生不同相位的采样时钟，对抖动电路进行多相采样，大大提高了对抖动采样的概率，保证了随机序列的输出。

Description

一种信号抖动提取随机模型
技术领域
本发明涉及硬件加密领域，特别是涉及一种四相位抖动提取随机模型。
背景技术
在理想情况下，一个频率固定的1MHz完美脉冲信号的持续时间应该恰好是1us，每500ns有一个跳变沿。但这种完美信号并不存在，信号周期的长度总会有一定变化，从而导致下一个沿的到来实际按不确定，这种不确定就是抖动。抖动是对信号时域变化的测量结果，它从本质上描述了信号周期距离其理想值偏离了多少，时间抖动被定义为高速串行信号边沿到来时刻与理想时刻的偏差。
随着通信系统中的时钟速率迈入GHz级，抖动这个在模拟设计中十分关键的因素，也开始在数字设计领域中日益得到人们的重视。在高速系统中，时钟或振荡器波形的时序误差会限制一个数字I/O接口的最大速率。不仅如此，它还会导致通信链路的误码率增大，升值限制A/D转换器的动态范围。有资料表明在3GHz以上的系统中，时间抖动会导致码间干扰，造成传输误码率上升。
目前常用的方法是通过构建环形振荡器结构输出时钟脉冲，但其缺点是输出时钟脉冲的占空比不是50％，并且在过渡边缘存在抖动。例如2011年1月《计算机工程》第37卷第一期，公开的《基于数据转换跟踪环的时钟抖动测试算法》，其内容有ε的最小估计时间相位精度是最小采样间隔的1/2。最后通过峰值检波器测出抖动误差峰峰值，至此测出抖动，然而该方法存在采样精度不高的问题，不利于TRNG结构的实现。
虽然目前常用的方法电路中存在抖动会导致输出信号出现小差错，影响电路的功能，但采用锁相环的闭环调相电路保证了电路在存在抖动的情况下仍能稳定输出脉冲。
发明内容
本发明所要解决的技术问题是实现一种提高抖动误差的测量精度，进而增大对熵源电路的利用率的四相位抖动提取随机模型。
为了实现上述目的，本发明采用的技术方案为：一种信号抖动提取随机模型，包括以下步骤：
步骤1、将抖动信号源输出的带有抖动的方波信号分成N个部分，分别进行延时配置，延迟方波之间的差为Ts/N，其中Ts为采样周期；
步骤2、对N个延迟信号分别进行中相积分和同相积分；
步骤3、将所有延迟信号的中相积分值相加，作为中相积分通道的输出；
步骤4、将所有延迟信号的同相积分值相加，经过符号检测后作为同相积分通道的输出。
在单相抖动测试模型中，对抖动信号源的输出进行同相积分和中相积分，在单相抖动测试模型中，有抖动的方波信号在每个采样周期内采样一个单点。
在单相抖动测试模型中，测试抖动信号采用正弦信号，则抖动信号源产生一个具有正弦相位抖动的时钟信号表示为：
其中an表示信号符号极性，Tc表示符号宽度，ε为正弦相位抖动，n表示当前信号个数，t表示抖动持续时间，p表示抖动频率。
在单相抖动测试中，单相抖动采样计算式：
Ts为采样周期，表示相中积分，yIk表示相内积分。
在N相抖动测试模型中，N个延迟信号在每个采样周期内每个采样一个点，每个采样点之间的差为T/N；将N个延迟信号的同相积分值相加，是将N个信号在积分区间内的所有采样值相加，使得每个采样周期内抖动值为N的方波信号，采样频率扩大N倍。
在四相抖动测试模型中，相内积分计算式：
在四相抖动测试模型中，相中积分计算式：
Ts为采样周期，归一化抖动值，其数值为k＝ε/Tc。
对于抖动ε，若ε<0表示同相清洗脉冲的前缘和中相清洗脉冲的前缘分别超前于有相位抖动信号的前缘和中间位置，若ε>0表示滞后。
若ε>0时，四相抖动测试中相内积分计算式：
若ε>0时，四相抖动测试中相中积分计算式：
其中ak-1*ak＝-1。
若ε<0时，四相抖动测试中相内积分计算式：
若ε<0时，四相抖动测试中相中积分计算式：
其中Ts为采样周期，归一化λ＝ε/Tc，ε为实际测试值。
综合ε>0时四相抖动测试中相内积分计算式、相中积分计算式，以及ε<0时四相抖动测试中相内积分计算式、相中积分计算式，获得四相抖动采样计算式：
而本发明将具有抖动的方波信号进行N等份的分割，然后对每一等分进行采样，通过对短暂变化的细致采样，可以提高抖动误差的测量精度，进而增大对熵源电路的利用率。通过锁相环产生不同相位的采样时钟，对抖动电路进行多相采样，大大提高了对抖动采样的概率，保证了随机序列的输出。
附图说明
下面对本发明说明书中每幅附图表达的内容作简要说明：
图1为单相数据转换跟踪环路抖动测试模型。
具体实施方式
下面对照附图，通过对实施例的描述，本发明的具体实施方式如所涉及的各构件的形状、构造、各部分之间的相互位置及连接关系、各部分的作用及工作原理、制造工艺及操作使用方法等，作进一步详细的说明，以帮助本领域技术人员对本发明的发明构思、技术方案有更完整、准确和深入的理解。
本发明抖动提取随机模型将抖动信号源输出的带有抖动的方波信号分成N个部分，分别进行延时配置。延迟方波之间的差为Ts/N，其中Ts为采样周期。对N个延迟信号分别进行中相积分和同相积分，最后将所有延迟信号的中相积分值相加，作为中相积分通道的输出。同样，将所有延迟信号的同相积分值相加，经过符号检测后作为同相积分通道的输出。
如图1所示，在单相抖动测试模型中，只需要直接对抖动信号源的输出进行同相积分和中相积分。在单相抖动测试模型中，有抖动的方波信号在每个采样周期内采样一个单点；
在N相抖动测试模型中，N个延迟信号在每个采样周期内每个采样一个点，每个采样点之间的差为T/N。将N个延迟信号的同相积分值相加，就是将N个信号在积分区间内的所有采样值相加，相当于每个采样周期内抖动值为N的方波信号，采样频率扩大N倍。采样周期直接关系到测量精度，因此采用N相抖动测量方法提高了测量精度。
将抖动信号源输出的有抖动的方波信号分成N份，分别进行延迟配置。延迟方波之间的差为Ts/N，其中Ts为采样周期。在单相抖动测试模型中，只需要将带有抖动信号源的输出直接进行同相和中相集成。通常，测试抖动信号采用正弦信号，因此抖动信号源产生一个具有正弦相位抖动的时钟信号，计算式(1)可以表示为:
其中an表示信号符号极性(+1表示1，-1表示0)，Tc表示符号宽度，ε为正弦相位抖动。
以四相抖动模型为例，进行公开推导，提高抖动误差的测量精度。计算式(2)相内积分和计算式(3)相中积分表达式分别为:
对于抖动ε的估计，有两种情况:ε<0和ε>0:ε<0表示同相清洗脉冲的前缘和中相清洗脉冲的前缘分别超前于有相位抖动信号的前缘和中间位置。ε>0表示滞后。ε>0时四相抖动测试中相内积分和相中积分波形示意图。因此，根据计算式(2)和式(3)，得到计算式(4)(5):
ε<0，即超前时，根据计算式(2)和式(3)可得计算式(6)(7):
其中Ts为采样周期，ak-1*ak＝-1，即相邻符号必须有极性跳跃，归一化λ＝ε/Tc，ε为实际测试值。
结合方程式,(4)(5)(6)(7)，四相抖动采样可表示为计算式(8):
在单相抖动测试中，将图1中有抖动的方波信号进行相中积分，即对(2)、(3)计算k＝0时的值，推导出单相抖动采样表达式为计算式(9):
由式(8)、式(9)可知，相位抖动的测量精度与采样周期直接相关，式(8)中的1/8t为固定值，不影响测量精度。因此，将同相积分通道和中相积分通道的输出值相乘即可得到抖动误差。根据式(9)可知，单相抖动测试得到的抖动ε的最小估计时相精度为最小采样间隔的1/2，根据式(8)可知，四相抖动测试为1/8，扩展为单相抖动测量精度的4倍。由此，由抖动误差推导公式可以推导出N相抖动试验的精度是单相抖动试验精度的N倍。
上述模型依据采样时钟周期和主动延迟，对同相清洗脉冲、中相清洗脉冲、滞后信号和超前信号加以分析归纳，通过细粒度采样的方式将现有的抖动采样精度提高了四倍，并大幅提高抖动误差的测量精度。
本发明提出了一种基于四相位抖动的细粒度采样方法，该模型可以提取更多的抖动，对于较小的信号抖动，通过细粒度采样的方式可以提取差异提高熵源的利用率，有效提高抖动采样精度，本发明还通过主动延迟，增大相位差，采样更容易。PLL结构可以从接受到的数据信号中恢复时钟信号,从而实现时钟同步，然而PLL结构需要使用FGPA内部专用资源构建且数量较少；而本发明通过FPGA内部大量的DFF资源替代PLL实现时钟同步，该结构减少了对FPGA内部专用资源的消耗。
上面结合附图对本发明进行了示例性描述，显然本发明具体实现并不受上述方式的限制，只要采用了本发明的方法构思和技术方案进行的各种非实质性的改进，或未经改进将本发明的构思和技术方案直接应用于其它场合的，均在本发明的保护范围之内。

Claims (10)

1.一种信号抖动提取随机模型，其特征在于，包括以下步骤：
步骤1、将抖动信号源输出的带有抖动的方波信号分成N个部分，分别进行延时配置，延迟方波之间的差为Ts/N，其中Ts为采样周期；
步骤2、对N个延迟信号分别进行中相积分和同相积分；
步骤3、将所有延迟信号的中相积分值相加，作为中相积分通道的输出；
步骤4、将所有延迟信号的同相积分值相加，经过符号检测后作为同相积分通道的输出。
2.根据权利要求1所述的信号抖动提取随机模型，其特征在于：在单相抖动测试模型中，对抖动信号源的输出进行同相积分和中相积分，在单相抖动测试模型中，有抖动的方波信号在每个采样周期内采样一个单点。
3.根据权利要求2所述的信号抖动提取随机模型，其特征在于：在单相抖动测试模型中，测试抖动信号采用正弦信号，则抖动信号源产生一个具有正弦相位抖动的时钟信号表示为：
其中an表示信号符号极性，Tc表示符号宽度，ε为正弦相位抖动，n表示当前信号个数，t表示抖动持续时间，p表示抖动频率。
4.根据权利要求3所述的信号抖动提取随机模型，其特征在于：在单相抖动测试中，单相抖动采样计算式：
Ts为采样周期，表示相中积分，yIk表示相内积分。
5.根据权利要求1-4中任一所述的信号抖动提取随机模型，其特征在于：在N相抖动测试模型中，N个延迟信号在每个采样周期内每个采样一个点，每个采样点之间的差为T/N；将N个延迟信号的同相积分值相加，是将N个信号在积分区间内的所有采样值相加，使得每个采样周期内抖动值为N的方波信号，采样频率扩大N倍。
6.根据权利要求5所述的信号抖动提取随机模型，其特征在于：在四相抖动测试模型中，相内积分计算式：
在四相抖动测试模型中，相中积分计算式：
Ts为采样周期，归一化抖动值，其数值为k＝ε/Tc。
7.根据权利要求6所述的信号抖动提取随机模型，其特征在于：对于抖动ε，若ε<0表示同相清洗脉冲的前缘和中相清洗脉冲的前缘分别超前于有相位抖动信号的前缘和中间位置，若ε>0表示滞后。
8.根据权利要求7所述的信号抖动提取随机模型，其特征在于：
若ε>0时，四相抖动测试中相内积分计算式：
若ε>0时，四相抖动测试中相中积分计算式：
其中ak-1*ak＝-1。
9.根据权利要求8所述的信号抖动提取随机模型，其特征在于：若ε<0时，四相抖动测试中相内积分计算式：
若ε<0时，四相抖动测试中相中积分计算式：
其中Ts为采样周期，归一化λ＝ε/Tc，ε为实际测试值。
10.根据权利要求9所述的信号抖动提取随机模型，其特征在于：综合ε>0时四相抖动测试中相内积分计算式、相中积分计算式，以及ε<0时四相抖动测试中相内积分计算式、相中积分计算式，获得四相抖动采样计算式：
CN202311822329.1A 2023-12-27 2023-12-27 一种信号抖动提取随机模型 Pending CN117896292A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311822329.1A CN117896292A (zh) 2023-12-27 2023-12-27 一种信号抖动提取随机模型

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311822329.1A CN117896292A (zh) 2023-12-27 2023-12-27 一种信号抖动提取随机模型

Publications (1)

Publication Number Publication Date
CN117896292A true CN117896292A (zh) 2024-04-16

Family

ID=90644984

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311822329.1A Pending CN117896292A (zh) 2023-12-27 2023-12-27 一种信号抖动提取随机模型

Country Status (1)

Country Link
CN (1) CN117896292A (zh)

Similar Documents

Publication Publication Date Title
US10454483B2 (en) Open loop oscillator time-to-digital conversion
US7859344B2 (en) PLL circuit with improved phase difference detection
TWI397267B (zh) 時間至數位轉換器與其方法
EP2192689B1 (en) Time-to-digital converter and all-digital phase-locked loop
KR101632657B1 (ko) 타임투디지털 컨버터 및 디지털 위상 고정 루프
EP1816741A1 (en) Phase detector
EP3539212A1 (en) High linearity phase interpolator
US8963750B2 (en) Time-to-digital conversion with analog dithering
US20120207259A1 (en) Synchronized clock phase interpolator
EP3817228B1 (en) A time measurement circuit, related system comprising a pwm signal generator circuit and a time measurement circuit, and corresponding integrated circuit
US8664994B1 (en) System to generate a predetermined fractional period time delay
US6125158A (en) Phase locked loop and multi-stage phase comparator
JP3838654B1 (ja) タイムインターバル測定装置およびジッタ測定装置
JP2019022237A (ja) 高分解能の時間−ディジタル変換器
CN101183869A (zh) 一种数字锁相环
US8502581B1 (en) Multi-phase digital phase-locked loop device for pixel clock reconstruction
CN104391464A (zh) 一种基于fpga的硬件等效同步采样装置
US4876699A (en) High speed sampled data digital phase detector apparatus
US6035409A (en) 1000 mb phase picker clock recovery architecture using interleaved phase detectors
EP2359199B1 (en) Noise shaping time to digital converter
EP3758233A1 (en) Clock synchronization in an adpll
CN117896292A (zh) 一种信号抖动提取随机模型
CN110311682B (zh) 时间至数字转换器
CN108333910B (zh) 一种新型的时间数字转化器
CN109283832B (zh) 一种低功耗的时间数字转换器及其phv补偿方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination