CN109429421A - 一种pcb和电子设备 - Google Patents

一种pcb和电子设备 Download PDF

Info

Publication number
CN109429421A
CN109429421A CN201710734005.0A CN201710734005A CN109429421A CN 109429421 A CN109429421 A CN 109429421A CN 201710734005 A CN201710734005 A CN 201710734005A CN 109429421 A CN109429421 A CN 109429421A
Authority
CN
China
Prior art keywords
area
region
circuit
stratum
blind hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710734005.0A
Other languages
English (en)
Other versions
CN109429421B (zh
Inventor
张蕊利
马峰超
曹化章
尹昌刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN201710734005.0A priority Critical patent/CN109429421B/zh
Publication of CN109429421A publication Critical patent/CN109429421A/zh
Application granted granted Critical
Publication of CN109429421B publication Critical patent/CN109429421B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672Superposed layout, i.e. in different planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供一种PCB和电子设备,涉及通信技术领域。一种PCB,包括电路板本体,所述电路板本体分为第一区域、第二区域、第三区域和地层,所述第一区域位于所述第二区域的正上方,所述地层设置于所述第一区域与所述第二区域之间,所述第三区域位于所述第一区域和所述第二区域的一侧,所述第三区域分别与所述第一区域和所述第二区域相接。本发明实施例可以提供一种所占空间较少的PCB。

Description

一种PCB和电子设备
技术领域
本发明涉及通信技术领域,特别涉及一种印制电路板(Printed Circuit Board,PCB)和电子设备。
背景技术
随着通信技术的发展,电子产品的功能越来越强,集成度也越来越高,电子产品微小化和高速化成为趋势。而PCB是电气连接的物理实现,通过PCB连接各种不同的电气器件,完成功能实现。现有技术中,PCB一般可以分为三个区域,具体包括第一区域、第三区域和第二区域,上述三个区域在同一平面上依次分布,第三区域设置于第一区域和第二区域之间。例如:将数字部分电路和模拟部分电路分别设置在第一区域和第二区域中,并且在第三区域中设置有数模模数转换部分电路,可以实现数字部分电路和模拟部分电路的隔离。可见,在上述三个区域在同一平面依次分布时,PCB所占空间较大。
发明内容
本发明实施例的目的在于提供一种PCB和电子设备,解决了PCB所占空间较大的问题。
为了达到上述目的,本发明实施例提供一种PCB,包括电路板本体,所述电路板本体分为第一区域、第二区域、第三区域和地层,所述第一区域位于所述第二区域的正上方,所述地层设置于所述第一区域与所述第二区域之间,所述第三区域位于所述第一区域和所述第二区域的一侧,所述第三区域分别与所述第一区域和所述第二区域相接。
可选的,所述第一区域设置有数字部分电路,所述第二区域设置有模拟部分电路,所述第三区域设置有数模模数转换部分电路。
可选的,所述第一区域设置有第一模拟部分电路,所述第二区域设置有第二模拟部分电路,所述第三区域设置有数模模数转换部分电路与数字部分电路,所述数字部分电路与所述第一模拟部分电路之间设置有所述数模模数转换部分电路,所述数字部分电路与所述第二模拟部分电路之间设置有所述数模模数转换部分电路。
可选的,所述第一区域设置有盲孔或埋孔,所述第二区域设置有盲孔或埋孔,所述第三区域设置有盲孔、埋孔或通孔。
可选的,所述第一区域设置有第一盲孔,所述第一盲孔的一端与所述第一区域上表面垂直,所述第一盲孔相对的另一端未到达所述地层;所述第二区域设置有第二盲孔,所述第二盲孔的一端与所述第二区域下表面垂直,所述第二盲孔相对的另一端与所述地层相接,所述第三区域内设置有通孔,所述通孔分别与所述第三区域的上表面和下表面垂直。
可选的,所述地层的层数为K层,所述第一区域内包含M层布线层,所述第二区域内包含N层布线层,所述第三区域内包含L层布线层,所述L等于所述M、所述K与所述N之和,所述L、所述M、所述K和所述N均为大于1的整数。
可选的,所述第一区域内和所述第二区域内均为每层布线层的一面设置有电路,所述第三区域内为每层布线层的一面或者每层布线层的双面设置有电路。
可选的,所述第一区域和所述第二区域的横截面面积相同。
可选的,所述地层中包括金属。
可选的,所述地层的层数为K层,所述第一区域内包含M层布线层,所述第二区域内包含N层布线层,所述第三区域内包含L层布线层,所述L大于或者小于所述M、所述K与所述N之和,所述L、所述M、所述K和所述N均为大于1的整数。
本发明实施例还提供一种电子设备,包括上述的PCB。
上述技术方案中的一个技术方案具有如下优点或有益效果:
本发明实施例中,将PCB上的第一区域设置于第二区域的正上方,且在第一区域和第二区域之间设置有地层,并将第三区域设置于第一区域和第二区域的一侧,其中第三区域还分别与第一区域和第二区域相接,通过上述设置,与现有技术中只能将第一区域、第二区域和第三区域在同一平面上依次设置相比,减少了PCB所占的空间。
附图说明
图1为本发明实施例提供的一种PCB的结构示意图;
图2为本发明实施例提供的另一种PCB的结构示意图;
图3为本发明实施例提供的另一种PCB的结构示意图。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚,下面将结合附图及具体实施例进行详细描述。
如图1所示,本发明实施例提供一种PCB,包括电路板本体1,所述电路板本体1分为第一区域101、第二区域102、第三区域103和地层104,所述第一区域101位于所述第二区域102的正上方,所述地层104设置于所述第一区域101与所述第二区域102之间,所述第三区域103位于所述第一区域101和所述第二区域102的一侧,所述第三区域103分别与所述第一区域101和所述第二区域102相接。
其中,电路板本体1的外形可以是矩形,也可以是其他不规则的形状,当然,优选为矩形。因为矩形的PCB在加工过程中更方便加工,加工的难度也更低。若为其他的不规则的形状,会导致加工的成本上升,加工的难度加大,所以PCB的形状优选为矩形。相应的,第一区域101、第二区域102、第三区域103和地层104的形状均可以是矩形的。需要说明的是,电路板本体1、第一区域101、第二区域102、第三区域103和地层104的外形从整体上来看为矩形,但是具体到某一处边缘可以是弧形,折线形或者其他不规则形状,并不限定其边缘完全为直线形。
其中,将地层104设置于第一区域101和第二区域102之间,可以将第一区域101和第二区域102内包含的电路进行隔离,满足PCB的隔离要求。
其中,可选的,第一区域101和第二区域102的面积相同。若第一区域101和第二区域102均为面积相同的矩形,则第三区域103也为矩形,这样划分更加清晰。需要说明的是,第一区域101和第二区域102的面积也可以不相同,经过计算,在第一区域101和第二区域102所需要的面积相差太大的情况下,可以将第一区域101和第二区域102的面积设置为不同,从而可以使得第一区域101和第二区域102的外形构成阶梯状。当然,优选的是,第一区域101和第二区域102的面积相同的设计方案。
其中,第一区域101和第二区域102的面积均可以根据上述区域内部电路的器件的类型和个数来确定,然后选择第一区域101和第二区域102中面积较大的一个作为标准,把另外一个面积较小的区域的面积也设置为与上述面积较大的区域的面积。同样,第三区域103的面积也可以根据其内部的电路中包含的器件的类型和个数来计算出其具体数值。需要说明的是,地层104的面积可以为第一区域101和第二区域102中较大的面积与第三区域103的面积之和。例如:计算出来的第一区域101的面积为16平方厘米,第二区域102的面积为20平方厘米,则设置第一区域101和第二区域102的面积均为20平方厘米。而第三区域103的面积为28平方厘米,则地层104的面积为48平方厘米。
其中,第一区域101中的电路和第三区域103中的电路可以在上述两个区域的交界处完成布线对接,同样,第二区域102中的电路和第三区域103中的电路可以在上述两个区域的交界处完成布线对接。这样,整个PCB内不同区域的电路就可以连接成一个整体的线路,共同发挥作用。
本发明实施例中,将PCB上的第一区域设置于第二区域的正上方,且在第一区域和第二区域之间设置有地层,并将第三区域设置于第一区域和第二区域的一侧,其中第三区域还分别与第一区域和第二区域相接,通过上述设置,与现有技术中只能将第一区域、第二区域和第三区域在同一平面上依次设置相比,减少了PCB所占的空间。
如图2和图3所示,本发明实施例还提供一种PCB,包括:电路板本体1,所述电路板本体1分为第一区域101、第二区域102、第三区域103和地层104,所述第一区域101位于所述第二区域102的正上方,所述地层104设置于所述第一区域101与所述第二区域102之间,所述第三区域103位于所述第一区域101和所述第二区域102的一侧,所述第三区域103分别与所述第一区域101和所述第二区域102相接。
可选的,所述第一区域101可以设置有数字部分电路,所述第二区域102可以设置有模拟部分电路,所述第三区域103可以设置有数模模数转换部分电路。
本实施例中,通过在第一区域101设置有数字部分电路,第二区域102设置有模拟部分电路,第三区域103设置有数模模数转换部分电路,将数字部分电路与模拟部分电路实现了隔离,同时还减小了PCB所占的整体的空间。例如:根据数字部分电路中的器件的类型和数量计算出第一区域101的面积为249mm×114.5mm;根据模拟部分电路中的器件的类型和数量计算出第二区域102的面积为249mm×133mm;根据数模模数转换部分电路中包括的器件的类型和数量计算第三区域103的面积为249mm×45mm;则取第二区域的面积249mm×133mm为最终确定的第一区域101和第二区域102的面积,通过公式计算面积提升率为1-(249mm×133mm+249mm×45mm)÷(249mm×133mm+249mm×45mm+1249mm×114.5mm)=40%。而相应的,将第二区域102设置于第一区域101的正上方时,在垂直第一区域101和第二区域102的方向上,PCB增加的厚度可以相对于在水平方向面积提升率来说,可以忽略不计,从而整体上来说,PCB所占的空间减少。
可选的,所述第一区域101可以设置有第一模拟部分电路,所述第二区域102可以设置有第二模拟部分电路,所述第三区域103可以设置有数模模数转换部分电路与数字部分电路,所述数字部分电路与所述第一模拟部分电路之间可以设置有所述数模模数转换部分电路,所述数字部分电路与所述第二模拟部分电路之间可以设置有所述数模模数转换部分电路。
本实施例中,在第一区域101内可以设置有第一模拟部分电路,在第二区域102内可以设置有第二模拟部分电路,第三区域103内可以设置有数模模数转换部分电路与数字部分电路,通过上述设置,实现了模拟部分电路布线较长,且需将模拟部分电路划分为第一模拟部分电路和第二模拟部分电路的情况下的电路的隔离。
可选的,所述第一区域101设置有盲孔或埋孔,所述第二区域102设置有盲孔或埋孔,所述第三区域103设置有盲孔、埋孔或通孔。
其中,在第一区域101和第二区域102内均可以布置盲孔或者埋孔,用来布置第一区域101和第二区域102内各层之间的布线,各层之间的连接线均可以设置在上述盲孔或者埋孔内;第三区域103可以设置有盲孔、埋孔或通孔。需要说明的是,具体设置哪一种类型的孔,可以根据设计时布线的需要来进行设置,并不限定孔运用的具体场景。
另外,在第一区域101和第二区域102中,若经过计算,在不影响PCB的隔离干扰的性能的前提下,上述区域开设有通孔也是可以的,通孔内可以设置走线等。
本实施例中,通过在第一区域和第二区域设置有盲孔或埋孔,在第三区域设置有盲孔、埋孔或通孔,方便了在不同情况下,上述三个区域可以根据布线的需要进而设置不同类型的孔,更加方便上述区域内部的布线。
可选的,所述第一区域101可以设置有第一盲孔105,所述第一盲孔105的一端可以与所述第一区域101上表面垂直,所述第一盲孔105相对的另一端可以与所述地层104未相接;所述第二区域102可以设置有第二盲孔106,所述第二盲孔106的一端可以与所述第二区域102下表面垂直,所述第二盲孔106相对的另一端可以与所述地层104相接,所述第三区域103内可以设置有通孔107,所述通孔107可以分别与所述第三区域103的上表面和下表面垂直。
其中,第一区域101内设置有第一盲孔105,且第一盲孔105的一端与第一区域101上表面垂直,第一盲孔105相对的另一端与地层104垂直,但第一盲孔105相对的另一端未与地层104接触;第二区域102内设置有第二盲孔106,且第二盲孔106的一端与第二区域102下表面垂直,第二盲孔106相对的另一端与地层104垂直,但第二盲孔106相对的另一端未与地层104接触。通过上述设置,可以使得第一区域101内的各层之间的布线可以在第一盲孔105内完成,相应的,第二区域102内的各层之间的布线可以在第二盲孔106内完成。第一盲孔105相对的另一端未与地层104接触,以及第二盲孔106相对的另一端未与地层104接触,可以使得第一区域101内的电路与第二区域102内的电路之间形成的干扰不会将地层104作为辐射路径在垂直地层方向上传播,从而达到了对第一区域101和第二区域102内的电路隔离的效果。同理,在第三区域103内设置的通孔107可以使第三区域103内的各层之间布线在上述通孔107内完成。例如:第三区域103内的第一层和第三层之间的布线,可以直接在通孔107内完成连接。
本实施例中,通过上述设置,使得PCB的第一区域101、第二区域102和第三区域103内布线更加方便,同时也满足了隔离第一区域101内的电路和第二区域102内的电路的要求。当然,若是第一区域101和第二区域102内分别设置通孔,也能满足隔离第一区域101内的电路和第二区域102内的电路的要求,则在第一区域101和第二区域102内分别设置通孔也是可选的一种实施方式。
可选的,所述地层104的层数可以为K层,所述第一区域101内可以包含M层布线层,所述第二区域102内可以包含N层布线层,所述第三区域103内可以包含L层布线层,所述L可以等于所述M、所述K与所述N之和,所述L、所述M、所述K和所述N可以均为大于1的整数。
其中,地层104的层数可以设置为K层,可以使得第一区域101内的电路和第二区域102内的电路的隔离效果更好,需要说明的是,地层104的层数越多,其隔离效果也就越好。第二区域102内可以包含N层布线层,第三区域103内可以包含L层布线层,且N、L都是大于1的整数,通过在第二区域102和第三区域103内分别设置N、L层布线层,可以使得在第二区域102内、第三区域103内的电路布线空间更加宽阔,也还能避免电路之间的干扰。在第三区域103内包含L层布线层,且L等于M、K与N之和,上述设置是为了使加工更加方便,使得整个PCB的外形为一个标准的矩形,降低加工难度,当然,上述设置可以应用于在第三区域103内的电路实际所需布置的层数小于或等于第一区域101、第二区域102和地层104的层数之和的情况。
其中,大于1的整数可以指的是2、4、6、8等数值。
本实施例中,通过上述设置,可以使第一区域101、第二区域102和第三区域103内的电路布线时的空间更加宽阔,同时,地层104的多层设置可以使得第一区域101内的电路和第二区域102内的电路的隔离效果更好。
可选的,所述第一区域101内和所述第二区域102内可以均为每层布线层的一面设置有电路,所述第三区域103内可以为每层布线层的一面或者每层布线层的双面设置有电路。
其中,第一区域101内可以为每层布线层的一面设置有电路,每层布线层相对的另一面未设置有电路。上述设置是为了减小第一区域101内电路之间的干扰,同时将每层与每层之间的电路形成的干扰最小化。同理,第二区域102内的为每层布线层的一面设置有电路,也是因为上述原因,在此,不再赘述。而第三区域103内为每层布线层的一面或者每层布线层的双面设置有电路,因为本实施例中,最主要隔离的是第一区域101和第二区域102内的电路,所以针对第三区域103,可以是第三区域103内的每层布线层的一面或者双面设置有电路,这样,可以使得在第三区域103内的电路布置具有更多的选择性。
本实施例中,通过上述设置,使得在同一区域内的电路之间形成的干扰降到最低,而第三区域103内的电路设置则更具有更多的选择性。
可选的,所述地层104中可以包括金属。
本实施例中,在地层104中可以包含金属,可以使第一区域101和第二区域102中电路的干扰难以穿透地层104,从而可以让第一区域101和第二区域102的隔离效果更好,更能够满足PCB对于第一区域101和第二区域102的隔离度的要求,当然,需要说明的是,金属的具体类型在此不做限定。
可选的,所述地层104的层数可以为K层,所述第一区域101内可以包含M层布线层,所述第二区域102内可以包含N层布线层,所述第三区域103内可以包含L层布线层,所述L大于或者小于所述M、所述K与所述N之和,所述L、所述M、所述K和所述N可以均为大于1的整数。
本实施例中,第三区域103内的布线层的层数可以大于第一区域101、第二区域102和地层104的层数之和,也可以小于第一区域101、第二区域102和地层104的层数之和,在整个PCB的外形看起来,为一个不规则的矩形,通过上述设置,当第三区域103内的布线层的层数可以大于第一区域101、第二区域102和地层104的层数之和时,可以避免第一区域101、第二区域102和地层104的材料的浪费使用。例如:若第三区域103的层数为8层,而第一区域101、第二区域102和地层104的所需层数之和为6层,若为了保证整个PCB的完整性,将第一区域101、第二区域102和地层104的层数之和也设置为8层,导致第一区域101、第二区域102和地层104中会有两个层浪费,所以将第一区域101、第二区域102和地层104的层数设置为6层,则避免了相应的两个层的材料的浪费。同理,当第三区域103内的布线层的层数小于第一区域101、第二区域102和地层104的层数之和时,则可以避免第三区域103的材料浪费。
本发明实施例还提供一种电子设备,可以包括上述的PCB。
本实施例中,使用上述PCB的电子设备,可以减少PCB空间的使用率,从而相应的减少了整个电子设备的体积,使得电子设备的集成化程度更高。
以上所述是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明所述原理的前提下,还可以作出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (11)

1.一种印制电路板PCB,其特征在于,包括电路板本体,所述电路板本体分为第一区域、第二区域、第三区域和地层,所述第一区域位于所述第二区域的正上方,所述地层设置于所述第一区域与所述第二区域之间,所述第三区域位于所述第一区域和所述第二区域的一侧,所述第三区域分别与所述第一区域和所述第二区域相接。
2.根据权利要求1所述的PCB,其特征在于,所述第一区域设置有数字部分电路,所述第二区域设置有模拟部分电路,所述第三区域设置有数模模数转换部分电路。
3.根据权利要求1所述的PCB,其特征在于,所述第一区域设置有第一模拟部分电路,所述第二区域设置有第二模拟部分电路,所述第三区域设置有数模模数转换部分电路与数字部分电路,所述数字部分电路与所述第一模拟部分电路之间设置有所述数模模数转换部分电路,所述数字部分电路与所述第二模拟部分电路之间设置有所述数模模数转换部分电路。
4.根据权利要求1-3任一项所述的PCB,其特征在于,所述第一区域设置有盲孔或埋孔,所述第二区域设置有盲孔或埋孔,所述第三区域设置有盲孔、埋孔或通孔。
5.根据权利要求1-3任一项所述的PCB,其特征在于,所述第一区域设置有第一盲孔,所述第一盲孔的一端与所述第一区域上表面垂直,所述第一盲孔相对的另一端未到达所述地层;所述第二区域设置有第二盲孔,所述第二盲孔的一端与所述第二区域下表面垂直,所述第二盲孔相对的另一端未与所述地层相接,所述第三区域内设置有通孔,所述通孔分别与所述第三区域的上表面和下表面垂直。
6.根据权利要求5所述的PCB,其特征在于,所述地层的层数为K层,所述第一区域内包含M层布线层,所述第二区域内包含N层布线层,所述第三区域内包含L层布线层,所述L等于所述M、所述K与所述N之和,所述L、所述M、所述K和所述N均为大于1的整数。
7.根据权利要求6所述的PCB,其特征在于,所述第一区域内和所述第二区域内均为每层布线层的一面设置有电路,所述第三区域内为每层布线层的一面或者每层布线层的双面设置有电路。
8.根据权利要求7所述的PCB,其特征在于,所述第一区域和所述第二区域的横截面面积相同。
9.根据权利要求1-3任一项所述的PCB,其特征在于,所述地层中包括金属。
10.根据权利要求5所述的PCB,其特征在于,所述地层的层数为K层,所述第一区域内包含M层布线层,所述第二区域内包含N层布线层,所述第三区域内包含L层布线层,所述L大于或者小于所述M、所述K与所述N之和,所述L、所述M、所述K和所述N均为大于1的整数。
11.一种电子设备,其特征在于,包括权利要求1-10任一项所述的PCB。
CN201710734005.0A 2017-08-24 2017-08-24 一种pcb和电子设备 Active CN109429421B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710734005.0A CN109429421B (zh) 2017-08-24 2017-08-24 一种pcb和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710734005.0A CN109429421B (zh) 2017-08-24 2017-08-24 一种pcb和电子设备

Publications (2)

Publication Number Publication Date
CN109429421A true CN109429421A (zh) 2019-03-05
CN109429421B CN109429421B (zh) 2023-01-20

Family

ID=65501026

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710734005.0A Active CN109429421B (zh) 2017-08-24 2017-08-24 一种pcb和电子设备

Country Status (1)

Country Link
CN (1) CN109429421B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006013783A (ja) * 2004-06-24 2006-01-12 Matsushita Electric Ind Co Ltd カメラ付き通信端末
JP2008016776A (ja) * 2006-07-10 2008-01-24 Shinko Electric Ind Co Ltd 電子部品
JP2010135367A (ja) * 2008-12-02 2010-06-17 Sharp Corp 多層基板を用いた回路装置
CN101754574A (zh) * 2008-12-02 2010-06-23 三洋电机株式会社 多层印刷布线基板
RU2489728C1 (ru) * 2012-05-12 2013-08-10 Открытое акционерное общество "Российский институт радионавигации и времени" Модуль приемника сигналов глобальных навигационных спутниковых систем

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006013783A (ja) * 2004-06-24 2006-01-12 Matsushita Electric Ind Co Ltd カメラ付き通信端末
JP2008016776A (ja) * 2006-07-10 2008-01-24 Shinko Electric Ind Co Ltd 電子部品
JP2010135367A (ja) * 2008-12-02 2010-06-17 Sharp Corp 多層基板を用いた回路装置
CN101754574A (zh) * 2008-12-02 2010-06-23 三洋电机株式会社 多层印刷布线基板
RU2489728C1 (ru) * 2012-05-12 2013-08-10 Открытое акционерное общество "Российский институт радионавигации и времени" Модуль приемника сигналов глобальных навигационных спутниковых систем

Also Published As

Publication number Publication date
CN109429421B (zh) 2023-01-20

Similar Documents

Publication Publication Date Title
WO2020092334A3 (en) Flexible hybrid interconnect circuits
CN203386198U (zh) 电容式触控面板
CN104244574A (zh) Pcb信号布线结构及电子产品接口
CN104063108A (zh) 基于单层金属网格的互电容多点触控电极结构
CN103176678A (zh) 导电网格搭桥结构及其制作方法
CN203912330U (zh) Pcb板及电子装置
CN109429421A (zh) 一种pcb和电子设备
CN104981113B (zh) 电路板金手指的加工方法和金手指电路板
CN107820385B (zh) 一种桥接件、屏蔽结构及显示装置
TW201440309A (zh) 帶線中之串音消除
CN204014409U (zh) 一种新型避免短路导电布
CN103680683A (zh) 一种导电海绵
CN202738251U (zh) 一种抑制电磁干扰的印刷电路板
CN205543716U (zh) 具有电缆线放置槽板的配电柜安装板
TW200522818A (en) Multi-layer substrate structure for reducing layout area
CN104981115B (zh) 电路板金手指的加工方法和金手指电路板
CN204302933U (zh) 具有缓冲层的触控面板
CN203407070U (zh) 薄芯板压板结构
CN103458654B (zh) 提供加热散热以维持电子元件工作温度的多层电路板架构
CN204425784U (zh) 一种柔性印刷电路板及触控前盖
CN204595802U (zh) 触摸屏用感应组件
CN206775819U (zh) 一种印刷电路板
CN209283572U (zh) 背铝式双向多层线路板
CN204090276U (zh) 具有边缘防护结构的pcb板
CN205378338U (zh) 一种防电磁干扰印刷线路板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant