CN109428690A - 以太网络的连线方法及以太网络装置 - Google Patents

以太网络的连线方法及以太网络装置 Download PDF

Info

Publication number
CN109428690A
CN109428690A CN201710785400.1A CN201710785400A CN109428690A CN 109428690 A CN109428690 A CN 109428690A CN 201710785400 A CN201710785400 A CN 201710785400A CN 109428690 A CN109428690 A CN 109428690A
Authority
CN
China
Prior art keywords
ethernet device
connection mode
package
ethernet
cable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710785400.1A
Other languages
English (en)
Other versions
CN109428690B (zh
Inventor
朱建银
蔡佳佳
刘博伟
吴昌琏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201710785400.1A priority Critical patent/CN109428690B/zh
Priority to TW106132581A priority patent/TWI650967B/zh
Priority to US16/117,444 priority patent/US10756760B2/en
Publication of CN109428690A publication Critical patent/CN109428690A/zh
Application granted granted Critical
Publication of CN109428690B publication Critical patent/CN109428690B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/356—Unequal error protection [UEP]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H03M13/091—Parallel or block-wise CRC computation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/06—Management of faults, events, alarms or notifications
    • H04L41/0654—Management of faults, events, alarms or notifications using network fault recovery
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618—Shortening and extension of codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0006—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format
    • H04L1/0007—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format by modifying the frame length
    • H04L1/0008—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format by modifying the frame length by supplementing frame payload, e.g. with padding bits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本公开提供一种以太网络的连线方法及以太网络装置。所述连线方法及以太网络装置，可应用于当网线无法使用完整四对双绞线时，调降为仅使用一对或两对双绞线进行数据传送，并加入错误更正码以减少冗余频宽。

Description

以太网络的连线方法及以太网络装置
技术领域
本发明涉及一种有线网络连线方法及其网络装置，且特别是一种以太网络(Ethernet)的连线方法及其以太网络装置。
背景技术
一般而言，以太网络是通过双绞线(twist pair)来建立起连线。在1000Base-T的标准规范下，以太网络是通过四对双绞线，才可正常运行。举例来说，请参阅图1，图1是现有1000Base-T标准规范下的以太网络连线方法的示意图。以太网络1包括网线11及通过该网线11相连接的两以太网络装置13a、13b，且该网线11中的每一对双绞线11a～11d的数据传输速率即为250Mbps，因此该四对双绞线11a～11d的传输速率共合计便为1Gbps。然而，由于在传统10Base-T或100Base-T的标准规范下，该以太网络1仅需要用到其中的任两对双绞线，就可正常运行，所以在早期电信业者提供的既有布线中，通常只有两对双绞线能够传送数据。
因此，当使用者欲使用支援传输速率为1Gbps以上的以太网络装置，来通过该既有布线与另一端亦支援传输速率为1Gbps以上的以太网络装置进行连线时，由于该既有布线中少了额外的两对双绞线，不符合1000Base-T的标准规范，所以造成此两以太网络装置虽然具有支援传输速率为1Gbps以上的能力，但却因为受限于能使用的双绞线数不足，而无法连线或被迫降为100Base-T/10Base-T的标准来传送数据，致使此两以太网络装置的效能因而受到影响。
发明内容
因此，本发明的一目的，在于提供一种以太网络的连线方法及其以太网络装置。所述连线方法及以太网络装置，可应用于当一网线中仅有一对或两对双绞线能够传送数据时，提供一种连线机制，以避免无法连线或被迫降为100Base-T/10Base-T的标准来传送数据。
本发明实施例提供一种以太网络的连线方法，适用于具有一实体层和一媒体存取控制层的一以太网络装置中，该连线方法包括：设定该以太网络装置操作于一第一连线模式或一第二连线模式。其中，第一连线模式使用一网线上的四对双绞线，且第二连线模式则仅使用该网线上的一对或两对双绞线，并且当该以太网络装置操作于第二连线模式时，加入一错误更正码(error correcting code，ECC)机制至该以太网络装置的媒体存取控制层与实体层之间。
本发明实施例提供一种以太网络装置。所述以太网络装置通过一网线与一远端网络装置进行连线，且其包含一第一收发器、一第二收发器及一控制器。第一收发器耦接于该网线上的一第一对双绞线，且第二收发器则耦接于该网线上的一第二对双绞线。控制器用以设定该以太网络装置操作于一第一连线模式或一第二连线模式。其中，第一连线模式使用该网线上的四对双绞线，且第二连线模式则仅使用该网线上的该第一对双绞线及/或该第二对双绞线，并且当该以太网络装置操作于第二连线模式时，加入一错误更正码机制至该以太网络装置的媒体存取控制层与实体层之间。
为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，但是这些说明与附图说明书附图仅是用来说明本发明，而非对本发明的权利要求作任何的限制。
附图说明
图1是现有1000Base-T标准规范下的以太网络连线方法的示意图。
图2A是本发明一实施例所提供的以太网络的连线方法的流程示意图。
图2B是图2A的以太网络的连线方法中所设定以太网络装置操作于第一或第二连线模式的一流程示意图。
图3是本发明一实施例所提供的以太网络装置的功能方块示意图。
图4是图3的以太网络装置所映射至开放系统互联(open systeminterconnection，OSI)参考模型的示意图。
图5A是图4的错误更正码编码器于一优选实施例下所执行编码运算的示意图。
图5B是图4的错误更正码解码器于一优选实施例下所执行解码运算的示意图。
图6是图3的以太网络装置于另一优选实施例下所映射至OSI参考模型的示意图。
附图标记说明：
1、3：以太网络
11、31：网线
11a～11d、31a～31b：双绞线
13a、13b、33a、33b：以太网络装置
RX：接收单元
TX：传送单元
HC：混合电路
331a、331b：第一收发器
333a、333b：第二收发器
335a、335b：数字信号处理器
337a、337b：控制器
339a：线检测电路
S200～S220：流程步骤
341a、341b：实体层(PHY)
343a、343b：媒体存取控制层(MAC)
345a、345b：错误更正码编码器
347a、347b：错误更正码解码器
P1：第一封包
P2：第二封包
P3：第三封包
P4：第四封包
S1：第一序列
S2：第二序列
601：第一FIFO缓冲器
603：第二FIFO缓冲器
具体实施方式
在下文中，将通过附图说明本发明的各种实施例来详细描述本发明。然而，本发明概念可能以许多不同形式来体现，且不应解释为限于本文中所阐述的例示性实施例。此外，在附图中相同参考数字可用以表示类似的元件。
首先，请一并参阅到图2A及图3，图2A是本发明一实施例所提供的以太网络的连线方法的流程示意图，而图3是本发明实施例所提供的以太网络装置的功能方块示意图。其中，图2A的以太网络的连线方法是可以适用于图3的以太网络装置33a、33b中，但本发明并不限制图2A的以太网络的连线方法仅能够适用于图3的以太网络装置33a、33b中。另外，图3的以太网络装置33a、33b也仅只是所述以太网络的连线方法的其中一种实现方式，其并非用以限制本发明。
在本实施例中，以太网络3包括一网线31以及通过该网线31相连接的两以太网络装置33a、33b。在正常的情况下，以太网络的网线应包含四对双绞线，但相较于图1的网线11，图3的网线31则仅示出的两对双绞线31a～31b。因此，应当理解的是，本发明实施例所提供的以太网络的连线方法及其以太网络装置，可以适用在某些早期电信业者所提供仅有两对双绞线的布线中，或是适用在一些特殊情况，例如网线中的双绞线存在瑕疵，使得原有四对双绞线的网线仅有一对或两对双绞线能够传送数据。除此之外，于实务中，以太网络装置33a即例如为本地端的一主动(master)网络装置(例如，Switch)，而以太网络装置33b则例如为远端的一从动(slave)网络装置(例如，NIC)，但本发明皆并不以此为限。
为了方便以下说明，下述将以以太网络装置33a的例子来进行说明。另外，以太网络装置33b中部分与以太网络装置33a相同或相似的元件以相同或相似的图号标示，故于此便不再多加赘述。
如图3所示，以太网络装置33a包括至少两组分别由一接收单元RX和一传送单元TX所组成的收发器(例如，图3中的第一及第二收发器331a、333a)、一数字信号处理器(digital signal processor，DSP)335a、一控制器337a，以及与每一组收发器相耦接的混合电路(hybrid)HC。其中，第一收发器331a便通过其混合电路HC来耦接于网线31上的一第一对双绞线(例如，双绞线31a)，且第二收发器333a则亦通过其混合电路HC来耦接于网线31上的一第二对双绞线(例如，双绞线31b)。
另外，数字信号处理器335a用来与第一及第二收发器331a、333a中的接收单元RX及传送单元TX相连接，并且处理自所述接收单元RX所接收到的数据(未示出的)，以及处理自所述传送单元TX所要送出的数据(未示出的)。然而，由于第一收发器331a、第二收发器333a、数字信号处理器335a及混合电路HC的运行原理为本技术领域中技术人员所熟知，因此有关上述各元件的细节内容于此就不再多加赘述。
在本实施例中，控制器337a则用来设定以太网络装置33a操作于一第一连线模式或一第二连线模式。其中，第一连线模式是使用网线31上的四对双绞线，且第二连线模式则仅使用网线31上的一对或两对双绞线。本发明并不限制控制器337a所能设定的最初连线模式必须是第一连线模式。换言之，本技术领域中技术人员应可依据实际需求或应用来自行决定以太网络装置33a使用第一或第二连线模式来做为初始的连线模式。于是，在图2A的连线方法中，步骤S200即可指的是设定以太网络装置33a操作于第一连线模式或第二连线模式。
然而，由于实务上网线31所能使用的双绞线数目预先假设为未知，且现有1000Base-T标准规范下的连线方法便是须使用了四对双绞线，因此当以太网络装置33a要开始与以太网络装置33b建立连线时，以太网络装置33a、33b通常是会先经过两对双绞线来进行自动协商(Auto-negotiation)机制以交换彼此的连线能力，然后以太网络装置33a的控制器337a便可会是优先设定以太网络装置33a操作于第一连线模式。接着，如图3所示，因为网线31所能实际使用的双绞线数目却只有两对(亦即，双绞线31a及31b)，所以在第一连线模式下，控制器337a更可依据一连线状况来决定是否重新设定以太网络装置33a，使以太网络33a操作于第二连线模式。
需说明的是，在本实施例中，所述连线状况即可例如是以太网络装置33a尝试连线失败的一次数，但本发明并不以此为限制。因此，应当理解的是，当以太网络装置33a尝试连线失败的次数大于一预定次数时，例如3次或4次，控制器337a便能决定重新设定以太网络装置33a，使以太网络装置33a操作于第二连线模式。
另外，以下将针对本发明是如何知道两以太网络装置33a、33b双方的连线能力的细节作进一步地介绍。举例来说，在其中一种应用中，当以太网络装置33a要开始与以太网络装置33b建立连线前，以太网络装置33a的控制器337a会来先控制第一及第二收发器331a、333a进行一自动协商(Auto Negotiation)机制，以确认以太网络装置33a、33b双方的连线能力。在本实施例中，自动协商机制的一种优选做法就是通过网线31上的两对双绞线31a～31b互传一连线脉波(link pulse)，以确认以太网络装置33a、33b双方的连线能力。例如，藉用现有的N-way技术，两以太网络装置33a、33b便能来获得到彼此的连线能力。上述所获得到以太网络装置33a、33b双方的连线能力的具体实现方式在此仅只是举例，其并非用以限制本发明。
由于第一连线模式使用了网线31上的四对双绞线，因此假设当两以太网络装置33a、33b双方的连线能力为皆具有支援2.5GBase-T标准的情况下，第一连线模式的传输速率即可例如为2.5Gbps，但本发明并不以此为限制。接着，以下将再针对本发明的控制器337a是如何来决定第二连线模式为使用网线31上的一对或两对双绞线的细节作进一步地介绍。值得一提的是，下述所采用的实行细节在此也仅只是举例，其亦非用以限制本发明。
在其中一种应用中，当以太网络装置33a的控制器337a要决定重新设定以太网络装置33a操作于第二连线模式时，控制器337a可先控制第一及第二收发器331a、333a进行一线路检测机制，以决定第二连线模式为使用网线31上的一对或两对双绞线。在本实施例中，线路检测机制的一种优选做法是利用连接至其每一接收单元Rx上的线检测电路339a，来发送一检测信号(未示出的)出去，并且检测各对双绞线31i(亦即，i为a或b)上是否有信号反射回来。若有信号反射回来，则表示信号无法通过该对双绞线31i传送出去，因而判定该对双绞线31i是断线或是在无法正常连线的状态。
又或者是，从以太网络装置33b的控制器337b则会检测是否收到来自各对双绞线31i的信号，若没有收到来自该对双绞线31i的信号，则可判定该对双绞线31i是断线或是在无法正常连线的状态。通过上述的线路检测机制，两以太网络装置33a、33b的控制器337a、337b便能获知该网线31中所能实际使用的对线数目。仔细地说，虽然网线31中已能提供出既有的两对双绞线31a、31b，但可能因为操作不当或品质不良等因素，而导致任其中一对双绞线的损坏，并且使得该对双绞线却无法进行正常的连线工作。
因此，当上述线路检测机制的结果判定两对双绞线31a、31b皆能进行正常的连线工作时，操作于第二连线模式下的两以太网络装置33a、33b双方即可协议出用以皆通过该两对双绞线31a、31b来建立连线，并且使得该两对双绞线31a、31b的数据传输速率则分别为625Mbps，以满足第二连线模式的传输速率共合计为1.25Gbps。
类似地，当上述线路检测机制的结果判定仅一对双绞线31i能进行正常的连线工作时，所操作于第二连线模式下的两以太网络装置33a、33b双方则可协议出用以仅通过该对双绞线31i来建立连线，并且使得该对双绞线31i的数据传输速率则为1250Mbps，以不致于完全无法连线。同理，即使是在网线31中的两对双绞线31a、31b皆能进行正常连线的情况下，所操作于第二连线模式下的两以太网络装置33a、33b双方将仍可只协议出用以通过网线31中的一对双绞线31i来建立连线，以节省对于另一对双绞线的使用。
也就是说，请一并参阅图2B，针对图2A中的步骤S200所设定以太网络装置33a操作于第一或第二连线模式的实行细节即可包含为如下步骤。首先，在步骤S210中，设定以太网络装置33a操作于第一连线模式。接着，在步骤S220中，于此第一连线模式下，依据一连线状况来决定是否重新设定以太网络装置33a，使以太网络装置33a操作于第二连线模式。
此外，依据另一实施例，图2A中的步骤S200亦可由软件或固件，直接在初始模式下将以太网络装置33a设定为第二连线模式，以节省整体的设定时间。由于以太网络装置33a与33b间的连线模式，其设定方法有诸多实施例，故在此不另赘述。
因此，根据以上内容的教示，本技术领域中技术人员应可理解到，本实施例的主要构思构思之一便是在于，可应用于当网线无法使用完整四对双绞线时，调降为仅使用一对或两对双绞线的第二连线模式来进行数据传送。然而，由于上述第二连线模式的数据传输速率即可例如为1.25Gbps，因此相较于现有技术是必须通过四对线，才可达到传输速率为1Gbps以上的连线能力，本发明则是可直接利用具有两对线的既有布线，就能达到传输速率为1Gbps以上的连线能力，并借此解决了现有技术因受限于对线数不足，而只能被迫调降为较低传输速率10M或100M或甚至完全无法连线的问题。
另一方面，通过上述操作，原本既有布线所只能达到10M/100M/500M的频宽，现在却可升级至1000M以上，因此本发明亦有效地提高了使用频宽。除此之外，当在该两以太网络装置33a、33b仍操作于第二连线模式时，若图3的网线31则改成包含具有四对双绞线的正常情况下，由于该第二连线模式中所未能够使用到的其他两对双绞线，还可以分配给其他所相似于该两以太网络装置33a、33b的另两以太网络装置所使用，因此本发明更可提供出两路1000M以上的频宽，以进而实现满足一些特殊需求的应用。
另一方面，对于操作在传输速率为1.25Gbps(亦即，第二连线模式)的以太网络装置33a而言，其实体层(physical layer，PHY)的实体编码子层(physical codingsublayer，PCS)与媒体存取控制层(medium access control layer，MAC)之间的界面接口(例如，XGMII)的传输速率则亦为1.25Gbps，但由于MAC的工作速率只有1Gbps，所以该PHY上便存在着有0.25Gbps的冗余频宽。换句话说，当来自MAC的一封包(packet)要送到PCS之前，该封包则需要额外地插入0.25Gbps的冗余数据，以满足速率从1Gbps变为1.25Gbps，而当来自PCS的封包要送到MAC之前，该封包则需要额外地剔除掉0.25Gbps的冗余数据，以满足速率从1.25Gbps变为1Gbps。
在该情况下，MAC与PHY之间可能浪费了0.25Gbps的频宽。因此，本发明的另一目的，在于提供一种用于PHY和MAC间的封包改良技术。所述封包改良技术，可应用于当以太网络装置33a操作在前述第二连线模式时，加入一错误更正码机制至该PHY及该MAC之间，以改善上述冗余频宽浪费的问题。仔细地说，请一并参阅到图4，图4是图3的以太网络装置所映射至开放系统互联(open system interconnection，OSI)参考模型的示意图。其中，由于OSI参考模型即为本技术领域中技术人员所现有，因此有关OSI参考模型中的PHY 341a、341b及MAC 343a、343b的细节内容，于此就不再多加赘述。
为了方便以下说明，下述也仅以以太网络装置33a的例子来进行说明。另外，以太网络装置33b中部分与以太网络装置33a相同或相似的元件以相同或相似的图号标示，故于此便不再多加赘述。如图4所示，以太网络装置33a还包括一错误更正码编码器(ECCencoder)345a，耦接于其MAC343a与PHY 341a之间，且该错误更正码编码器345a用以对MAC343a输出的一第一封包P1进行编码，以产生一第二封包P2至PHY 341a。类似地，以太网络装置33a也还包括一错误更正码解码器(ECC decoder)347a，同样耦接于其MAC 343a与PHY341a之间，且该错误更正码解码器347a则用以对PHY 341a输出的一第三封包P3进行解码，以产生一第四封包P4至MAC 343a。
举例来说，假设当来自MAC 343a的一个四位元组(byte)的封包(亦即，第一封包P1)要送到PHY 341a的PCS前，错误更正码编码器345a便会将该四位元组的封包，编码成一个五位元组的封包(亦即，第二封包P2)，以满足速率从1Gbps提升至1.25Gbps；相反地，当来自PHY 341a的一个五位元组的封包(亦即，第三封包P3)要送到MAC 343a之前，错误更正码解码器347a便会将该五位元组的封包，解码成一个四位元组的封包(亦即，第四封包P4)，以满足速率从1.25Gbps降为至1Gbps。
根据以上内容的教示，本技术领域中技术人员应可理解到，本实施例的主要构思构思之一便是在于，可通过加入错误更正码至这些冗余频宽中，以使得这些冗余频宽不致于被浪费掉，并且因为所述错误更正码编码器345a及错误更正码解码器347a也可同样用在以太网络装置33b中，所以本发明还能够实现两以太网络装置33a、33b双方MAC 343a、343b间的检测纠错能力，以有效降低传输通道的误码率，并且进而提升两以太网络装置33a、33b的工作效能(performance)。
进一步来说，在其中一种应用中，所述错误更正码即可例如为BCH码。于是，错误更正码编码器345a执行以一BCH(n，k)码为基础的编码运算，且错误更正码解码器347a则执行以该BCH(n，k)码为基础的解码运算。其中，n即表示为经编码后(或未经解码前)的封包位元数，而k则表示为未经编码前(或经解码后)的封包位元数。然而，由于以BCH(n，k)码为基础的编码运算或解码运算皆为本技术领域中技术人员所现有，因此有关于其细节内容于此就不多加赘述。
需要说明的是，根据现有技术可知，来自于PHY 341a的封包位元数与来自于MAC343a的封包位元数，皆并不能够相对等同于上述参数n及k的值。因此，本发明实施例还必须额外使用一缩短码长的机制来实现以BCH(n，k)码为基础的编码运算或解码运算。更仔细地说，请一并参阅到图5A及图5B，图5A及图5B是将分别用以来解释图4的错误更正码编码器及错误更正码解码器于一优选实施例下所执行编解码运算的示意图。值得注意的是，图5A及图5B的实现方式在此皆仅只是举例，其并非用以限制本发明。另外，图5A及图5B中部分与图4相同的元件以相同的图号标示，故于此便不再多加详述其细节。
于图5A的实施例中，错误更正码编码器345a先对第一封包P1的最高位元进行补零，以产生具有k个位元的第一封包P1，并且将具有k个位元的第一封包P1经执行以BCH(n，k)码为基础的编码运算后，编码成具有n个位元的一第一序列S1。接着，错误更正码编码器345a对具有n个位元的该第一序列S1的最高位元进行剔除，以产生具有α个位元的第二封包P2。
于图5B的实施例中，错误更正码解码器347a则先对第三封包P3的最高位元进行补零，以产生具有n个位元的第三封包P3，并且将具有n个位元的第三封包P3经执行以BCH(n，k)码为基础的解码运算后，解码成具有k个位元的一第二序列S2。接着，错误更正码解码器347a对具有k个位元的第二序列S2的最高位元进行剔除，以产生具有β个位元的第四封包P4。
应当理解的是，上述参数α及β即分别代表为所实际要输入至PHY341a及MAC 343a的封包位元数，但本发明并不限制其α及β的具体参数值。举例来说，假设当MAC 343a的一四位元组封包要送到PHY 341a的PCS时(亦即，MAC 343a所输出的原始第一封包P1为具有32个位元，例如P1(32)＝[b1,b2,…,b31,b32])，且在错误更正码编码器345a则执行以BCH(63，57)码为基础的编码运算(亦即，n为63，且k为57)情况下，该错误更正码编码器345a便会先对该原始第一封包P1(32)新添加25个最高位元的零，以形成具有57个位元的第一封包P1(57)(例如，P1(57)＝[01,02,…,024,025,b1,b2,…,b31,b32])。
接着，该错误更正码编码器345a便才能对具有57个位元的该第一封包P1(57)执行以BCH(63，57)码为基础的编码运算，以产生出具有63个位元的第一序列S1(63)。根据BCH(63，57)码的编解码原理可知，该第一序列S1(63)中的最高25个位元必然皆为零。因此，该错误更正码编码器345a后续便能直接将该第一序列S1(63)中的前23个最高位元再剔除掉，以形成仅具有40个位元(亦即，五位元组)的第一序列S1(40)作为传输至PHY 341a的第二封包P2，以满足速率从1Gbps提升至1.25Gbps。换言之，对于上述例子而言，参数α即为40。
另一方面，假设当PHY 341a的一五位元组的封包要送到MAC 343a时(亦即，PHY341a所输出的原始第三封包P3为具有40个位元，例如P3(40)＝[b1,b2,…,b39,b40])，且在错误更正码解码器347a则执行以BCH(63，57)码为基础的解码运算情况下，该错误更正码解码器347a便会先对该原始第三封包P3(40)新添加23个最高位元的零，以形成具有63个位元的第三封包P3(63)(例如，P3(63)＝[01,02,…,022,023,b1,b2,…,b39,b40])。
接着，该错误更正码解码器347a便才能对具有63个位元的该第三封包P3(63)执行以BCH(63，57)码为基础的解码运算，以产生出具有57个位元的第二序列S2(57)。同理，根据BCH(63，57)码的编解码原理，该错误更正码解码器347a后续便能直接将该第二序列S2(57)中的前25个最高位元再剔除掉，以形成仅具有32个位元(亦即，四位元组)的第二序列S2(32)作为传输至MAC 343a的第四封包P4，以满足速率从1.25Gbps降为至1Gbps。换言之，对于上述例子而言，参数β则为32。
需要再次说明的是，上述所采用的具体方式在此皆仅只是举例，其并非用以限制本发明，故本技术领域中技术人员应可依据实际需求或应用来进行相关设计。另外，由于BCH(63，57)码的纠错特性，因此本实施例便能以实现每四位元组的数据封包就有1位元的纠错能力。然而，为了更有效提升所谓的纠错能力，本技术领域中技术人员应可理解到，本发明实施例的错误更正码编码器345a及错误更正码解码器347a还能执行以更大码长为基础的BCH码编解码运算。举例来说，假设当错误更正码编码器345a及错误更正码解码器347a则执行以BCH(127，113)码为基础的编解码运算时，所述实施例便能改以实现每八位元组的数据就有2位元的纠错能力。
举例来说，当MAC 343a的一八位元组封包(亦即，64个位元)要送到PHY 341a的PCS时，错误更正码编码器345a便会先将该64个位元的封包补足成具有113个位元后，再继续执行以BCH(127，113)码为基础的编码运算，以产生出具有127个位元的封包，并从该127个位元中剔除掉若干个零位元，以形成仅具有80个位元(亦即，十位元组)的封包，借此满足速率从1Gbps提升至1.25Gbps。
类似地，当PHY 341a的一十位元组的封包要送到MAC 343a时，错误更正码解码器347a则会先将该80个位元的封包补足成具有127个位元后，再继续执行以BCH(127，113)码为基础的解码运算，以产生出具有113个位元的封包，并从该113个位元中剔除掉若干个零位元，以形成仅具有64个位的封包，借此满足速率从1.25Gbps降为至1Gbps。总而言之，上述实行细节则相似于前述实施例，故于此便不再多加赘述。
另一方面，由于在PHY 341a与MAC 343a之间所传递的封包还必需遵守界面接口(例如，XGMII)的规范限制，因此该封包主要可能包含有前导码(preamble)、帧开始符(SFD)、酬载(payload)及冗余校验(CRC)等。其中，前导码及SFD是用来作为该封包的开头，但为了有助于接收端成功到出该封包的开头，因此前导码通常是不进行编解码的。也就是说，错误更正码编码器345a是可以从来自MAC 343a的封包的SFD开始，以每四位元组的数据为一单位去进行图5A的流程。相反地，该错误更正码解码器347a则是从来自PHY 341a的封包的SFD开始，以每五位元组的数据为一单位去进行图5B的流程。
因此，应当理解的是，上述MAC 343a与PHY 341a之间的速率即可视作为4：5的关系。然而，由于来自MAC 343a的封包与来自PHY 341a的封包，可能在前导码及封包尾端(packet end)上采用并不完全相同的结构设计，因此错误更正码编码器345a及错误更正码解码器347a容易发生对该封包尾端不足以四位元组或五位元组为一单位的情形，以致于造成MAC343a与PHY 341a之间的速率却无法维持在4：5的关系。对此，请参阅图6，图6是图3的以太网络装置于另一优选实施例下所映射至OSI参考模型的示意图。其中，为了方便以下说明，图6就仅以以太网络装置33a的例子来进行说明。
显然地，相较于图4的实施例，图6的以太网络装置33a还包括一第一先进先出(first in first out，FIFO)缓冲器601及一第二FIFO缓冲器603。其中，第一FIFO缓冲器601耦接于MAC 343a与错误更正码编码器345a之间，而第二FIFO缓冲器603则耦接于PHY341a与错误更正码解码器347a之间。
仔细地说，以太网络装置33a是可先利用第一FIFO缓冲器601，储存来自MAC 343a的第一封包P1，并且当在第一FIFO缓冲器601所储存的第一封包P1满足具有β个位元时，以太网络装置33a才会利用该错误更正码编码器345a来对第一封包P1进行编码，而当第一FIFO缓冲器601中所储存的第一封包P1并无法满足具有β个位元时，以太网络装置33a则会先对于第一FIFO缓冲器601中所储存的第一封包P1的最低位元进行补零，以产生出具有β个位元的第一封包P1后，才再利用该错误更正码编码器345a来对第一封包P1进行编码。
类似地，以太网络装置33a则是可先利用第二FIFO缓冲器603，储存来自PHY 341a的第三封包P3，并且当在第二FIFO缓冲器603中所储存的第三封包P3满足具有α个位元时，以太网络装置33a才会利用该错误更正码解码器347a来对第三封包P3进行解码，而当第二FIFO缓冲器603中所储存的第三封包P3并无法满足具有α个位元时，以太网络装置33a则会先对于第二FIFO缓冲器603中所储存的第三封包P3的最低位元进行补零，以产生出具有α个位元的第三封包P3后，才再利用该错误更正码解码器347a来对第三封包P3进行解码。
于是，若仍以前述四位元组及五位元组的封包例子来作说明的话，当以太网络装置33a发现第一FIFO缓冲器601中所储存的第一封包P1尾端不足以四位元组为一单位时，以太网络装置33a便会先将第一FIFO缓冲器601中所储存的该第一封包P1尾端添加若干个零位元，以补足成四位元组后，才再开始输入至错误更正码编码器345a，以进行图5A的流程。
类似地，当以太网络装置33a发现第二FIFO缓冲器603中所储存的第三封包P3尾端不足以五位元组为一单位时，以太网络装置33a便会先将第二FIFO缓冲器603中所储存的第三封包P3尾端添加若干个零位元，以补足成五位元组后，才再开始输入至错误更正码解码器347a，以进行图5B的流程。
然而，由于错误更正码编码器345a及错误更正码解码器347a进行图5A及图5B的流程如上已有概述，因此有关于其细节内容于此就不再多加赘述。总而言之，本发明实施例还可以是更额外地提供出一种缓冲机制，以通过通过调整缓冲器中所储存的封包尾端的长度，来进而使得实现MAC343与PHY 341a之间的速率维持在4：5的关系。
综上所述，本发明实施例所提供的以太网络的连线方法及其以太网络装置，可应用于当一网线中仅有一对或两对双绞线能够传送数据时，提供一种连线模式，以避免无法连线或被迫降为100Base-T/10Base-T的标准来传送数据。除此之外，所述连线方法及以太网络装置，还可以是当在操作前述连线模式时，加入一错误更正码机制至PHY及MAC之间，以改善冗余频宽浪费的问题。
以上所述仅为本发明的实施例，其并非用以局限本发明的权利要求。

Claims (10)

1.一种以太网络的连线方法，适用于具有一媒体存取控制层与一实体层的一以太网络装置中，该连线方法包括：
设定该以太网络装置操作于一第一连线模式或一第二连线模式，其中该第一连线模式使用一网线上的四对双绞线，且该第二连线模式则仅使用该网线上的一对或两对双绞线，并且当该以太网络装置操作于该第二连线模式时，加入一错误更正码ECC机制至该媒体存取控制层与该实体层之间。
2.如权利要求1所述的连线方法，其中在设定该以太网络装置操作于该第一连线模式或该第二连线模式的步骤中，还包括：
设定该以太网络装置操作于该第一连线模式；以及
于该第一连线模式下，依据一连线状况来决定是否重新设定该以太网络装置，使该以太网络操作于该第二连线模式。
3.如权利要求2所述的连线方法，其中该连线状况为该以太网络装置尝试连线失败的次数，并且当该以太网络装置尝试连线失败的该次数大于一预定次数时，则决定重新设定该以太网络装置，使该以太网络装置操作于该第二连线模式。
4.如权利要求1所述的连线方法，其中该以太网络装置还包括一错误更正码编码器，耦接于该媒体存取控制层与该实体层之间，且该错误更正码编码器用以对该媒体存取控制层输出的一第一封包进行编码，以产生一第二封包至该实体层。
5.如权利要求4所述的连线方法，其中该错误更正码编码器执行以一BCH(n，k)码为基础的一编码运算。
6.如权利要求5所述的连线方法，其中该编码运算还包括：
对该第一封包的最高位元进行补零，以产生具有k个位元的该第一封包，并且将具有k个位元的该第一封包经执行以该BCH(n，k)码为基础的该编码运算后，编码成具有n个位元的一第一序列；以及
对具有n个位元的该第一序列的最高位元进行剔除，以产生具有α个位元的该第二封包。
7.一种以太网络装置，通过一网线与一远端网络装置进行连线，该以太网络装置包含：
一第一收发器，耦接于该网线上的一第一对双绞线；
一第二收发器，耦接于该网线上的一第二对双绞线；以及
一控制器，用以设定该以太网络装置操作于一第一连线模式或一第二连线模式，其中该第一连线模式使用该网线上的四对双绞线，且该第二连线模式则仅使用该网线上的该第一对双绞线及/或该第二对双绞线，并且当该以太网络装置操作于该第二连线模式时，加入一错误更正码机制至该以太网络装置的一媒体存取控制层与一实体层之间。
8.如权利要求7所述的以太网络装置，其中该控制器执行以下步骤来设定该以太网络装置操作于该第一连线模式或该第二连线模式：
设定该以太网络装置操作于该第一连线模式；以及
于该第一连线模式下，依据一连线状况来决定是否重新设定该以太网络装置，使该以太网络操作于该第二连线模式。
9.如权利要求7所述的以太网络装置，其中该以太网络装置还包括一错误更正码编码器，耦接于该媒体存取控制层与该实体层之间，且该错误更正码编码器用以对该媒体存取控制层输出的一第一封包进行编码，以产生一第二封包至该实体层。
10.如权利要求9所述的以太网络装置，其中该错误更正码编码器执行以一BCH(n，k)码为基础的一编码运算。
CN201710785400.1A 2017-09-04 2017-09-04 以太网络的连线方法及以太网络装置 Active CN109428690B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710785400.1A CN109428690B (zh) 2017-09-04 2017-09-04 以太网络的连线方法及以太网络装置
TW106132581A TWI650967B (zh) 2017-09-04 2017-09-22 乙太網路的連線方法及其乙太網路裝置
US16/117,444 US10756760B2 (en) 2017-09-04 2018-08-30 Ethernet connection method and ethernet device thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710785400.1A CN109428690B (zh) 2017-09-04 2017-09-04 以太网络的连线方法及以太网络装置

Publications (2)

Publication Number Publication Date
CN109428690A true CN109428690A (zh) 2019-03-05
CN109428690B CN109428690B (zh) 2021-07-30

Family

ID=65513360

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710785400.1A Active CN109428690B (zh) 2017-09-04 2017-09-04 以太网络的连线方法及以太网络装置

Country Status (3)

Country Link
US (1) US10756760B2 (zh)
CN (1) CN109428690B (zh)
TW (1) TWI650967B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111756453A (zh) * 2019-03-28 2020-10-09 创发信息科技（苏州）有限公司 通过一对双绞线或两对双绞线来传输的以太网通信系统

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109993274B (zh) * 2017-12-29 2021-01-12 深圳云天励飞技术有限公司 人工智能计算装置及相关产品
TWI681649B (zh) * 2018-11-23 2020-01-01 瑞昱半導體股份有限公司 網路通訊裝置及方法
US11716101B2 (en) * 2021-04-21 2023-08-01 Nxp Usa, Inc. Multi-radio device

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5544323A (en) * 1993-09-23 1996-08-06 Standard Microsystems Corp. High bit rate ethernet connection
CN1294431A (zh) * 1999-11-02 2001-05-09 邵威烈 模块接插盒及与模块接插盒配套使用的功能模块
CN101174915A (zh) * 2006-10-31 2008-05-07 杭州华三通信技术有限公司 一种以太网传输装置及一种以太网信号的传输方法
CN101174964A (zh) * 2006-10-31 2008-05-07 中兴通讯股份有限公司 一种在spi4.2总线上实现组播的方法
CN101610191A (zh) * 2008-06-20 2009-12-23 英飞凌科技股份有限公司 多模式以太网收发信机
CN101656593A (zh) * 2009-09-15 2010-02-24 中国人民解放军国防科学技术大学 前向纠错编码方法、前向纠错译码方法及其装置
CN101686106A (zh) * 2008-09-28 2010-03-31 华为技术有限公司 自适应前向纠错的方法、装置和系统
CN101778009A (zh) * 2009-01-12 2010-07-14 瑞昱半导体股份有限公司 有线网络连线方法及应用该方法的网络装置
CN201708810U (zh) * 2010-06-01 2011-01-12 天津通广集团振通电子有限公司 串口转以太网装置
CN102648584A (zh) * 2009-08-25 2012-08-22 锐迪讯有限公司 使用前向纠错检验可用带宽的系统、方法和介质
CN106257852A (zh) * 2015-06-22 2016-12-28 阿尔特拉公司 用于可变前向纠错的技术
CN106549848A (zh) * 2015-09-17 2017-03-29 胡兵 改进的动态可预测p—坚持csma/cd介质访问控制设计

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6373908B2 (en) * 1998-11-11 2002-04-16 Broadcom Corporation Adaptive electronic transmission signal cancellation apparatus for full duplex communication
US6795494B1 (en) * 2000-05-12 2004-09-21 National Semiconductor Corporation Receiver architecture using mixed analog and digital signal processing and method of operation
US7624197B1 (en) * 2000-12-18 2009-11-24 Marvell International Ltd. Apparatus and method for automatic speed downshift for a two pair cable
US6604206B2 (en) * 2001-05-30 2003-08-05 Cicada Semiconductor Corporation Reduced GMII with internal timing compensation
US7047181B1 (en) * 2001-11-19 2006-05-16 Cypress Semiconductor Corporation External power detect and supply
US7817674B2 (en) * 2004-01-09 2010-10-19 Vitesse Semiconductor Corporation Output clock adjustment for a digital I/O between physical layer device and media access controller
US7729416B2 (en) * 2006-05-15 2010-06-01 Cisco Technology, Inc. 1000Base-T transmission over 2-pair
US8370701B2 (en) * 2009-07-21 2013-02-05 Broadcom Corporation System and method for achieving greater than 10 Gbit/s transmission rates for twisted pair physical layer devices
US9736000B2 (en) * 2013-08-23 2017-08-15 Macom Connectivity Solutions, Llc Duplex transmission over reduced pairs of twinax cables
US10630494B2 (en) * 2017-12-15 2020-04-21 Crestron Electronics, Inc. PoE powered device with link layer startup processor

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5544323A (en) * 1993-09-23 1996-08-06 Standard Microsystems Corp. High bit rate ethernet connection
CN1294431A (zh) * 1999-11-02 2001-05-09 邵威烈 模块接插盒及与模块接插盒配套使用的功能模块
CN101174915A (zh) * 2006-10-31 2008-05-07 杭州华三通信技术有限公司 一种以太网传输装置及一种以太网信号的传输方法
CN101174964A (zh) * 2006-10-31 2008-05-07 中兴通讯股份有限公司 一种在spi4.2总线上实现组播的方法
CN101610191A (zh) * 2008-06-20 2009-12-23 英飞凌科技股份有限公司 多模式以太网收发信机
CN101686106A (zh) * 2008-09-28 2010-03-31 华为技术有限公司 自适应前向纠错的方法、装置和系统
CN101778009A (zh) * 2009-01-12 2010-07-14 瑞昱半导体股份有限公司 有线网络连线方法及应用该方法的网络装置
CN102648584A (zh) * 2009-08-25 2012-08-22 锐迪讯有限公司 使用前向纠错检验可用带宽的系统、方法和介质
CN101656593A (zh) * 2009-09-15 2010-02-24 中国人民解放军国防科学技术大学 前向纠错编码方法、前向纠错译码方法及其装置
CN201708810U (zh) * 2010-06-01 2011-01-12 天津通广集团振通电子有限公司 串口转以太网装置
CN106257852A (zh) * 2015-06-22 2016-12-28 阿尔特拉公司 用于可变前向纠错的技术
CN106549848A (zh) * 2015-09-17 2017-03-29 胡兵 改进的动态可预测p—坚持csma/cd介质访问控制设计

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111756453A (zh) * 2019-03-28 2020-10-09 创发信息科技（苏州）有限公司 通过一对双绞线或两对双绞线来传输的以太网通信系统

Also Published As

Publication number Publication date
US20190074849A1 (en) 2019-03-07
TWI650967B (zh) 2019-02-11
US10756760B2 (en) 2020-08-25
TW201914238A (zh) 2019-04-01
CN109428690B (zh) 2021-07-30

Similar Documents

Publication Publication Date Title
CN109428690A (zh) 以太网络的连线方法及以太网络装置
JP4443601B2 (ja) 自動ネゴシエーションに基づき自動設定する送受信器
US4747100A (en) Token passing network utilizing active node table
USRE38309E1 (en) Full duplex flow control for Ethernet networks
JP3913552B2 (ja) 高速リンクのための自動−交渉方法及び自動−交渉装置
JP2630358B2 (ja) Ｆｄｄｉリングネットワークにおいて制限されたトークン動作を行なうための方法および装置
JPH02126743A (ja) データの完全性を維持する方法
TW200803299A (en) Auto-sequencing transmission speed of a data port
US20090129395A1 (en) Method, communication network, and control unit for the cyclical transmission of data
DE112004002503T5 (de) Serielle Ethernet Gerät-zu-Gerät-Verbindung
EP2003823A1 (en) Autonegotiation over an interface for which no autonegotiation standard exists
US7729416B2 (en) 1000Base-T transmission over 2-pair
CN106471780A (zh) 基于远程链路搭档来配置本地链路的方法、系统及逻辑
US7453880B2 (en) Media converter
US9455867B2 (en) Automatic configuration of a repeater
US20150341284A1 (en) Link establishing method on multi-core fiber, link establishing device, and link partner device
US7428599B2 (en) Method for detecting link partner state during auto negotiation and switching local state to establish link
US6711178B1 (en) Enhanced claw packing protocol
Cisco Designing SDLC, SDLLC, and QLLC Internetworks
JP5585876B2 (ja) メディアコンバータ、スイッチングハブ、及びオートネゴシエーションシステム
JPH02100538A (ja) ローカルエリアネットワークのデータ通信方法
KR100713475B1 (ko) 이더넷 물리계층 자동 변환 장치 및 방법
JPH01188137A (ja) スロットリング型ｌａｎにおけるバースト通信方式
Heath Analysis of gateway congestion in interconnected high-speed local networks
TW202333459A (zh) 編碼方法、解碼方法、裝置、設備、系統及可讀儲存介質

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant