CN109427795B - 包括掺杂碳的氮化硅的半导体装置结构和相关方法 - Google Patents

包括掺杂碳的氮化硅的半导体装置结构和相关方法 Download PDF

Info

Publication number
CN109427795B
CN109427795B CN201810959506.3A CN201810959506A CN109427795B CN 109427795 B CN109427795 B CN 109427795B CN 201810959506 A CN201810959506 A CN 201810959506A CN 109427795 B CN109427795 B CN 109427795B
Authority
CN
China
Prior art keywords
carbon
silicon nitride
conductive
contact
doped silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810959506.3A
Other languages
English (en)
Other versions
CN109427795A (zh
Inventor
房骏
王菲
S·拉托德
R·纳鲁卡尔
M·帕克
M·J·金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN109427795A publication Critical patent/CN109427795A/zh
Application granted granted Critical
Publication of CN109427795B publication Critical patent/CN109427795B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/47—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a floating-gate layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请案涉及包括掺杂碳的氮化硅的半导体装置结构和相关方法。本发明涉及一种半导体装置结构，其包括交替的电介质层级和导电层级的分层以及在阶梯结构的所述分层上方的掺杂碳的氮化硅。所述掺杂碳的氮化硅排除碳氮化硅。一种形成所述半导体装置结构的方法包括在包括交替的电介质层级和导电层级的阶梯结构中形成梯级。在所述梯级上方形成掺杂碳的氮化硅，在所述掺杂碳的氮化硅上方形成氧化物材料且在所述氧化物材料中形成开口。所述开口延伸到所述掺杂碳的氮化硅。移除所述掺杂碳的氮化硅以将所述开口延伸到所述阶梯结构的所述导电层级中。本发明揭示额外方法。

Description

包括掺杂碳的氮化硅的半导体装置结构和相关方法
相关申请案的交叉参考
本申请案主张2017年8月24日申请的第15/685,690号“包括掺杂碳的氮化硅的半导体装置结构和相关方法(Semiconductor Device Structures Comprising Carbon-Doped Silicon Nitride and Related Methods)”的申请日期的优先权。
技术领域
本文揭示的实施例涉及半导体装置结构的制造(例如，包含阶梯结构的半导体装置结构)和形成所述半导体装置结构的方法。更具体来说，本发明的实施例涉及具有阶梯结构并包括掺杂碳的氮化硅且具有不同深度的接触件的半导体装置结构以及形成所述半导体装置结构的方法。
背景技术
半导体行业的持续目标为增大存储器装置(例如，非易失性存储器装置(例如，NAND快闪存储器装置))的存储器密度(例如，每个存储器裸片的存储器胞元数量)。一种增大非易失性存储器装置中的存储器密度的方法是实施垂直存储器阵列(又称为“三维(3D)存储器阵列”)架构。常规垂直存储器阵列包含延伸穿过导电结构和绝缘结构的分层的晶体管/存储器胞元柱。所述分层包含交替的导电结构和绝缘结构，其中所述导电结构充当控制栅极。与具有常规平面(例如，二维)晶体管布置相比，此配置通过在裸片上向上(例如，纵向、垂直)建立所述阵列而容许更大数量的晶体管定位在裸片区域单元中。
常规垂直存储器阵列包含导电结构与存取线(例如，字线)之间的电连接，使得垂直存储器阵列中的存储器胞元可经唯一地选择用于写入、读取或擦除操作。一种形成此电连接的方法包含形成在导电结构的边缘(例如侧端)处具有所谓的“梯级”的所谓的“阶梯”结构。通过反复修整或蚀刻导电结构的暴露区而形成所述梯级。所述梯级界定接触件区，在其上形成接触件以提供对导电结构的电接达。给定梯级状轮廓的情况下，导电结构包含较浅导电结构和较深导电结构两者。
为了提供到所述较浅导电结构和所述较深导电结构两者的电连接，形成穿过所述导电结构和所述绝缘结构的具有不同深度的开口。由于所述导电结构定位在不同深度，所以在各种深度形成开口以接触个别梯级(例如，落在个别梯级上)。为确保所述开口经形成到所要深度，进行蚀刻工艺以形成下至较深导电结构的开口。但是，所述蚀刻工艺的时间量和其它条件增大了到所述较浅导电结构的所述开口将被过度蚀刻(例如，刺穿)到所述导电结构的可能性。对用于蚀刻工艺中的蚀刻化学品的调整未充分解决此问题。另外，在所述导电结构中存在空隙或晶界的情况下，所述较浅导电结构的刺穿更可能出现。随着半导体装置中的分层数增大且所述导电结构变得更薄，可使用多个掩模来形成具有不同深度的开口，从而防止较浅导电结构的刺穿。但是，使用多个掩模增加了总体工艺的额外处理动作、复杂度及成本。
发明内容
本发明揭示一种形成半导体装置结构的方法。所述方法包括在包括交替的电介质层级和导电层级的阶梯结构中形成梯级。在所述梯级上方形成掺杂碳的氮化硅。在所述掺杂碳的氮化硅上方形成氧化物材料且在所述氧化物材料中形成开口。所述开口延伸到所述掺杂碳的氮化硅。移除所述掺杂碳的氮化硅以将所述开口延伸到所述阶梯结构的所述导电层级中。
本发明揭示一种形成半导体装置结构的方法。所述方法包括在包括电介质层级和氮化物材料的分层的阶梯结构中形成梯级。在所述梯级上方形成包括掺杂碳的氮化硅的蚀刻停止材料且在所述蚀刻停止材料上方形成氧化物材料。使用导电层级替换所述分层的所述氮化物材料。在所述氧化物材料中形成开口以暴露覆盖所述导电层级的接触件区的所述蚀刻停止材料。所述开口延伸穿过所述蚀刻停止材料及所述电介质层级且到所述导电层级的所述接触件区以形成接触件孔，使用导电材料填充所述接触件孔以形成接触件。
也揭示一种半导体装置结构，其包括交替的电介质层级和导电层级的分层以及在阶梯结构的分层上方的掺杂碳的氮化硅。所述掺杂碳的氮化硅排除碳氮化硅。
附图说明
图1到6是展示根据本发明的一些实施例的阶梯结构的制造工艺的横截面视图；
图7到10是展示根据本发明的其它实施例的阶梯结构的制造工艺的横截面视图；及
图11到17是展示根据本发明的其它实施例的阶梯结构的制造工艺的横截面视图。
具体实施方式
描述具有接触件的阶梯结构，所述接触件具有不同高度且经电连接到在不同深度的导电材料。也描述形成与在半导体装置结构上定位在不同深度的导电材料电连接的接触件的方法。方法利用蚀刻停止材料来使接触件能够接触所要层级处的导电材料(例如，落在所述导电材料上)。所述蚀刻停止材料耐受用于形成接触件中的蚀刻化学品，例如耐受用于形成接触件的湿式蚀刻化学品和干式蚀刻化学品。蚀刻停止材料也可相对于半导体装置结构中的特定其它材料是选择性蚀刻的。在一些实施例中，蚀刻停止材料是氮化硅材料，例如掺杂碳的氮化硅材料。本发明的方法用于形成包含一或多个阶梯结构的3D半导体装置结构，例如，3D NAND快闪存储器装置，其包含但不限于3D浮动栅极NAND快闪存储器装置或3D替换栅极NAND快闪存储器装置。
以下描述提供特定细节(例如，材料类型、材料厚度和处理条件)以便提供对本文描述的实施例的透彻描述。但是，所属领域的技术人员将理解，本文描述的实施例可在不采用这些特定细节的情况下实践。实际上，可结合用于半导体行业中的常规制造技术实践所述实施例。另外，本文提供的描述并不形成对半导体装置结构或用于制造半导体装置结构的完整工艺流程的完整描述且下文描述的结构并不形成完整的半导体装置结构。在下文详细描述理解本文描述的实施例所必要的那些工艺动作和结构。可通过常规技术执行形成完整半导体装置结构的额外动作。
本文呈现的图仅是为了图示说明的目的，且并不希望是任何特定材料、组件、结构、装置或系统的实际视图。将预期起因于(例如)制造技术及/或公差的图中描述的形状的变化。因此，本文描述的实施例并不视为限于如图示说明的特定形状或区，而包含归因于(例如)制造的形状偏差。例如，图示说明或描述为盒状的区可具有粗糙及/或非线性特征，且图示说明或描述为圆形的区可包含一些粗糙及/或非线性特征。此外，经图示说明的锐角可为圆化的，反之亦然。因此，图中图示说明的区本质上是示意性的，且其形状并不意在图示说明区的精确形状且并不限制权利要求书的范围。附图不按比例绘制。另外，图之间共用的元件可保持相同的数字编号。
如本文使用，术语“垂直”、“纵向”、“水平”和“侧向”是参考结构的主平面且不一定由地球的重力场界定。“水平”或“侧向”方向是实质上平行于结构的主平面的方向，而“垂直”或“纵向”是实质上垂直于结构的主平面的方向。结构的主平面由相较于结构的其它表面具有相对大的面积的结构的表面界定。
如本文使用，空间相对术语(例如，“在……下方”、“在……下”、“下”、“底部”、“在……上方”、“上”、“顶部”、“前部”、“后部”、“左侧”、“右侧”和类似物)可出于便于描述的目的而用于描述图中图示说明的一个元件或特征与另一元件或特征的关系。除非另有指定，否则空间相对术语意在涵盖除了图中描述的定向外的材料的不同定向。例如，如果图中的材料倒转，那么描述为“在其它元件或特征下”或“在其它元件或特征下方”或“在其它元件或特征之下”或“在其它元件或特征的底部”将定向在“在其它元件或特征上方”或“在其它元件或特征的顶部”。因此，术语“在……下”可涵盖在……上方和在……下的定向两者，这取决于使用所述术语的上下文，此将为所属领域的技术人员显而易见。所述材料可另外定向(例如，旋转90度、倒转、翻转)且相应地解释本文使用的空间相对描述符。
如本文中使用，单数形式“一(a、an)”和“所述”意在也包含复数形式，除非上下文另有明确指示。
如本文使用，“及/或”包含相关列出的项目中的一或多者的任何及所有组合。
如本文使用，术语“阶梯结构”意指且包含这样一种半导体结构，所述半导体结构包含衬底上的交替的电介质层级(例如，氧化物层级、氧化物材料和氮化物材料)的分层，其中分层具有阶形轮廓。通过图案化分层的边缘(例如，周边边缘)形成阶形轮廓。替代地，阶梯结构可包含具有在衬底上交替的电介质层级(例如，氧化物层级、氧化物材料)和导电层级(例如，导电材料)且具有阶形轮廓的分层。
如本文中使用，术语“衬底”意指且包含其上形成额外材料的基底材料或构造。衬底可为半导体衬底、支撑结构上的基底半导体层、金属电极或其上形成有一或多个材料、层、结构或区的半导体衬底。半导体衬底上的材料可包含但不限于半导电材料、绝缘材料、导电材料等。材料中的一或多者可为热敏的。衬底可为常规硅衬底或包括半导材料层的其它块体衬底。如本文中使用，术语“块体衬底”意指且不仅包含硅晶片，而且还包含绝缘体上硅(“SOI”)衬底(例如，蓝宝石上硅(“SOS”)衬底和玻璃上硅(“SOG”)衬底)、基底半导体基础上的外延硅层和其它半导体或光电材料(例如，硅锗、锗、砷化镓、氮化锗和磷化铟)。衬底可经掺杂或不掺杂。
如本文中使用，术语“掺杂碳的氮化硅”意指且包含具有并入其中的碳的氮化硅(SiN)。碳以从约1重量％(wt％)到约30重量％(wt％)存在于氮化硅中。掺杂碳的氮化硅不同于碳氮化硅(SiCN)，其包含某一化学计量的碳，例如Si1.5C1.5N4。掺杂碳的氮化硅排除具有某个化学计量的碳的碳氮化硅。因此，掺杂碳的氮化硅排除可包含从约1重量％(wt％)的碳到低于约某一化学计量的碳。
如本文中使用，术语“可选择性蚀刻”意指且包含具有比另一材料的蚀刻速率大至少约两倍(2x)(例如，相对于另一材料的蚀刻速率大约五倍(5x)，大约十倍(10x)，大约二十倍(20x)，或大约四十倍(40x))的蚀刻速率的材料。
如图1中展示，阶梯结构105包含衬底(未展示)上交替的氧化物材料115和氮化物材料120的分层110。在衬底上形成交替的氧化物材料115和氮化物材料120，且图案化分层110以形成阶梯结构105的所谓“梯级”125。通过进行反复的蚀刻和修整动作，形成阶梯结构105的阶形轮廓(例如，梯级125)。氧化物材料115和氮化物材料120的形成和图案化通过常规技术进行且未在本文中详细描述。氧化物材料115和氮化物材料120经选择为可相对于彼此选择性地蚀刻。氧化物材料115可包含但不限于氧化硅(SiOx)(例如，二氧化硅(SiO2))、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、二氧化钛、二氧化锆、二氧化铪、氧化钽、氧化镁、氧化铝或其的组合。在一个实施例中，氧化物材料115为氧化硅(SiOx)(例如，二氧化硅(SiO2))且氮化物材料120为氮化硅(SiN)。
蚀刻停止材料130可在氧化物材料115和氮化物材料120的暴露水平表面和暴露垂直表面上方形成，如图2中展示。因此，蚀刻停止材料130可展现梯级125上方的阶形轮廓。蚀刻停止材料130可通过常规技术形成，所述技术包含但不限于化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)或扩散工艺。蚀刻停止材料130可为在阶梯结构105的氮化物材料120的移除和替换期间实质上未移除(例如，蚀刻)的任何材料。仅通过实例，蚀刻停止材料130可由掺杂碳的氮化硅形成，其在阶梯结构105的氮化物材料120的移除期间实质上未移除。蚀刻停止材料130可在用于移除阶梯结构105的氮化物材料120的蚀刻化学品中(例如在磷基湿式蚀刻化学品中)展现实质上零蚀刻速率。蚀刻停止材料130也可实质上耐受用于形成开口145(见图5)的干式蚀刻化学品。然而，蚀刻停止材料130可为可蚀刻的以形成其中随后形成接触件155(见图6)的接触件孔150(见图6)。
蚀刻停止材料130可按在从约
Figure BDA0001773504740000051
到约/>
Figure BDA0001773504740000052
(例如从约/>
Figure BDA0001773504740000053
到约/>
Figure BDA0001773504740000054
或从约
Figure BDA0001773504740000056
到约/>
Figure BDA0001773504740000055
)的范围中的厚度形成在梯级125上方。梯级125上的蚀刻停止材料130的厚度可实质上是均匀的。由于蚀刻停止材料130实质上未通过用于移除分层110的氮化物材料120的蚀刻化学品移除，所以蚀刻停止材料130的厚度可为最小的且仍提供所要的蚀刻停止性质。
蚀刻停止材料130可为包含从约1wt％的碳到约30wt％的碳的掺杂碳的氮化硅，例如，从1wt％的碳到约20wt％的碳，从2wt％的碳到约20wt％的碳，从2wt％的碳到约15wt％的碳，从5wt％的碳到约15wt％的碳，从1wt％的碳到约12wt％的碳，从5wt％的碳到约12wt％的碳，从8wt％的碳到约12wt％的碳或从9wt％的碳到约11wt％的碳。碳可以某个掺杂度存在于氮化硅中。在一个实施例中，掺杂碳的氮化硅包含约10wt％的碳。掺杂碳的氮化硅可具有跨蚀刻停止材料130的厚度的实质上均质的组合物。蚀刻停止材料130排除碳氮化硅(SiCN)，其包含某一化学计量的碳。替代地，蚀刻停止材料130可为高介电常数电介质材料，例如，氧化铪。
另一氧化物材料135可在蚀刻停止材料130上方形成(如在图2中展示)以填充覆盖梯级125的区。另一氧化物材料135可经选择为在形成接触件孔150期间(见图5)相对于蚀刻停止材料130可选择性蚀刻。另一氧化物材料135也可经选择为相对于分层110的氮化物材料120可选择性蚀刻。另一氧化物材料135可为氧化硅或可选择性蚀刻到蚀刻停止材料130和氮化物材料120的其它绝缘材料。
另一氧化物材料135可经平坦化(例如通过化学机械平坦化(CMP)工艺)以暴露最顶分层110上方的蚀刻停止材料130的上表面，如在图3中展示。蚀刻停止材料130的上表面可与另一氧化物材料135的上表面实质上共面。
移除阶梯结构105的氮化物材料120且通过所谓的“替换栅极”工艺在所得空间(未展示)中形成导电材料140，如在图4中展示。可使用导电材料140填充通过移除氮化物材料120形成的空间以形成(例如)字线。氮化物材料120可(例如)使用湿式蚀刻工艺(例如，各向同性蚀刻工艺)移除。仅通过实例，可使用磷基蚀刻化学品(例如磷酸基化学品)或其它常规湿式蚀刻化学品移除氮化物材料120，所述常规湿式蚀刻化学品展现氮化物材料120相对于氧化物材料115和另一氧化物材料135的蚀刻选择性。此类磷酸化学品在此项技术中已知且不会在本文中详细描述。磷基蚀刻化学品可在不移除蚀刻停止材料130的情况下移除氮化物材料120。包含磷酸的磷基蚀刻化学品归因于酸性条件是侵蚀性的。由于阶梯结构105的氮化物材料120和蚀刻停止材料130两者都基于氮化硅的，所以，令人惊奇的是蚀刻停止材料130未由用于在替换栅极工艺期间移除氮化物材料120的磷基蚀刻化学品移除。还令人惊奇的是蚀刻停止材料130未由用于移除氮化物材料的常规蚀刻化学品移除。
替换栅极工艺的导电材料140可(例如)为金属(例如，钨、钛、钼、铌、钒、铪、钽、铬、锆、铁、钌、锇、钴、铑、铱、镍、钯、铂、铜、银、金、铝)、金属合金(例如，钴基合金、铁基合金、镍基合金、铁和镍基合金、钴和镍基合金、铁和钴基合金、钴和镍和铁基合金、铝基合金、铜基合金、镁基合金、钛基合金、钢、低碳钢、不锈钢)、导电含金属材料(例如，导电金属氮化物、导电金属硅化物、导电金属碳化物、导电金属氧化物)、导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗、导电掺杂硅锗)或其组合。在一些实施例中，导电材料140由钨形成。导电材料140可通过常规技术(其未在本文中描述)形成。取决于所选择的材料和所使用的沉积技术，可形成导电材料140中的空隙。在将导电材料140连接到接触件155的常规工艺中，这些空隙增大在形成接触件孔150时刺穿的可能性。然而，使用根据本发明的实施例的蚀刻停止材料130防止或降低到导电材料140中的刺穿。分层110的导电材料140通过梯级125的接触件区143上的接触件155(见图6)电连接到存取线(未展示)。接触件区143对应于梯级125下方和导电材料140上的位置，在所述位置上形成接触件155(例如，互连件)以提供对导电材料的电接达。
可在另一氧化物材料135中形成开口145，如在图5中展示。开口145从另一氧化物材料135的上表面延伸到覆盖梯级125中的每一者的蚀刻停止材料130的上表面。开口145可取决于每一开口145延伸到的导电材料140的深度而具有不同深度。例如，朝向在阶梯结构105的下分层110处的导电材料140延伸的开口145a、145b比朝向在阶梯结构105的上分层110处的导电材料140延伸的开口145c、145d更深。开口145可具有在从约1μm到约15μm(例如从约2μm到约12μm，从约3μm到约11μm，从约5μm到约15μm或从约1μm到约10μm)的范围内的深度。如下文更详细描述，开口145随后延伸穿过氧化物材料115且到导电材料140中以形成接触件孔150(见图6)。
开口145可形成在其中随后将形成接触件155的位置中。为了形成开口145，移除另一氧化物材料135的部分，直到蚀刻停止材料130的上表面在开口145的底部部分处暴露。另一氧化物材料135可相对于分层110的氧化物材料115和导电材料140选择性蚀刻，使得在实质上不移除阶梯结构105的氧化物材料115和导电材料140的部分的情况下移除另一氧化物材料135的所要部分。开口145由常规光刻技术形成且不会在本文中详细描述。干式蚀刻工艺(例如，各向异性蚀刻工艺)可用于使用干式蚀刻化学品形成开口145，所述干式蚀刻化学品展现对分层110的氧化物材料115和导电材料140以及对蚀刻停止材料130的高蚀刻选择性。干式蚀刻工艺可进行达足够的时间量以形成具有更深深度的开口145及具有更浅深度的开口145而实质上不移除蚀刻停止材料130。由于蚀刻停止材料130实质上耐受干式蚀刻工艺的等离子体蚀刻条件，所以具有不同深度(例如更浅的深度和更深的深度)的开口145可使用单个掩模形成且实质上并不蚀刻到分层110的氧化物材料115和导电材料140中。具有不同深度的开口145也可实质上同时形成。由于蚀刻停止材料130防止蚀刻到下伏于蚀刻停止材料130的氧化物材料115和导电材料140，所以水平相邻的导电材料140之间的短接减少。蚀刻停止材料130也将通过降低到导电材料140中的刺穿的可能性而降低导电材料140中的任何空隙将成为问题的可能性。
在通过开口145暴露蚀刻停止材料130之后，移除蚀刻停止材料130的暴露部分以暴露下伏的氧化物材料115，如在图6中展示。用于移除蚀刻停止材料130的暴露部分的蚀刻化学品可为不同于用来形成开口145的干式蚀刻化学品。或者，相同干式蚀刻化学品可经使用且进行达额外时间量。接着，移除下伏的氧化物材料115和导电材料140的部分，从而将开口145延伸穿过氧化物材料115且到导电材料140中以形成接触件孔150。如上文针对开口145描述，接触件孔150可取决于每一接触件孔150延伸到的导电材料140的深度而具有不同深度。用于形成接触件孔150的蚀刻化学品可与用于移除蚀刻停止材料130的部分的蚀刻化学品相同或不同。例如，用于形成接触件孔150的蚀刻化学品可包含两种蚀刻化学品，一种化学品用于移除蚀刻停止材料130且另一化学品用于移除氧化物材料115和导电材料140的部分。接触件孔150可具有在从约1μm到约15μm(例如从约2μm到约12μm，从约3μm到约11μm，从约5μm到约15μm或从约1μm到约10μm)的范围内的深度。更浅的接触件孔150与更深的接触件孔150之间的深度差可为约10μm。
接着，可使用另一导电材料填充接触件孔150，从而形成接触件155，其提供与在每一层级的阶梯结构105的导电材料140的电接触。接触件155可取决于每一接触件155连接到导电材料140的深度而具有不同高度。例如，接触在阶梯结构105的下分层110处的导电材料140的接触件155a、155b比接触在阶梯结构105的上分层110处的导电材料140的接触件155c、155d更高。接触件155可具有在从约1μm到约15μm(例如从约2μm到约12μm，从约3μm到约11μm，从约5μm到约15μm或从约1μm到约10μm)的范围内的高度。接触件155可与在阶梯结构105的每一层级处的导电材料140电连接。接触件155的另一导电材料可为多晶硅、掺杂多晶硅(使用掺杂剂(例如砷或磷))或金属(包含但不限于铝(Al)、铜(Cu)、钨(W)、钛(Ti)、钴(Co)或镍(Ni))。
阶梯结构105中的蚀刻停止材料130提供用于使用蚀刻工艺形成开口145和接触件孔150的更大裕度。通过利用蚀刻停止材料130，阶梯结构105中的开口145和接触件孔150可使用干式蚀刻工艺在不同深度形成，从而使接触件155能够在每一层级形成到阶梯结构105的导电材料140。蚀刻停止材料130也使更深的开口145和更深的接触件孔150能够在不过度蚀刻更浅的开口145和更浅的接触件孔150的情况下形成。
虽然图1到6描述且图示说明通过替换栅极工艺形成的3D NAND快闪存储器装置，但本发明的实施例可用于通过浮动栅极工艺形成3D NAND快闪存储器装置，其中存在导电材料而非替换栅极工艺的氮化物材料120。如图7中展示，阶梯结构205包含衬底(未展示)上交替的氧化物材料215和导电材料240的分层210。在衬底上形成交替的氧化物材料215和导电材料240，且图案化每一分层210以形成阶梯结构205的梯级225。通过进行反复的蚀刻和修整动作，形成阶梯结构205的阶形轮廓(例如，梯级225)。氧化物材料215和导电材料240的形成和图案化通过常规技术进行且未在本文中详细描述。氧化物材料215和导电材料240经选择为可相对于彼此选择性地蚀刻。在一些实施例中，氧化物材料215为氧化硅(SiOx)(例如，二氧化硅(SiO2))且导电材料240为钨(W)。由于导电材料240已经存在于阶梯结构205中，所以不需要替换氮化物材料120，如上文关于图1描述。分层210的导电材料240通过梯级225的接触件区243上的接触件255(见图10)电连接到存取线(未展示)。接触件区243对应于梯级225下方和导电材料240上的位置，在所述位置上形成接触件255(例如，互连件)以提供对导电材料的电接达。
如在图8中展示，在交替的氧化物材料215和导电材料240上方形成蚀刻停止材料230，在覆盖梯级125的区中形成另一氧化物材料235，且以与上文针对图2和3描述实质上相同的方式平坦化另一氧化物材料235。如在图9和10中展示，接着以与上文针对图5和6描述实质上相同的方式形成开口245和接触件孔250。接触件孔250可使用另一导电材料填充，从而形成到阶梯结构205的导电材料240的接触件255。接触件255的另一导电材料可为多晶硅、掺杂多晶硅(使用掺杂剂(例如砷或磷))或金属(包含但不限于铝(Al)、铜(Cu)、钨(W)、钛(Ti)、钴(Co)或镍(Ni))。
在图11到17中图示说明的另一实施例中，阶梯结构305可包含在覆盖梯级325的区中形成的交替的氧化物材料315和氮化物材料320，其中多晶硅材料360形成于最上氧化物材料315上方。以与上文针对图1描述实质上相同的方式形成分层310的氧化物材料315和氮化物材料320。可在多晶硅材料360上方形成额外氧化物材料365。多晶硅材料360和额外氧化物材料365通过常规技术形成，所述技术不会在本文中详细描述。如在图12中展示，蚀刻停止材料330可在阶梯结构305上方形成，包含在额外氧化物材料365和多晶硅材料360上方形成。以与上文针对图2描述实质上相同的方式形成蚀刻停止材料330。另一氧化物材料335可如之前描述在蚀刻停止材料330上方形成，且例如通过CMP工艺平坦化以暴露多晶硅材料360的上表面，如在图13中展示。另一氧化物材料335的形成及随后平坦化可以与上文针对图3描述实质上相同的方式行进，除了另一氧化物材料335的表面与多晶硅材料360的上表面共面外。在平坦化期间，可移除覆盖额外氧化物材料365和多晶硅材料360的蚀刻停止材料330的部分，以及额外氧化物材料365和多晶硅材料360的部分。
接着，移除多晶硅材料360且在最上氧化物材料315上方形成另一氧化物材料335的额外部分，如在图14中展示。接着，可移除氮化物材料320且通过替换栅极工艺使用导电材料340替换氮化物材料320，如在图15中展示。以与上文针对图4描述实质上相同的方式进行替换栅极工艺。分层310的导电材料340通过梯级325的接触件区343上的接触件355(见图17)电连接到存取线(未展示)。接触件区343对应于梯级325下方和导电材料340上的位置，在所述位置上形成接触件355(例如，互连件)以提供对导电材料的电接达。如在图16中展示，在另一氧化物材料335中形成开口345，停止在蚀刻停止材料330上。以与上文针对图5描述实质上相同的方式形成开口345。开口345接着延伸穿过蚀刻停止材料330及氧化物材料315且到导电材料340中以形成接触件孔350，如在图17中展示。以与上文针对图6描述实质上相同的方式形成接触件孔350。接触件孔350可使用另一导电材料填充，从而形成延伸到阶梯结构305的导电材料340的接触件355。接触件355的另一导电材料可为多晶硅、掺杂多晶硅(使用掺杂剂(例如砷或磷))或金属(包含但不限于铝(Al)、铜(Cu)、钨(W)、钛(Ti)、钴(Co)或镍(Ni))。
因此，本发明揭示一种形成半导体装置结构的方法。所述方法包括在包括交替的电介质层级和导电层级的阶梯结构中形成梯级。在所述梯级上方形成掺杂碳的氮化硅。在所述掺杂碳的氮化硅上方形成氧化物材料且在所述氧化物材料中形成开口。所述开口延伸到所述掺杂碳的氮化硅。移除所述掺杂碳的氮化硅以将所述开口延伸到所述阶梯结构的所述导电层级中。
因此，本发明揭示另一种形成半导体装置结构的方法。所述方法包括在包括电介质层级和氮化物材料的分层的阶梯结构中形成梯级。在所述梯级上方形成包括掺杂碳的氮化硅的蚀刻停止材料且在所述蚀刻停止材料上方形成氧化物材料。使用导电层级替换所述分层的所述氮化物材料。在所述氧化物材料中形成开口以暴露覆盖所述导电层级的接触件区的所述蚀刻停止材料。所述开口延伸穿过所述蚀刻停止材料及所述电介质层级到所述导电层级的所述接触件区以形成接触件孔，使用导电材料填充所述接触件孔以形成接触件。
如在图6、10和17中展示，阶梯结构105、205、305包含接触件155、255、355、导电材料140、240、340和蚀刻停止材料130、230、330。接触件155、255、355延伸穿过另一氧化物材料135、235、335、蚀刻停止材料130、230、330、和导电材料140、240、340。接触件155、255、355在垂直于导电材料140、240、340的方向的方向上延伸。在形成接触件155、255、355之后，可进行额外工艺动作以形成根据本发明的实施例的包含一或多个阶梯结构105、205、305的完整3D半导体装置结构，例如，3D浮动栅极NAND快闪存储器装置或3D替换栅极NAND快闪存储器装置。额外工艺动作可通过常规技术(其未在本文中详细描述)进行。例如，沟道材料可经形成且延伸穿过交替的氧化物材料115、215、315和导电材料140、240、340，且可沿着沟道材料形成存储器胞元。形成3D NAND快闪存储器装置的此类工艺动作在此项技术中已知且不会在本文中详细描述。
因此，揭示一种半导体装置结构，其包括交替的电介质层级和导电层级的分层以及在阶梯结构的分层上方的掺杂碳的氮化硅。所述掺杂碳的氮化硅排除碳氮化硅。
阶梯结构105、205、305的接触件155、255、355可将包含阶梯结构105、205、305的半导体装置结构的组件(未展示)彼此电耦合。半导体装置结构的组件可包含彼此串联耦合的存储器胞元的垂直串、数据线(例如，位线)、源极分层、存取线、第一选择栅极(例如，上选择栅极、漏极选择栅极(SGD))、选择线、第二选择栅极(例如，下选择栅极、源极选择栅极(SGS))和额外接触件结构。存储器胞元的垂直串垂直地且与导电线和分层110、210、310正交地延伸且接触件155、255、355可将所述组件彼此电耦合。例如，选择线可经耦合到第一选择栅极，且存取线可经耦合到分层110、210、310。半导体装置结构还可包含控制单元，其可包含串驱动器电路、传输门、用于选择栅极的电路、用于选择导电线(例如，数据线、存取线)的电路、用于放大信号的电路及用于感测信号的电路中的一或多者。控制单元可(例如)经电耦合到数据线、源极分层、存取线、第一选择栅极和第二选择栅极。
虽然本文中的实施例经描述且图示说明为配合阶梯结构105、205、305使用，但本发明的方法可用于形成任何半导体装置结构，其中将在具有不同时刻选择性的交替材料中(例如，在氧化物材料和氮化物材料中或在氧化物材料和导电材料中)形成具有不同深度的开口。掺杂碳的氮化硅可用作穿过氧化物材料和氮化物材料或穿过氧化物材料和导电材料在不同深度处形成开口的蚀刻停止材料。
虽然已经结合图描述特定说明性实施例，但所属领域的技术人员将认识到且了解，本发明所涵盖的实施例不限于本文中明确展示且描述的所述实施例。相反，对本文描述的实施例的许多添加、删除和修改可在不脱离本发明涵盖的实施例(例如，下文主张的实施例，包含合法等效物)的范围的情况下形成。另外，来自一个经揭示实施例的特征可与另一经揭示实施例的特征组合同时仍包含在本发明的范围内。

Claims (26)

1.一种半导体装置，其包括：
阶梯结构，其包括交替的电介质层级和导电层级的分层；
掺杂碳的氮化硅，其在所述阶梯结构的所述分层上方，所述掺杂碳的氮化硅排除包括一化学计量的碳的碳氮化硅；以及
与所述分层的所述导电层级电接触并延伸穿过所述电介质层级并进入所述分层的所述导电层级的接触件，其中所述接触件的底部表面在所述分层的所述导电层级内：
每个接触件从相应接触件的顶部表面到所述相应接触件的底部表面呈现出实质上相同的宽度；和
所述阶梯结构的所述导电层级实质上全部与相应接触件电接触。
2.根据权利要求1所述的半导体装置，其中所述掺杂碳的氮化硅与每一分层的所述电介质层级直接接触。
3.根据权利要求1所述的半导体装置，其中所述掺杂碳的氮化硅与每一分层的所述电介质层级的水平表面直接接触且与每一分层的所述电介质层级和所述导电层级的垂直表面直接接触。
4.根据权利要求1所述的半导体装置，其中所述掺杂碳的氮化硅包括氮化硅以及从1重量％的碳到15重量％的碳。
5.根据权利要求1所述的半导体装置，其中所述掺杂碳的氮化硅包括氮化硅以及从5重量％的碳到15重量％的碳。
6.根据权利要求1所述的半导体装置，其中所述掺杂碳的氮化硅包括氮化硅以及从8重量％的碳到12重量％的碳。
7.根据权利要求1所述的半导体装置，其中所述掺杂碳的氮化硅包括氮化硅以及约10重量％的碳。
8.根据权利要求1所述的半导体装置，其中所述掺杂碳的氮化硅具有在
Figure FDA0004185748910000021
与/>
Figure FDA0004185748910000022
Figure FDA0004185748910000023
之间的厚度。
9.根据权利要求1所述的半导体装置，其中所述掺杂碳的氮化硅具有均匀厚度。
10.根据权利要求1所述的半导体装置，其中所述接触件中的至少一者具有不同于所述接触件中的另一者的高度的高度。
11.根据权利要求1所述的半导体装置，其中所述接触件的每一接触件经电连接到所述分层的不同导电层级。
12.根据权利要求1所述的半导体装置，其进一步包括延伸穿过所述电介质层级和所述导电层级的所述分层的至少部分的沟道材料。
13.根据权利要求12所述的半导体装置，其进一步包括沿着所述沟道材料的长度的存储器胞元。
14.根据权利要求1所述的半导体装置，其中每一接触件包括与另一接触件的高度不同的高度。
15.一种形成半导体装置的方法，其包括：
在包括交替的电介质层级和导电层级的分层的阶梯结构中形成梯级；
在所述梯级上方形成掺杂碳的氮化硅，所述掺杂碳的氮化硅排除包括一化学计量的碳的碳氮化硅；
在所述掺杂碳的氮化硅上方形成氧化物材料；
在所述氧化物材料中形成开口，所述开口延伸到所述掺杂碳的氮化硅；
移除所述掺杂碳的氮化硅的部分以将所述开口延伸到所述阶梯结构的所述导电层级中；及
形成与所述分层的所述导电层级电接触并延伸穿过所述电介质层级并进入所述分层的所述导电层级的接触件，其中所述接触件的底部表面在所述分层的所述导电层级内，每个接触件从相应接触件的顶部表面到所述相应接触件的底部表面呈现出实质上相同的宽度，并且所述阶梯结构的所述导电层级实质上全部与相应接触件电接触。
16.根据权利要求15所述的方法，其中在所述梯级上方形成掺杂碳的氮化硅包括在所述梯级上方形成包括从5重量％的碳到15重量％的碳的氮化硅。
17.根据权利要求15所述的方法，其中在所述氧化物材料中形成开口包括形成包括不同深度的所述开口。
18.根据权利要求15所述的方法，其中在所述氧化物材料中形成开口包括形成包括从1μm到15μm的深度的所述开口。
19.根据权利要求15所述的方法，其中在所述氧化物材料中形成开口包括在实质上不移除所述掺杂碳的氮化硅的情况下形成所述开口。
20.根据权利要求15所述的方法，其中在包括交替的电介质层级和导电层级的阶梯结构中形成梯级包括：形成交替的电介质材料和氮化物材料的分层；移除所述交替的电介质材料和氮化物材料的部分以形成所述梯级；及使用导电层级替换所述分层的所述氮化物材料。
21.一种形成半导体装置的方法，其包括：
在包括交替的电介质层级和氮化物材料的分层的阶梯结构中形成梯级；
在所述梯级上方形成包括掺杂碳的氮化硅的蚀刻停止材料，所述掺杂碳的氮化硅排除包括一化学计量的碳的碳氮化硅；
在所述蚀刻停止材料上方形成氧化物材料；
使用导电层级替换所述分层的所述氮化物材料以形成包括交替的电介质层级和导电层级的分层的阶梯结构；
形成穿过所述氧化物材料的开口以暴露覆盖所述导电层级的接触件区的所述蚀刻停止材料；
使所述开口延伸穿过所述蚀刻停止材料及所述电介质层级且进入到所述导电层级的所述接触件区以形成接触件孔；及
使用导电材料填充所述接触件孔以形成与所述导电层级电接触的接触件，所述接触件中的每一者从相应接触件的顶部表面到所述相应接触件的底部表面具有实质上相同的宽度，且所述阶梯结构的所述导电层级实质上全部与相应接触件电接触，且所述接触件的所述底部表面在所述分层的所述导电层级内。
22.根据权利要求21所述的方法，其中形成穿过所述氧化物材料的开口包括形成穿过所述氧化物材料的更浅开口和更深开口。
23.根据权利要求22所述的方法，其中使所述开口延伸包括形成包括更浅深度及更深深度的接触件孔。
24.根据权利要求21所述的方法，其中使用导电材料填充所述接触件孔以形成接触件包括形成包括不同高度的所述接触件。
25.根据权利要求21所述的方法，其中使用导电材料填充所述接触件孔以形成接触件包括将所述接触件的每一者与每一分层的所述导电层级电连接。
26.根据权利要求21所述的方法，其中使用导电材料填充所述接触件孔以形成接触件包括形成包括更浅接触件和更深接触件的所述接触件。
CN201810959506.3A 2017-08-24 2018-08-22 包括掺杂碳的氮化硅的半导体装置结构和相关方法 Active CN109427795B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/685,690 US11282845B2 (en) 2017-08-24 2017-08-24 Semiconductor devices comprising carbon-doped silicon nitride and related methods
US15/685,690 2017-08-24

Publications (2)

Publication Number Publication Date
CN109427795A CN109427795A (zh) 2019-03-05
CN109427795B true CN109427795B (zh) 2023-06-16

Family

ID=65437577

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810959506.3A Active CN109427795B (zh) 2017-08-24 2018-08-22 包括掺杂碳的氮化硅的半导体装置结构和相关方法

Country Status (2)

Country Link
US (2) US11282845B2 (zh)
CN (1) CN109427795B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10854746B2 (en) * 2018-11-13 2020-12-01 Intel Corporation Channel conductivity in memory structures
CN113113418A (zh) * 2019-03-15 2021-07-13 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
KR20220006040A (ko) * 2019-05-09 2022-01-14 인텔 코포레이션 컨택트 높이 차이가 큰 메모리 응용들을 위한 비전도성 에칭 정지부 구조물들
CN112614842A (zh) * 2019-10-04 2021-04-06 爱思开海力士有限公司 存储器设备及其制造方法
US11145727B2 (en) 2019-10-29 2021-10-12 Nanya Technology Corporation Semiconductor structure and method of forming the same
US11411013B2 (en) * 2020-01-08 2022-08-09 Micron Technology, Inc. Microelectronic devices including stair step structures, and related electronic devices and methods
US11744069B2 (en) * 2020-08-27 2023-08-29 Micron Technology, Inc. Integrated circuitry and method used in forming a memory array comprising strings of memory cells
CN112018129A (zh) * 2020-09-04 2020-12-01 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
CN113571523A (zh) * 2021-07-21 2021-10-29 长江存储科技有限责任公司 三维存储器及其制备方法
US11756785B2 (en) * 2021-08-20 2023-09-12 Applied Materials, Inc. Molecular layer deposition contact landing protection for 3D NAND

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6251802B1 (en) * 1998-10-19 2001-06-26 Micron Technology, Inc. Methods of forming carbon-containing layers
CN103403861A (zh) * 2011-02-25 2013-11-20 美光科技公司 电荷存储设备、系统及方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060228903A1 (en) * 2005-03-30 2006-10-12 Mcswiney Michael L Precursors for the deposition of carbon-doped silicon nitride or silicon oxynitride films
US20080124946A1 (en) * 2006-11-28 2008-05-29 Air Products And Chemicals, Inc. Organosilane compounds for modifying dielectrical properties of silicon oxide and silicon nitride films
JP2010192646A (ja) * 2009-02-18 2010-09-02 Toshiba Corp 半導体装置及びその製造方法
JP2011035237A (ja) * 2009-08-04 2011-02-17 Toshiba Corp 半導体装置の製造方法及び半導体装置
KR20110093309A (ko) 2010-02-12 2011-08-18 주식회사 하이닉스반도체 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
KR101624978B1 (ko) * 2010-05-18 2016-05-30 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR101787041B1 (ko) 2010-11-17 2017-10-18 삼성전자주식회사 식각방지막이 구비된 반도체 소자 및 그 제조방법
JP2013187200A (ja) 2012-03-05 2013-09-19 Toshiba Corp 半導体装置の製造方法及び半導体装置
KR101990904B1 (ko) 2012-07-17 2019-06-19 삼성전자주식회사 수직형 반도체 소자
US8736069B2 (en) 2012-08-23 2014-05-27 Macronix International Co., Ltd. Multi-level vertical plug formation with stop layers of increasing thicknesses
US8928149B2 (en) 2013-03-12 2015-01-06 Macronix International Co., Ltd. Interlayer conductor and method for forming
US9099496B2 (en) * 2013-04-01 2015-08-04 Sandisk Technologies Inc. Method of forming an active area with floating gate negative offset profile in FG NAND memory
KR102170761B1 (ko) 2013-07-22 2020-10-27 삼성전자주식회사 반도체 소자의 패턴 형성 방법
US9362109B2 (en) * 2013-10-16 2016-06-07 Asm Ip Holding B.V. Deposition of boron and carbon containing materials
US9136278B2 (en) * 2013-11-18 2015-09-15 Micron Technology, Inc. Methods of forming vertically-stacked memory cells
US9196628B1 (en) 2014-05-08 2015-11-24 Macronix International Co., Ltd. 3D stacked IC device with stepped substack interlayer connectors
JP6290022B2 (ja) * 2014-07-17 2018-03-07 東芝メモリ株式会社 半導体装置の製造方法
US9236392B1 (en) * 2014-08-26 2016-01-12 Sandisk Technologies Inc. Multiheight electrically conductive via contacts for a multilevel interconnect structure
US9793185B2 (en) 2014-11-12 2017-10-17 Globalfoundries Singapore Pte. Ltd. Test structure for monitoring liner oxidation
US9899394B2 (en) * 2015-03-10 2018-02-20 Samsung Electronics Co., Ltd. Vertical memory devices having contact plugs contacting stacked gate electrodes
US9627403B2 (en) * 2015-04-30 2017-04-18 Sandisk Technologies Llc Multilevel memory stack structure employing support pillar structures
US9406609B1 (en) * 2015-06-23 2016-08-02 Macronix International Co., Ltd. Opening structure and manufacturing method thereof and interconnection structure
US9520402B1 (en) 2015-08-25 2016-12-13 Intel Corporation Provision of etch stop for wordlines in a memory device
US9419013B1 (en) 2015-10-08 2016-08-16 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
KR102424720B1 (ko) * 2015-10-22 2022-07-25 삼성전자주식회사 수직형 메모리 장치 및 이의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6251802B1 (en) * 1998-10-19 2001-06-26 Micron Technology, Inc. Methods of forming carbon-containing layers
CN103403861A (zh) * 2011-02-25 2013-11-20 美光科技公司 电荷存储设备、系统及方法

Also Published As

Publication number Publication date
US11282845B2 (en) 2022-03-22
CN109427795A (zh) 2019-03-05
US20220189974A1 (en) 2022-06-16
US20190067306A1 (en) 2019-02-28

Similar Documents

Publication Publication Date Title
CN109427795B (zh) 包括掺杂碳的氮化硅的半导体装置结构和相关方法
US10978474B2 (en) Devices including stack structures, and related methods and electronic systems
US11508742B2 (en) Devices including stair step structures adjacent substantially planar, vertically extending surfaces of a stack structure
US8791523B2 (en) Nonvolatile semiconductor storage device and method for manufacturing same
CN111223866B (zh) 形成半导体装置的方法以及相关半导体装置和系统
US11189526B2 (en) Apparatus comprising staircase structures
US20220181352A1 (en) Methods of forming microelectronic devices, and related memory devices, and electronic systems
US11469249B2 (en) Method of fabricating electronic devices comprising removing sacrificial structures to form a cavity
EP4111501A1 (en) Methods of forming microelectronic devices, and related microelectronic devices, and electronic systems
JPWO2005024957A1 (ja) 半導体装置とその製造方法
US20230397418A1 (en) Microelectronic devices including implant regions, and related memory devices, electronic systems, and methods

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant