CN109416828B - 将帧缓冲映射到逻辑显示器的装置及方法 - Google Patents

将帧缓冲映射到逻辑显示器的装置及方法 Download PDF

Info

Publication number
CN109416828B
CN109416828B CN201780041961.9A CN201780041961A CN109416828B CN 109416828 B CN109416828 B CN 109416828B CN 201780041961 A CN201780041961 A CN 201780041961A CN 109416828 B CN109416828 B CN 109416828B
Authority
CN
China
Prior art keywords
frame
display
frame buffers
frame buffer
logical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780041961.9A
Other languages
English (en)
Other versions
CN109416828A (zh
Inventor
胡方杞
郑平方
杨同增
钟海波
贾志平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN109416828A publication Critical patent/CN109416828A/zh
Application granted granted Critical
Publication of CN109416828B publication Critical patent/CN109416828B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/14—Display of multiple viewports
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G09G5/397—Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0686—Adjustment of display parameters with two or more screen areas displaying information with different brightness or colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0428—Gradation resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Processing (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

提供了一种将帧缓冲映射到多个逻辑显示器的处理设备、计算机程序和方法。识别分别与不同参数相关联的多个帧缓冲。基于所述不同参数将所述帧缓冲映射到多个逻辑显示器。使用至少一个物理显示器显示映射到所述逻辑显示器的所述帧缓冲的内容。

Description

将帧缓冲映射到逻辑显示器的装置及方法
相关申请
本申请要求于2017年7月5日递交的第15/642,089号美国专利申请案以及于2016年7月7日递交的第62/359,651号美国临时专利申请案的的在先申请优先权，这两份在先申请的内容以引入的方式并入本文。
发明内容
本发明涉及显示器系统，尤其涉及进行显示前处理的子显示器系统。
背景技术
通常，设备配备有一个主物理显示器。然而，一些设备也具有一个小型辅助显示器。在使用中，对于具有主物理显示器的设备，每个应用程序请求帧缓冲保留要在主物理显示器上显示的内容(例如图像、帧等)，并且将更新的内容提交给子显示器系统。所述子显示器系统采用这种填充的帧缓冲，合成最终的显示图像，并将合成的内容发送到适当的物理显示器。
上述架构表现出一些缺点。具体而言，在以下情况中：1)应用程序需要将内容显示在不同的物理显示器上，和/或2)应用程序需要将帧缓冲的一部分显示在第一物理显示器上而将另一部分显示在另一不同的物理显示器上。从系统架构的角度，典型系统可能并不一定提供同样的支持。这种情况(涉及上述的1)和2))的示例可涉及视频会议电话，显示器系统架构不能平稳地支持使用第一物理显示器呈现视频部分以及使用第二物理显示器呈现文本信息的方式。
因此，现有技术的子显示器系统在如上所述的情况下表现出使用资源不灵活和/或效率低的问题。
发明内容
提供了一种将帧缓冲映射到多个逻辑显示器的装置、计算机程序和方法。识别分别与不同参数相关联的多个帧缓冲。基于所述不同参数将所述帧缓冲映射到多个逻辑显示器。使用至少一个物理显示器显示映射到所述逻辑显示器的所述帧缓冲的内容。
在第一实施例中，所述帧缓冲可以分别与多个不同应用程序中的至少一个相关联，所述应用程序用于生成所述帧缓冲的内容。
在第二实施例中(可以与第一实施例结合，也可以不结合)，所述不同的参数可以包括帧速率、伽玛、色域、分辨率、一个或多个像素数据传输速率要求、一个或多个图像处理特征集要求和/或亮度。
在第三实施例中(可以与第一和/或第二实施例结合，也可以不结合)，所述基于所述不同参数将所述帧缓冲映射到所述逻辑显示器，可以通过将所述帧缓冲中与第一参数关联的第一帧缓冲或更多映射到所述逻辑显示器中与所述第一参数关联的第一逻辑显示器，以及将所述帧缓冲中与第二参数关联的第二帧缓冲或更多映射到所述逻辑显示器中与所述第二参数关联的第二逻辑显示器。
在第四实施例中(可以与第一、第二和/或第三实施例结合，也可以不结合)，所述基于所述不同参数将所述帧缓冲映射到所述逻辑显示器，可以通过基于所述不同参数将所述帧缓冲分成多个组并将各组帧缓冲映射到所述逻辑显示器。
在第五实施例中(可以与第一、第二、第三和/或第四实施例结合，也可以不结合)，可以对所述帧缓冲的内容进行图像处理。可选地，可以在所述帧缓冲映射到所述逻辑显示器之前进行所述图像处理。此外，可以基于所述帧缓冲映射到的所述逻辑显示器和/或所述不同参数中的一个或多个参数进行所述图像处理。
在第六实施例中(可以与第一、第二、第三、第四和/或第五实施例结合，也可以不结合)，可以对所述帧缓冲的内容进行合成。可以使用图形处理器和/或专用合成硬件进行这种合成。此外，可以在所述帧缓冲映射到所述逻辑显示器之后进行所述合成。此外，将涉及第一数量的帧缓冲的合成的第一结果与涉及第二数量的帧缓冲的另一合成的第二结果进行合并。
在第七实施例中(可以与第一、第二、第三、第四、第五和/或第六实施例结合，也可以不结合)，可以使用单个物理显示器的不同区域显示映射到所述逻辑显示器的所述帧缓冲的内容。此外，可以使用不同的物理显示器显示映射到所述逻辑显示器的所述帧缓冲的内容。
为此，在一些可选的实施例中，因为每个逻辑显示器可以映射到一个或多个物理显示器，上述装置、计算机程序和/或方法的上述特征中的一个或多个可以为涉及多个物理显示器的实施例提供灵活的支持。此外，每个逻辑显示器可以基于自身的参数(例如，帧速率等)单独进行合成。通过此特征，可以减少合成的次数，并且对于每次合成，还可以减少涉及的帧缓冲的数量。在一个实施例中，这种合成次数的减少可以转化为计算量的减少，同时相应地降低功耗。另外，上述特征中的一个或多个还可以减少必要的内存占用，减少系统响应时间，并且允许将一组不同的图像处理特征分别应用于不同的逻辑显示器及相应的一个或多个物理显示器。应该注意的是，前述的潜在优点仅出于说明的目的而进行阐述，不应解释为任何方式的限制。
附图说明
图1示出了根据一个实施例所述的将帧缓冲映射到多个逻辑显示器的方法；
图2A示出了根据一个实施例所述的将帧缓冲映射到多个逻辑显示器的系统；
图2B示出了根据另一实施例所述的将帧缓冲映射到多个逻辑显示器的另一系统；
图3示出了根据一个实施例所述的将帧缓冲映射到多个逻辑显示器的方法；
图4示出了根据一个实施例所述的示例性映射；
图5示出了根据一个示例性实施例所述的对多个帧缓冲进行合成的系统；
图6示出了根据一个实施例所述的网络架构；
图7示出了根据一个实施例所述的示例性系统。
具体实施方式
图1示出了根据一个实施例所述的将帧缓冲映射到多个逻辑显示器的方法100。在本说明书的上下文中，这种帧缓冲可以包括任何逻辑和/或物理存储器，用于包括像素信息、帧信息、显示信息和/或生成的其他信息，和/或用于进行通过显示器呈现所述内容前的处理。就此而言，上述内容的非穷举示例可以包括但不限于颜色/照明值、几何/位置值和/或任何其他数据。
在一个可能的实施例中，所述帧缓冲可以分别与多个不同应用程序中的至少一个相关联，所述应用程序用于生成所述帧缓冲的内容。此外，在不同的可选实施例中，所述帧缓冲可以使用任何期望的存储器实现，包括但不限于通用存储器、视频适配器存储器、图形处理器存储器和/或任何其他合适的存储器。在后续实施例的描述中将阐述存储器的其他示例。
此外，在本说明书的上下文中，所述逻辑显示器可以分别指示存储或跟踪一个或多个所述帧缓冲的任何数据结构、逻辑和/或物理存储器和/或逻辑。在各种实施例中，所述逻辑显示器可以使用与实现所述帧缓冲相同的存储器进行存储，也可以不使用。针对所述逻辑显示器的各种可选特征的信息将进行更详细地阐述。
结合图1，在操作102中，识别分别与不同参数相关联的多个帧缓冲。在本说明书的上下文中，所述不同的参数可以包括图形处理和/或后续显示的任何方面。例如，在各种可选实施例中，所述不同的参数可以包括帧速率、伽玛、色域、分辨率、一个或多个像素数据传输速率要求、一个或多个图像处理特征集要求和/或亮度。
在一个可能的实施例中，可以对所述帧缓冲的内容进行图像处理。在本说明书的上下文中，这种图像处理可以包括对所述帧缓冲的至少一部分内容的任何处理，用于通过至少一个物理显示器改进和/或增强其最终显示。仅作为示例，这种图像处理可以涉及过滤、降噪、平滑、对比度拉伸、边缘增强、恢复和/或满足上述定义的任何其他类型的处理。
在一个实施例中，前述图像处理可以在所述帧缓冲映射到所述逻辑显示器之前(或者就此而言，任何其他期望的时间)进行。此外，在各种实施例中，所述图像处理可以基于所述帧缓冲映射到的所述逻辑显示器和/或一个或多个所述参数进行。例如，所要进行的图像处理可以根据与所述帧缓冲(例如，基于其内容等)和/或所述逻辑显示器相对应的参数中的特定一个或多个参数进行选择，以便适应这类参数。仅作为示例，如果所述帧缓冲/逻辑显示器中的一个与高帧速率相关联，则所述图像处理可以涉及插帧以生成额外的帧，以适应这种高帧速率。在操作104中，基于所述不同参数将所述帧缓冲映射到多个逻辑显示器。在本说明书中，这种映射可以指所述帧缓冲中的一个或多个与所述逻辑显示器中的至少一个的任何关联，能够以一种即将变得明确的方式使用至少一个物理显示器将所述帧缓冲内容映射到逻辑显示器进行显示。
例如，在一个可能的实施例中，所述帧缓冲映射到所述逻辑显示器，可以通过将所述帧缓冲中与第一参数关联的第一帧缓冲或更多映射到所述逻辑显示器中与所述第一参数关联的第一逻辑显示器。此外，所述帧缓冲中与第二参数相关联的第二帧缓冲或更多可以映射到所述逻辑显示器中与第二参数相关联的第二逻辑显示器。因此，在本实施例中，特定参数可以同时与所述帧缓冲和所述逻辑显示器相关联，以便可以基于共同的一个或多个参数映射(例如，匹配等)所述帧缓冲和所述逻辑显示器。
在另一实施例中，所述基于所述不同参数将所述帧缓冲映射到所述逻辑显示器，可以通过将所述帧缓冲分为多个组。例如，可以基于所述参数对所述帧缓冲进行分组，以使最终形成的各组帧缓冲具有共同的一个或多个参数。为此，各组帧缓冲可以映射到具有相应参数的逻辑显示器。
在一个可选的实施例中，可以对所述帧缓冲的内容进行合成。在本说明书的上下文中，这种合成可以指将来自所述帧缓冲的内容放在一起的任何过程，以便在显示之前创建一个或多个图像/帧(或其一部分)。可以使用图形处理器和/或专用合成硬件进行这种合成。此外，在操作106中，可以在将所述帧缓冲映射到所述逻辑显示器之后进行所述合成。此外，由于不同的帧缓冲分隔在不同的逻辑显示器中(因此一个或多个图像/帧(或其一个或多个部分)的内容也被分隔)，可以采用多个合成实例。例如，将涉及第一数量的帧缓冲的合成的第一结果与涉及第二数量的帧缓冲的另一合成的第二结果进行合并。
为此，在操作106中，可以使用至少一个物理显示器显示映射到所述逻辑显示器的所述帧缓冲的内容。在本说明书的上下文中，所述至少一个物理显示器可以包括能够显示所述帧缓冲内容的任何物理屏幕。例如，所述至少一个物理显示器可以包括电脑显示器、电视、移动设备屏幕和/或任何其他显示器。此外，可以用实现这种显示的任何期望方式进行操作106中的显示。例如，这种实现可以包括通过接口生成和/或传输与显示相关的命令，通过所述接口发送内容，所述接口触发显示等。
应该注意的是，设想了各种实施例，其中可以使用单个物理显示器或多个物理显示器(例如，2，3，4……N等数量的物理显示器)进行显示。因此，在一个实施例中，可以使用单个物理显示器的不同区域显示映射到所述逻辑显示器的所述帧缓冲的内容。
此外，在其他实施例中，可以引起使用不同的物理显示器显示映射到所述逻辑显示器的所述帧缓冲的内容。在此实施例中，因为每个逻辑显示器可以映射到一个或多个物理显示器，所述方法100可以为涉及多个物理显示器的实施例提供灵活的支持。具体而言，在以下情况中：1)应用程序需要将图像内容显示在不同的物理显示器上，和/或2)应用程序需要通过第一物理显示器显示帧缓冲的一部分而通过另一不同的物理显示器显示另一部分。从系统架构的角度，没有上述逻辑显示器的系统并不一定能提供同样的支持。这种情况(涉及上述的1)和2))的示例可涉及视频会议电话，显示器系统架构不能平稳地支持使用第一物理显示器呈现视频部分以及使用第二物理显示器显示文本信息的方式。然而，通过允许将不同的帧缓冲内容映射到不同的逻辑显示器，而所述逻辑显示器又可以映射到不同的物理显示器(和/或其显示区域)，可提供上述灵活性。
此外，在一些可选的实施例中，上述特征中的一个或多个可以允许每个逻辑显示器基于自身的参数(例如，帧速率等)单独进行合成。通过此特征，可以减少合成的次数，并且对于每次合成，还可以减少涉及的帧缓冲的数量。在一个实施例中，这种合成的减少可以转化为计算量的减少，同时相应地降低功耗。
例如，在有三(3)个应用程序A、B和C的情况下，每个应用程序可以为图像内容分配两(2)个帧缓冲：A1、A2、B1、B2、C1和C2。每当需要对其中一个缓冲进行更新时，或者当子显示器系统确定其需要更新物理显示器时，这种系统可以对所有缓冲A1、A2、B1、B2、C1和C2进行合成，并将合成结果发送到所述物理显示器。这样会对整体系统性能产生负面影响，因为当只有一个帧缓冲需要更新时，需要对所有帧缓冲进行合成以更新所述物理显示器。然而，通过将前述帧缓冲分成与不同逻辑显示器相关联的不同组，可以更加有选择地将上述合成(和/或任何其他处理)应用于真正需要这种合成/处理的帧缓冲内容。
此外，上述特征中的一个或多个还可以减少必要的内存占用。特别是，低帧速率应用程序比高帧速率应用程序需要的帧缓冲少。例如，当帧速率低时，所述显示器系统架构可能只需要双重缓冲，但是当帧速率高时，可能需要三重缓冲。通过使用多个逻辑显示器，这种系统可以系统地将与低帧速率相关联的帧缓冲转换为仅使用双重缓冲(而不是三重缓冲)的逻辑显示器，从而减少所需存储器的总量。
此外，上述特征中的一个或多个还可以减少系统响应时间。具体地，使用所述多个逻辑显示器时，每次所需合成可以仅涉及特定组中的帧缓冲子集。这样，又可以减少计算资源的使用，从而可以转化为响应时间的改进。
即便如此，上述特征中的一个或多个还可以允许将不同的图像处理特征集分别应用于不同的逻辑显示器及相应的一个或多个物理显示器，如上所述。通过仅在需要时选择性地应用图像处理，可以节省额外的处理/电力资源和/或可以应用到其他地方。
现阐述关于在各种可选结构和应用中根据用户需求可以或不可以实现所述方法的更多说明性信息。应该注意的是，下面的信息是为了说明的目的而提出的，不应解释为任何方式的限制。任何以下特征可以可选地进行合并，而不管其他特征是否描述。
图2A示出了根据一个实施例所述的将帧缓冲映射到多个逻辑显示器的系统200。可选地，系统200可以加入任何先前的和/或后续的附图和/或其描述中阐述的任何一个或多个实施例的任何一个或多个特征。但是，应理解的是，系统200可以在任何期望环境的上下文中实现。如图所示，系统200包括多个应用程序202，产生用于处理和显示的内容。在各种实施例中，每个应用程序202可以包括但不限于文字处理器、电子表格处理器、通信(例如，电子邮件、即时消息等)管理器、互联网浏览器、文件管理器、在线商店应用程序、基于网络的应用程序/服务的客户端和/或能够生成通过处理进行显示的内容的任何其他软件。
继续结合图2A，应用程序202保持与多个帧缓冲204和图形处理器206通信，而图形处理器206又与帧缓冲204保持通信。在使用期间，应用程序202请求(例如，已经分配等)一个或多个帧缓冲204用于存储正在生成的上述内容，以便完成与显示相关的处理。此外，为响应来自应用程序202的请求，图形处理器206为帧缓冲204填充所述内容，并进一步渲染帧缓冲204的内容。
另外，图形处理器206(或任何其他处理器和/或电路)可以进一步将帧缓冲204映射到存储在图形处理器206(或任何其他存储器)的内部存储器(未示出)中的多个逻辑显示器(未示出)。此外，任何附加的图像处理、合成等也可以由图形处理器206(或任何其他处理器和/或电路)进行。为此，图形处理器206(或任何其他处理器和/或电路)的输出可以经由显示接口208引导到一个或多个适当的物理显示器210和/或其一个或多个区域。
图2B示出了根据另一实施例所述的将帧缓冲映射到多个逻辑显示器的另一系统250。可选地，系统250可以加入任何先前的和/或后续的附图和/或其描述中阐述的任何一个或多个实施例的任何一个或多个特征。但是，应理解的是，系统250可以在任何期望环境的上下文中实现。类似于图2A中的系统200，系统250可以包括以类似方式操作的应用程序202、帧缓冲204、图形处理器206、显示器接口208和物理显示器210。然而，相比之下，图2B中的系统250可以包括专用硬件252，用于进行图形处理器206在图2A中的系统200中进行的合成。应该注意的是，图2A/2B中的系统200、250仅出于说明的目的而进行阐述，不应解释为任何方式的限制。
图3示出了根据一个实施例所述的用于将帧缓冲映射到多个逻辑显示器的方法300。可选地，方法300可以在任何先前的和/或后续的附图和/或其描述中阐述的任何一个或多个实施例的上下文中实现。例如，在一个实施例中，方法300可以反映图2A/2B的系统200、250中的一个或多个系统的操作。但是，应理解的是，方法300可以在任何期望环境的上下文中实现。如图所示，在操作302中，请求一个或多个帧缓冲(例如，图2A/2B中的帧缓冲204等)。这种请求可以从一个或多个应用程序(例如，图2A/2B中的应用程序202等)接收，并且还可以引导到图形处理器(例如，图2A/2B中的图形处理器2206等)、所述帧缓冲和/或控制所述帧缓冲使用分配的任何其他实体。
接下来，在操作304中，可以请求所述图形处理器填充所述帧缓冲。在一个实施例中，为实现此操作，可以将所述内容反馈并保存(可能需要一些先前的预处理)到操作302中已分配的所述帧缓冲中。在一个实施例中，可以通过使用由所述图形处理器发出的特定命令实现。继续结合图3，将所述帧缓冲分为多个组。参见操作306。在一个实施例中，可以通过检查所述帧缓冲的一个或多个参数实现。在各种实施例中，上述一个或多个参数可以从所述帧缓冲的内容中收集，通过参数检查和分配流程分配给所述帧缓冲和/或使用任何其他期望的技术导出。通过这种设计，具有一个或多个公共参数的帧缓冲可以分成一组。在一个实施例中，出于即将变得明确的原因，这种分组所基于的参数可以是受不同处理(例如，图像处理、合成等)和/或不同显示能力影响(例如，受其影响、需要等)的那些参数。
接下来，在操作308中，可以进行图像处理。在一个实施例中，这种图像处理可以仅对所述帧缓冲组的子集的内容进行，以便只对受到相同影响的内容进行这种处理(以及节省资源)。可以按任何期望的方式完成。例如，在一个实施例中，可以标记不同的处理特征，以便仅对具有合适参数的某些不同帧缓冲应用这些特征。应该注意的是，可以使用表格、任何期望的逻辑等执行。
在操作310中，各组帧缓冲映射到逻辑显示器。在一个实施例中，可以使用图1中的操作104及其描述的上下文中阐述的任何技术实现。通过这种设计，所述逻辑显示器因此可以与具有至少部分相似内容(在参数方面)的帧缓冲相关联，以使所述相关内容可以更智能和灵活地应用于一个或多个物理显示器(和/或其一个区域或多个区域)。
此外，在操作312中，还可以进行合成以适合显示的方式组合所述内容。在一个实施例中，这种合成(在可能的情况下为多种不同的合成)可以仅对所述帧缓冲组的子集的内容进行，以便只对受到相同影响的内容进行这种合成(以及节省资源)。可以按任何期望的方式完成。例如，在一个实施例中，可以标记不同的合成特征，以便仅对具有合适参数的某些不同帧缓冲应用这些特征。应该注意的是，可以使用表格、任何期望的逻辑等执行。
为此，可以将所述合成的结果分配给适当的一个或多个物理显示器和/或其一个或多个区域。参见操作314。应该注意的是，本方法300的操作顺序仅出于说明的目的而进行阐述，不应解释为任何方式的限制。例如，设想了其他实施例，操作308、310和312以不同的顺序(并可能重复地)发生。
图4示出了根据一个实施例所述的示例性映射400。可选地，映射400可以在任何先前的和/或后续的附图和/或其描述中阐述的任何一个或多个实施例的上下文中实现。例如，在一个实施例中，映射400可以反映图2A/2B中的系统200、250中的一个或多个系统的操作。但是，应理解的是，映射400可以在任何期望环境的上下文中实现。
如图所示，多个帧缓冲402经由第一映射406映射到多个帧缓冲组404。然后，经由第二映射408将这种帧缓冲组404映射到多个逻辑显示器406。可选地，可以在第二映射408之前进行各种图像处理410。
逻辑显示器406则经由第三映射414映射到一个或多个物理显示器412。如图所示，虽然这种第三映射414导向两个不同物理显示器412的不同区域(但也可以是整体)，但是应该注意的是，还设想了其他实施例，第三映射414导致映射到单个物理显示器412的不同区域。进一步可选地，可以在第三映射414之前进行合成416。
图5示出了根据一个示例性实施例所述的用于对多个帧缓冲上进行合成的系统500。可选地，系统500可以在任何先前的和/或后续的附图和/或其描述中阐述的任何一个或多个实施例的上下文中实现。但是，应理解的是，系统500可以在任何期望环境的上下文中实现。
如图所示，提供了多个应用程序APP 1、APP 2、APP 3。具体地，在本示例的上下文中，第一应用程序APP 1可以是在屏幕顶部生成状态栏的后台运行应用，第二应用程序APP2可以是在所述屏幕中间生成视频并在其他区域中生成状态信息的会议流媒体软件，第三应用程序APP 3可以是在所述屏幕底部生成系统导航栏的操作系统。
在使用期间，这类应用程序APP 1、APP 2、APP 3可以生成用于填充多个帧缓冲S1、S21、S22、S3的内容。具体地，第一应用程序APP 1可以向第一帧缓冲S1请求所述状态信息，第二应用APP 2可以向第二帧缓冲S21请求其输出的视频分量并向第三帧缓冲S22请求其输出的信息分量，第三应用程序APP 3可以向第四帧缓冲S3请求所述系统导航状态。
在本示例性系统500的上下文中，除所述视频之外的所有上述内容可以是仅需要较慢帧速率(例如30Hz等)的“较慢变化”，而其他内容可以是需要较快帧速率(例如60Hz等)的“较快变化”。为了利用这种区别，第一帧缓冲S1、第三帧缓冲S22和第四帧缓冲S3可以映射到第一逻辑显示器502，并且第二帧缓冲S21可以映射到第二逻辑显示器504。
通过这种设计，帧缓冲S1、S22、S3的子集的内容可以引导到第一合成进程506。第一合成进程506在对帧缓冲S1、S22、S3进行合成时通过使用30Hz的合成率(即，每33.3ms)支持第一显示区域508。相反，第二帧缓冲S21的内容可以引导到第二合成进程510。第二合成进程510在对第二帧缓冲S21进行合成时通过使用60Hz的合成率(即，每16.6ms)支持第二显示区域512。此外，如图所示，所述两个合成进程506、510的结果可以如图所示进行合并(即，组合)，以通过所述物理显示器进行显示。
通过这种设计，多个逻辑显示器中的每一个可以映射到一个或多个物理显示器上的一个或多个物理显示区域。例如，在一个实施例中，一个逻辑显示器可以用于需要高帧率、高分辨率和/或高色彩亮度的所有视频播放或游戏；另一个逻辑显示器可以定义为帧速率较低且具有较低分辨率。此外，所述应用程序可以对不同的逻辑显示器请求不同的内容区域。例如，嵌入了视频播放的浏览器应用程序可以将视频播放分配到较高帧速率的逻辑显示器，而将其他文本导向的内容(或其他变化较慢的内容)分配到具有较低帧速率的逻辑显示器中。
图6示出了根据一个实施例所述的网络架构600。如图所示，提供至少一个网络602。在各种实施例中，至少一个网络602的任何组件可以加入任何先前的和/或后续的附图和/或其描述中阐述的任何一个或多个实施例的任何一个或多个特征。
在本网络架构600的上下文中，网络602可以采取任何形式，包括但不限于电信网络、局域网(local area network，简称LAN)、无线网络、广域网(wide area network，简称WAN)，例如互联网、对等网络，有线网络等。虽然仅示出了一个网络，但是应该理解的是，可以提供两个或更多个类似或不同的网络602。
多个设备耦合到网络602。例如，服务器计算机612和终端用户计算机608可以耦合到网络602，用于通信。这种终端用户计算机608可以包括台式计算机、笔记本电脑和/或任何其他类型的逻辑。此外，各种其他设备可以耦合到网络602，包括个人数字助理(personaldigital assistant，简称PDA)设备610、移动电话设备606、电视604等。
图7示出了根据一个实施例所述的示例性系统700。可选地，系统700可以在图6中所示网络架构600的任何设备的上下文中实现。但是，应理解的是，系统700可以在任何期望环境中实现。
如图所示，系统700包括至少一个连接到总线712的中央处理器702。系统700还包括主存储器704[例如，硬盘驱动器、固态磁盘、随机存取存储器(random access memory，简称RAM)等]。系统700还包括图形处理器708和一个或多个显示器710。
系统700还可以包括辅助存储器706。例如，辅助存储器706可以包括硬盘驱动器和/或可移动存储驱动器，比如软盘驱动器、磁带驱动器和光盘驱动器等。所述可移动存储驱动器以众所周知的方式从可移动存储单元读取和/或向可移动存储单元写入。
就此而言，计算机程序或计算机控制逻辑算法可以存储于主存储器704、辅助存储器706和/或任何其他存储器。这种计算机程序在执行时使系统700执行各种功能(例如，如上所述)。存储器704、辅助存储器706和/或任何其他存储器是非瞬时性计算机可读介质的可能示例。在一个实施例中，至少一个处理器702或其部分(装置)在主存储器704或辅助存储器706中执行指令，以识别分别与不同参数相关联的多个帧缓冲。基于所述不同参数将所述帧缓冲映射到多个逻辑显示器。使用至少一个物理显示器显示映射到所述逻辑显示器的所述帧缓冲的内容。
可选地，所述帧缓冲可以分别与多个不同应用程序中的至少一个相关联，所述应用程序用于生成所述帧缓冲的内容。
可选地，所述不同的参数可以包括帧速率、伽玛、色域、分辨率、一个或多个像素数据传输速率要求、一个或多个图像处理特征集要求和/或亮度。
可选地，所述基于所述不同参数将所述帧缓冲映射到所述逻辑显示器，可以通过将所述帧缓冲中与第一参数关联的第一帧缓冲或更多映射到所述逻辑显示器中与所述第一参数关联的第一逻辑显示器，以及将所述帧缓冲中与第二参数关联的第二帧缓冲或更多映射到所述逻辑显示器中与所述第二参数关联的第二逻辑显示器。
可选地，所述基于所述不同参数将所述帧缓冲映射到所述逻辑显示器，可以通过基于所述不同参数将所述帧缓冲分成多个组并将各组帧缓冲映射到所述逻辑显示器。
可选地，可以对所述帧缓冲的内容进行图像处理。可选地，可以在所述帧缓冲映射到所述逻辑显示器之前进行所述图像处理。此外，可以基于所述帧缓冲映射到的所述逻辑显示器和/或所述不同参数中的一个或多个参数进行所述图像处理。
可选地，可以对所述帧缓冲的内容进行合成。可以使用图形处理器和/或专用合成硬件进行这种合成。此外，可以在所述帧缓冲映射到所述逻辑显示器之后进行所述合成。此外，将涉及第一数量的帧缓冲的合成的第一结果与涉及第二数量的帧缓冲的另一合成的第二结果进行合并。
可选地，可以使用单个物理显示器的不同区域显示映射到所述逻辑显示器的所述帧缓冲的内容。此外，可以使用不同的物理显示器显示映射到所述逻辑显示器的所述帧缓冲的内容。应当注意，在一个方面中，此处描述的技术在存储在计算机可读介质中的可执行指令中体现，以供指令执行机器、装置或设备使用或与其结合使用，例如，基于计算机的或包括处理器的机器、装置或设备。本领域技术人员将认识到，对于一些实施例，包括其他类型的计算机可读介质，可存储计算机可访问的数据，比如磁带盒、闪存卡、数字视频光盘、伯努利盒、随机存取存储器(random access memory，简称RAM)和只读存储器(read-onlymemory，简称ROM)等。
如这里所使用的，“计算机可读介质”包括用于存储计算机程序的可执行指令的任何合适介质中的一个或多个，使得指令执行机器、系统、装置或设备可以读取(或取出)来自计算机可读介质的指令并执行用于执行所述方法的指令。合适的存储格式包含电子、磁性、光和电磁格式中的一个或多个。常规的示例性计算机可读介质的非穷举清单包括：便携式计算机磁盘、RAM、ROM、可擦除可编程只读存储器(erasable programmable read onlymemory，简称EPROM，或闪存)以及光存储设备，其中包括便携式光盘(compact disc，简称CD)、便携式数字视频光盘(digital video disc，简称DVD)、高清晰度DVD(highdefinition digital video disc，简称HD-DVDTM)和蓝光光碟等。
非瞬时性计算机可读介质包括所有类型的计算机可读介质，包括磁存储介质、光存储介质和固态存储介质，并且具体不包括信号。应当理解的是，软件可以安装在此处描述的设备上并可以随此处描述的设备一同出售。或者，可以获取软件并加载到设备中，包括通过光盘介质或以网络或分发系统的任何方式获取软件，例如，包括从软件开发者所有的服务器或从非软件开发者所有但为其所用的服务器获取软件。例如，该软件可以存储在服务器上以便通过互联网分发。
应理解，所描述的图中示出的组件的布置是示例性的，并且可能有其它布置。还应理解，由权利要求书界定的、下文描述的并且在各种框图中所说明的各种系统组件(和装置)表示根据本文中所公开的主题配置的一些系统中的逻辑组件。
例如，这些系统组件(和装置)中的一个或多个可以整体或部分地通过所描述的图中示出的布置中示出的至少部分组件实现。另外，尽管这些组件中的至少一个至少部分地实现于电子硬件组件并因此构成机器，但是其它组件可以实现于软件，当包含于执行环境中时所述组件构成机器、硬件或软件和硬件的组合。
更具体地，由权利要求书界定的至少一个组件至少部分实现于电子硬件组件，例如指令执行机器(例如，基于处理器的或包含处理器的机器)，和/或实现于专用电路或电路系统(例如，互连以执行专用功能的离散逻辑门)。其它组件可以实现于软件、硬件或软件和硬件的组合中。此外，可以组合这些其它组件中的一些或全部组件，可以完全省略一些组件并且可以添加其它组件，同时仍实现本文中描述的功能。因此，本文中描述的主题可以许多不同变化形式体现，且所有此类变化形式涵盖在权利要求书的范围内。
在以上描述中，除非另外指明，否则参考动作和由一个或多个设备执行的操作的符号表示来描述主题。因而，应理解，有时被称为计算机执行动作和操作的此类动作和操作包含构造形式的数据处理器的操作。这种操作对数据进行变换或将该数据保持在计算机的内存系统中各个位置，以本领域技术人员容易理解的方式重新配置或改变设备的操作。数据作为数据结构保存在内存的物理位置处，数据结构具有由数据格式限定的特定性质。然而，虽然在前文上下文中描述了主题，但这并不表示对所述主题的限制，因为所属领域的技术人员将了解，下文中描述的各种动作和操作也可以实施于硬件中。
为了促进对本文中描述的主题的理解，根据动作顺序描述许多方面。由权利要求限定的这些方面中的至少一个方面由电子硬件组件执行。例如，将认识到，可通过专用电路或电路系统，通过正由一个或多个处理器执行的程序指令或通过这两者的组合执行各个动作。本文中对任何动作顺序的描述并不意图暗示必须遵循用于执行此顺序而描述的特定次序。本文所描述的所有方法可以以任何适当的次序来执行，除非本文中另有说明或上下文另有清楚否定。
在描述主题(特别是在下面的权利要求的上下文中)中使用术语“一”，“一个”和“所述”以及类似的指示物将被解释为涵盖单数和复数，除非本文另有说明或与上下文明显矛盾。在此引证数值的范围仅旨在用作单独地提及每个单独的数值落在所述范围内描述的方法，除非在此另有说明，并且每个单独的数值并入到本说明书中就像它被单独地在此引证一样。此外，上述描述仅出于说明的目的，而不是出于限制的目的，寻求保护的范围由附属权利要求及其任何等效物来限定。本文提供的任何和所有示例或示例性语言(例如，“比如”)的使用仅旨在更好地说明主题，并且不会对主题的范围提出限制，除非另有声明。使用术语“基于”和其它类似短语指示在附属权利要求和书面描述中产生结果的条件，并不旨在排除产生所述结果的其它条件。本说明书中的任何语言都不应理解为指示实践本发明所必需的任何非声明的要素。
本文中描述的实施例包含发明人实施所要求的主题已知的一个或多个模式。应理解，所属领域的一般技术人员读了上述描述将明显了解上述实施例的变化形式。本发明人期望熟练的业内人士适当时采用此类变化，并且本发明人想以不同于本文中特定描述的其它方式来实践本发明所主张的主题。因此，所主张的主题包含可适用法律所准许的在附属权利要求中叙述的主题的所有变化和等效物。此外，除非本文另外指示或以其它方式明确指出与内容相矛盾，否则本发明涵盖上述要素以其所有可能的变化形式的任何组合。

Claims (11)

1.一种计算机实现方法，其特征在于，包括：
接收对多个帧缓冲的请求和填充所述帧缓冲的请求；
识别分别与不同参数相关联的所述多个帧缓冲；
将具有一个或多个公共参数的帧缓冲分成一组，以将所述帧缓冲分组为多个组，其中至少一个组包括多个帧缓冲；
将分组后的各个帧缓冲组映射到逻辑显示器；
基于所述帧缓冲组映射到的逻辑显示器，对所述各个帧缓冲组的子集的内容执行图像处理和图像创建；
使用至少一个物理显示器显示映射到所述逻辑显示器的所述帧缓冲的内容；
其中，所述不同的参数包括帧速率、伽玛、色域、分辨率、一个或多个像素数据传输速率要求、一个或多个图像处理特征集要求或亮度中的至少一个。
2.根据权利要求1所述的方法，其特征在于，所述帧缓冲分别与多个不同应用程序中的至少一个相关联，所述应用程序用于生成所述帧缓冲的内容。
3.根据权利要求1所述的方法，其特征在于，使用图形处理器或专用合成硬件中的至少一个进行合成。
4.根据权利要求1所述的方法，其特征在于，还包括：将涉及第一数量的帧缓冲的合成的第一结果与涉及第二数量的帧缓冲的另一合成的第二结果进行合并。
5.根据权利要求1所述的方法，其特征在于，使用单个物理显示器的不同区域显示映射到所述逻辑显示器的所述帧缓冲的内容。
6.根据权利要求1所述的方法，其特征在于，使用不同的物理显示器显示映射到所述逻辑显示器的所述帧缓冲的内容。
7.一种计算机可读存储介质，其特征在于，包括存储于非瞬时性计算机可读介质中的计算机可执行指令，所述指令在被处理器执行时指示所述处理器进行以下操作：
接收对多个帧缓冲的请求和填充所述帧缓冲的请求；
识别分别与不同参数相关联的所述多个帧缓冲；
将具有一个或多个公共参数的帧缓冲分成一组，以将所述帧缓冲分组为多个组，其中至少一个组包括多个帧缓冲；
将分组后的各个帧缓冲组映射到逻辑显示器；
基于所述帧缓冲组映射到的逻辑显示器，对所述各个帧缓冲组的子集的内容执行图像处理和图像创建；
使用至少一个物理显示器显示映射到所述逻辑显示器的所述帧缓冲的内容；
其中，所述不同的参数包括帧速率、伽玛、色域、分辨率、一个或多个像素数据传输速率要求、一个或多个图像处理特征集要求或亮度中的至少一个。
8.一种处理设备，其特征在于，包括：
非瞬时性存储器，用于存储指令；
一个或多个处理器，与所述非瞬时性存储器通信，其中，所述一个或多个处理器执行所述指令用于：
接收对多个帧缓冲的请求和填充所述帧缓冲的请求；
识别分别与不同参数相关联的所述多个帧缓冲；
将具有一个或多个公共参数的帧缓冲分成一组，以将所述帧缓冲分组为多个组，其中至少一个组包括多个帧缓冲；
将分组后的各个帧缓冲组映射到逻辑显示器；
基于所述帧缓冲组映射到的逻辑显示器，对所述各个帧缓冲组的子集的内容执行图像处理和图像创建；
使用至少一个物理显示器显示映射到所述逻辑显示器的所述帧缓冲的内容；
其中，所述不同的参数包括帧速率、伽玛、色域、分辨率、一个或多个像素数据传输速率要求、一个或多个图像处理特征集要求或亮度中的至少一个。
9.根据权利要求8所述的处理设备，其特征在于，所述处理器包括图形处理器。
10.一种处理系统，其特征在于，包括根据权利要求8所述的处理设备，还包括至少一个物理显示器。
11.一种处理系统，其特征在于，包括根据权利要求8所述的处理设备，还包括多个物理显示器。
CN201780041961.9A 2016-07-07 2017-07-07 将帧缓冲映射到逻辑显示器的装置及方法 Active CN109416828B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662359651P 2016-07-07 2016-07-07
US62/359,651 2016-07-07
US15/642,089 US20180012570A1 (en) 2016-07-07 2017-07-05 Apparatus and method for mapping frame buffers to logical displays
US15/642,089 2017-07-05
PCT/CN2017/092232 WO2018006869A1 (en) 2016-07-07 2017-07-07 Apparatus and method for mapping frame buffers to logical displays

Publications (2)

Publication Number Publication Date
CN109416828A CN109416828A (zh) 2019-03-01
CN109416828B true CN109416828B (zh) 2021-10-01

Family

ID=60911020

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780041961.9A Active CN109416828B (zh) 2016-07-07 2017-07-07 将帧缓冲映射到逻辑显示器的装置及方法

Country Status (5)

Country Link
US (1) US20180012570A1 (zh)
EP (1) EP3459041A1 (zh)
JP (1) JP2019529964A (zh)
CN (1) CN109416828B (zh)
WO (1) WO2018006869A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10354623B1 (en) * 2018-01-02 2019-07-16 Qualcomm Incorporated Adaptive buffer latching to reduce display janks caused by variable buffer allocation time
CN113163255B (zh) * 2021-03-31 2022-07-15 成都欧珀通信科技有限公司 视频播放方法、装置、终端及存储介质
CN113791858A (zh) * 2021-09-10 2021-12-14 中国第一汽车股份有限公司 一种显示方法、装置、设备及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101416491A (zh) * 2006-04-06 2009-04-22 三星电子株式会社 用于提供多屏幕的设备和用于动态配置多屏幕的方法
CN105653222A (zh) * 2015-12-31 2016-06-08 北京元心科技有限公司 一种实现多系统分屏运行的方法和装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62242232A (ja) * 1986-04-14 1987-10-22 Toshiba Corp 表示装置
JPS63217414A (ja) * 1987-03-05 1988-09-09 Hitachi Ltd 図形表示制御方式
JPS6478291A (en) * 1987-09-18 1989-03-23 Fujitsu Ltd Multiwindow control system
US5748866A (en) * 1994-06-30 1998-05-05 International Business Machines Corporation Virtual display adapters using a digital signal processing to reformat different virtual displays into a common format and display
US6618026B1 (en) * 1998-10-30 2003-09-09 Ati International Srl Method and apparatus for controlling multiple displays from a drawing surface
JP2000076432A (ja) * 1999-08-27 2000-03-14 Seiko Epson Corp 画像デ―タ補間装置、画像デ―タ補間方法および画像デ―タ補間プログラムを記録した媒体
JP3349698B2 (ja) * 2001-03-19 2002-11-25 松下電器産業株式会社 通信装置、通信方法、通信プログラム、記録媒体、移動局、基地局および通信システム
US6970173B2 (en) * 2001-09-14 2005-11-29 Ati Technologies, Inc. System for providing multiple display support and method thereof
US20040075743A1 (en) * 2002-05-22 2004-04-22 Sony Computer Entertainment America Inc. System and method for digital image selection
US7477205B1 (en) * 2002-11-05 2009-01-13 Nvidia Corporation Method and apparatus for displaying data from multiple frame buffers on one or more display devices
US20050285866A1 (en) * 2004-06-25 2005-12-29 Apple Computer, Inc. Display-wide visual effects for a windowing system using a programmable graphics processing unit
JP2006086728A (ja) * 2004-09-15 2006-03-30 Nec Viewtechnology Ltd 画像出力装置
EP1990798A4 (en) * 2006-03-01 2010-08-04 Nec Corp MOBILE TELEPHONE TERMINAL, ON-SCREEN DISPLAY CONTROL METHOD AND PROGRAM THEREOF
JP2008205641A (ja) * 2007-02-16 2008-09-04 Canon Inc 画像表示装置
US20100164839A1 (en) * 2008-12-31 2010-07-01 Lyons Kenton M Peer-to-peer dynamically appendable logical displays
JP4676011B2 (ja) * 2009-05-15 2011-04-27 株式会社東芝 情報処理装置、表示制御方法およびプログラム
JP2012083484A (ja) * 2010-10-08 2012-04-26 Seiko Epson Corp 表示装置、表示装置の制御方法、及び、プログラム
JP2015195572A (ja) * 2014-03-28 2015-11-05 パナソニックＩｐマネジメント株式会社 コンテンツ処理装置およびコンテンツ処理方法
US9940909B2 (en) * 2014-10-14 2018-04-10 Barco N.V. Display system with a virtual display

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101416491A (zh) * 2006-04-06 2009-04-22 三星电子株式会社 用于提供多屏幕的设备和用于动态配置多屏幕的方法
CN105653222A (zh) * 2015-12-31 2016-06-08 北京元心科技有限公司 一种实现多系统分屏运行的方法和装置

Also Published As

Publication number Publication date
JP2019529964A (ja) 2019-10-17
CN109416828A (zh) 2019-03-01
EP3459041A4 (en) 2019-03-27
US20180012570A1 (en) 2018-01-11
EP3459041A1 (en) 2019-03-27
WO2018006869A1 (en) 2018-01-11

Similar Documents

Publication Publication Date Title
US10885607B2 (en) Storage for foveated rendering
CN110377257B (zh) 图层合成方法、装置、电子设备及存储介质
US8384738B2 (en) Compositing windowing system
US7969444B1 (en) Distributed rendering of texture data
US8803896B2 (en) Providing a coherent user interface across multiple output devices
BR112019012641A2 (pt) renderização foveada em arquiteturas em bloco
US20110292060A1 (en) Frame buffer sizing to optimize the performance of on screen graphics in a digital electronic device
JP2018512644A (ja) 低品質タイルを使用してメモリ帯域幅を減らすためのシステムおよび方法
US9786256B2 (en) Method and device for generating graphical user interface (GUI) for displaying
US20130328922A1 (en) Cell-based composited windowing system
CN110363831B (zh) 图层合成方法、装置、电子设备及存储介质
CN109416828B (zh) 将帧缓冲映射到逻辑显示器的装置及方法
EP2804150A1 (en) Texture address mode discarding filter taps
WO2018120992A1 (zh) 一种窗口渲染方法及终端
US10417814B2 (en) Method and apparatus for blending layers within a graphics display component
CN112596843A (zh) 图像处理方法、装置、电子设备及计算机可读存储介质
CN114998087B (zh) 渲染方法及装置
KR20160004096A (ko) 밉맵 생성 방법 및 장치
US20150242988A1 (en) Methods of eliminating redundant rendering of frames
CN114697555B (zh) 一种图像处理方法、装置、设备及存储介质
US10424084B2 (en) Digital content rendering that supports alpha is shape (AIS) as part of knockout groups
CN110347463B (zh) 图像处理方法、相关设备及计算机存储介质
US7508398B1 (en) Transparent antialiased memory access
US9148699B2 (en) Optimized algorithm for construction of composite video from a set of discrete video sources
US20150015586A1 (en) Systems and methods for rendering and downsampling an image

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant