CN109390356A - 一种阵列基板及其制备方法 - Google Patents

一种阵列基板及其制备方法 Download PDF

Info

Publication number
CN109390356A
CN109390356A CN201811183456.0A CN201811183456A CN109390356A CN 109390356 A CN109390356 A CN 109390356A CN 201811183456 A CN201811183456 A CN 201811183456A CN 109390356 A CN109390356 A CN 109390356A
Authority
CN
China
Prior art keywords
signal line
via hole
data signal
grid
contact portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811183456.0A
Other languages
English (en)
Other versions
CN109390356B (zh
Inventor
顺布乐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201811183456.0A priority Critical patent/CN109390356B/zh
Publication of CN109390356A publication Critical patent/CN109390356A/zh
Application granted granted Critical
Publication of CN109390356B publication Critical patent/CN109390356B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请提供一种阵列基板及其制备方法，所述阵列基板包括：衬底基板，以及依次制备于所述衬底基板上的半导体层、第一绝缘层、第一栅极信号线；数据信号线，与所述第一栅极信号线同层并绝缘设置，均位于所述第一绝缘层上；第二绝缘层，制备于所述第一栅极信号线以及所述数据信号线上；桥接部，制备于所述第二绝缘层上，且所述桥接部的两端分别与位于所述栅极线两侧的所述数据信号线的一部分重叠；第三绝缘层，制备于所述桥接部上；接触部，对应所述桥接部的两端与所述数据信号线重叠的部分制备于所述第三绝缘层上；其中，所述接触部通过过孔将所述桥接部与所述数据信号线连接，以及将所述数据信号线与所述半导体层连接。

Description

一种阵列基板及其制备方法
技术领域
本申请涉及阵列基板制造领域，尤其涉及一种阵列基板及其制备方法。
背景技术
目前阵列基板的制造中，通常数据信号线与阳极信号线均为同一金属层(SD金属层)制作，由于两者的布线相隔较近，在黄光时有可能会发生PR残留或刻蚀时掉落颗粒(Particle)，而发生SD残留的风险，导致数据信号线与阳极信号线发生短路现象。
因此，现有技术存在缺陷，急需改进。
发明内容
本申请提供一种阵列基板及其制备方法，能够避免数据信号线与阳极信号线发生短路，从而提高产品良率。
为解决上述问题，本申请提供的技术方案如下：
本申请提供一种阵列基板，包括：
衬底基板；
半导体层，制备于所述衬底基板上；
第一绝缘层，制备于所述半导体层上；
第一栅极信号线，制备于所述第一绝缘层上；
数据信号线，与所述第一栅极信号线同层，并且均设置于所述第一绝缘层上，所述数据信号线与所述第一栅极信号线相互绝缘；
第二绝缘层，制备于所述第一栅极信号线以及所述数据信号线上；
桥接部，制备于所述第二绝缘层上，且所述桥接部的两端分别与位于所述第一栅极信号线两侧的所述数据信号线的至少一部分重叠；
第三绝缘层，制备于所述桥接部上；
接触部，对应所述桥接部的两端与所述数据信号线重叠的部分制备于所述第三绝缘层上；
其中，所述接触部通过过孔将所述桥接部与所述数据信号线连接，以及将所述数据信号线与所述半导体层连接。
在本申请的阵列基板中，所述数据信号线与所述第一栅极信号线经同一道光罩工艺形成，所述数据信号线包括第一分段和第二分段，所述第一分段和所述第二分段分别位于所述第一栅极信号线的两侧，所述第一分段和所述第二分段均与所述第一栅极信号线绝缘。
在本申请的阵列基板中，在俯视视角下，所述桥接部与所述第一栅极信号线交叉，且所述桥接部的两端分别与所述第一分段和所述第二分段的至少一部分重叠。
在本申请的阵列基板中，所述桥接部的两端分别与所述第一栅极信号线两侧的所述数据信号线形成第一重叠区域，所述第一重叠区域与所述半导体层对应的部分形成第二重叠区域。
在本申请的阵列基板中，所述过孔包括第一过孔与第二过孔，所述第一过孔与所述第二过孔分别位于所述第一栅极信号线的对应部分两侧的所述第一重叠区域内，并且所述第一过孔还对应位于所述第二重叠区域内。
在本申请的阵列基板中，所述接触部包括第一接触部与第二接触部，所述第一接触部通过所述第一过孔分别与所述桥接部、所述数据信号线以及所述半导体层连接，所述第二接触部通过所述第二过孔分别与所述桥接部以及所述数据信号线连接。
在本申请的阵列基板中，所述阵列基板还包括制备于所述第三绝缘层上的阳极信号线，所述接触部与所述阳极信号线经同一道光罩工艺形成，并且相互绝缘设置。
本申请还提供一种阵列基板的制备方法，所述方法包括以下步骤：
步骤S10，提供一衬底基板，所述衬底基板上制备有半导体层、第一绝缘层以及第一栅极金属层，图案化后形成绝缘设置的第一栅极信号线与数据信号线，并形成连接所述半导体层的第一挖孔；
步骤S20，依次制备第二绝缘层以及第二栅极金属层，图案化后形成桥接部，所述桥接部的两端分别与所述第一栅极信号线两侧的所述数据信号线形成重叠区域，且在对应所述重叠区域的部位形成第二挖孔；
步骤S30，制备第三绝缘层，图案化后在对应所述第一栅极信号线两侧的所述重叠区域形成第三挖孔，其中，所述第一挖孔与所述第二挖孔以及所述第三挖孔叠加形成第一过孔，所述第二挖孔与所述第三挖孔叠加形成第二过孔；
步骤S40，制备源漏金属层，图案化后形成对应所述第一过孔以及所述第二过孔的接触部；
其中，所述接触部将所述桥接部与所述数据信号线连接，以及将所述数据信号线与所述半导体层连接。
在本申请的制备方法中，所述第一过孔与所述第二过孔分别位于所述第一栅极信号线两侧的所述重叠区域内，且所述第一过孔对应连接所述半导体层的所述源极区域，所述第二过孔对应连接所述数据信号线。
在本申请的制备方法中，所述接触部包括第一接触部与第二接触部，所述第一接触部经由所述第一过孔分别与所述桥接部、所述数据信号线以及所述半导体层连接，所述第二接触部经由所述第二过孔分别与所述桥接部以及所述数据信号线连接。
本申请的有益效果为：相较于现有的阵列基板，本申请提供的阵列基板及其制备方法，通过在第一栅极信号线形成的同时，一并形成数据信号线，而数据信号线分段绝缘的设置于第一栅极信号线的两侧，且通过桥接的方式实现数据信号的导通，制程工艺简单，在不增加原有工艺的基础上，避免了数据信号线与阳极信号线的短路现象，从而提高了产品良率。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的阵列基板的制备方法流程图；
图2A～2D为本申请实施例提供的阵列基板的制备流程示意图；
图3A为图2D所示的阵列基板沿B-B’线的剖视图；
图3B为图2D所示的阵列基板沿A-A’线的剖视图；
图4为本申请实施例提供的阵列基板的线路俯视图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。在图中，结构相似的单元是用以相同标号表示。
本申请针对现有技术的阵列基板，由于数据信号线与阳极信号线同层制备，制备过程中刻蚀不完全存在金属残留等问题，从而导致数据信号线与阳极信号线短路，进而影响产品良率的技术问题，本实施例能够解决该缺陷。
本申请提供一种阵列基板的制备方法，如图1所示，为本申请实施例提供的阵列基板的制备方法流程图。结合图2A～2D，为本申请实施例提供的阵列基板的制备流程示意图。所述方法包括以下步骤：
步骤S10，提供一衬底基板，所述衬底基板上制备有半导体层、第一绝缘层以及第一栅极金属层，图案化后形成绝缘设置的第一栅极信号线与数据信号线，并形成连接所述半导体层的第一挖孔；
具体参照图2A所示，所述衬底基板(图中未标示)上还可以先制备一层缓冲层(图中未标示)，在所述缓冲层上形成图案化的所述半导体层20，然后依次制备所述第一绝缘层(图中未标示)以及所述第一栅极金属层21，图案化后形成所述第一栅极信号线210、第一栅极212、以及位于相邻两条所述第一栅极信号线210之间的所述数据信号线211；其中，所述数据信号线211包括第一分段211A和第二分段211B，所述第一分段211A和所述第二分段211B分别位于所述第一栅极信号线210的两侧，所述第一分段211A和所述第二分段211B均与所述第一栅极信号线210绝缘。与此同时，在所述第一分段211A或所述第二分段211B以及所述第一绝缘层上形成连通所述半导体层20的所述第一挖孔22。
步骤S20，依次制备第二绝缘层以及第二栅极金属层，图案化后形成桥接部，所述桥接部的两端分别与所述第一栅极信号线两侧的所述数据信号线形成重叠区域，且在对应所述重叠区域的部位形成第二挖孔；
具体结合图2B所示，第二栅极金属层23图案化后形成桥接部230、第二栅极信号线231以及第二栅极232，所述桥接部230横跨所述第一栅极信号线210，且两端分别与所述第一分段211A以及所述第二分段211B形成第一重叠区域24，第二挖孔25对应位于所述第一重叠区域24内，所述第二挖孔25漏出所述数据信号线211的一部分，所述第二挖孔25与所述第一挖孔22叠加漏出所述半导体层20，所述第一重叠区域24与所述半导体层20形成第二重叠区域(图中未标示)。
步骤S30，制备第三绝缘层，图案化后在对应所述第一栅极信号线两侧的所述重叠区域形成第三挖孔，其中，所述第一挖孔与所述第二挖孔以及所述第三挖孔叠加形成第一过孔，所述第二挖孔与所述第三挖孔叠加形成第二过孔；
具体结合图2C所示，所述第三绝缘层(图中未标示)图案化后形成第三挖孔26，所述第一挖孔22与所述第二挖孔25以及所述第三挖孔26叠加形成第一过孔(如图3A中的391)，所述第二挖孔25与所述第三挖孔26叠加形成第二过孔(如图3A中的392)；所述第一过孔与所述第二过孔分别位于所述第一栅极信号线210两侧的所述第一重叠区域24内，且所述第一过孔对应连接所述半导体层20，所述第二过孔对应连接所述数据信号线211。
步骤S40，制备源漏金属层，图案化后形成对应所述第一过孔以及所述第二过孔的接触部；
具体结合图2D所示，源漏金属层27图案化后形成阳极信号线270、源漏极271、金属信号线272、以及接触部273。所述接触部273将所述桥接部230与所述数据信号线211连接，以及将所述数据信号线211与所述半导体层20连接；使得所述数据信号线211上的数据信号依次通过所述接触部273、所述桥接部230、所述接触部273、所述半导体层20进行导通。所述阳极信号线270通过所述第三挖孔26与所述第二栅极金属层23以及所述半导体层20接触；所述源漏极271通过所述第三挖孔26与所述半导体层20以及所述第一栅极212接触；所述金属信号线272通过所述第三挖孔26与所述半导体层20以及所述第二栅极信号线231接触。
所述接触部273包括第一接触部273A与第二接触部273B，所述第一接触部273A经由所述第一过孔分别与所述桥接部230、所述数据信号线211以及所述半导体层20连接，所述第二接触部273B经由所述第二过孔分别与所述桥接部230以及所述数据信号线211连接。
请参照图3A所示，为图2D所示的阵列基板沿B-B’线的剖视图。所述阵列基板包括：衬底基板30；缓冲层31，制备于所述衬底基板30上；半导体层32，制备于所述缓冲层31上；第一绝缘层33，制备于所述半导体层32上；第一栅极信号线341，制备于所述第一绝缘层33上；数据信号线342，与所述第一栅极信号线341同层，且均设置于所述第一绝缘层33上，所述数据信号线342与所述第一栅极信号线341相互绝缘；第二绝缘层35，制备于所述第一栅极信号线341以及所述数据信号线342上；桥接部36，制备于所述第二绝缘层35上，且所述桥接部36的两端分别与位于所述第一栅极信号线341两侧的所述数据信号线342的至少一部分重叠；第三绝缘层37，制备于所述桥接部36上；接触部38，对应所述桥接部36的两端与所述数据信号线342重叠的部分制备于所述第三绝缘层37上；其中，所述接触部38通过过孔39将所述桥接部36与所述数据信号线342连接，以及将所述数据信号线342与所述半导体层32连接；使得所述数据信号线342上的数据信号依次通过所述接触部38、所述桥接部36、所述接触部38、所述半导体层32进行导通。
其中，所述数据信号线342与所述第一栅极信号线341是由第一栅极金属层34经同一道光罩工艺形成，所述数据信号线342包括第一分段和第二分段，所述第一分段和所述第二分段分别位于所述第一栅极信号线341的两侧，所述第一分段和所述第二分段均与所述第一栅极信号线341绝缘。在俯视视角下，所述桥接部36跨过所述第一栅极信号线341，即与所述第一栅极信号线341相交；所述桥接部36的两端分别与所述第一栅极信号线341两侧的所述数据信号线342形成第一重叠区域，所述第一重叠区域与所述半导体层32对应的部分形成第二重叠区域。
所述过孔39包括第一过孔391与第二过孔392，所述第一过孔391与所述第二过孔392分别位于所述第一栅极信号线341的对应部分两侧的所述第一重叠区域内，并且所述第一过孔391还对应位于所述第二重叠区域内。所述第一过孔391贯穿所述第三绝缘层37、所述桥接部36、所述第二绝缘层35、所述数据信号线342以及所述第一绝缘层33，并连接所述半导体层32的源极区域；所述第二过孔392贯穿所述第三绝缘层37、所述桥接部36、所述第二绝缘层35，并连接所述数据信号线342。
所述接触部38包括第一接触部381与第二接触部382，所述第一接触部381通过所述第一过孔391分别与所述桥接部36、所述数据信号线342以及所述半导体层32的所述源极区域连接；所述第二接触部382通过所述第二过孔392分别与所述桥接部36以及所述数据信号线342连接。所述数据信号线342上的所述数据信号通过所述第二接触部382、所述桥接部36以及所述第一接触部381实现导通。
请参照图3B所示，为图2D所示的阵列基板沿A-A’线的剖视图。所述阵列基板还包括制备于所述第三绝缘层37上的阳极信号线40，所述接触部38与所述阳极信号线40经同一道光罩工艺形成，并且相互绝缘设置，因此，不用增加新的光罩制程，不用额外增加成本。由于所述阳极信号线40与所述数据信号线342之间间隔有所述第二绝缘层35以及所述第三绝缘层37，因此，能够避免所述阳极信号线40与所述数据信号线342之间发生短路现象。
如图4所示，为本申请实施例提供的阵列基板的线路俯视图。所述阵列基板包括：半导体层41，设置于衬底基板(图中未标示)上；第一栅极金属层42与所述半导体层41绝缘设置，所述第一栅极金属层42图案化后形成的第一栅极信号线420以及数据信号线421，所述第一栅极信号线420以及所述数据信号线421与所述半导体层41之间设置有第一绝缘层(图中未标示)；所述数据信号线421呈分段间隔的设置于相邻两所述第一栅极信号线420之间，所述数据信号线421包括第一分段421A与第二分段421B，所述第一分段421A与所述第二分段421B分别设置于所述第一栅极信号线420的两侧，并且与所述第一栅极信号线420绝缘设置。
所述阵列基板还包括：桥接部43，所述桥接部43与所述第一栅极信号线420以及所述数据信号线421之间设置有第二绝缘层(图中未标示)，且所述桥接部43跨过所述第一栅极信号线420，所述桥接部43的两端分别与位于所述第一栅极信号线420两侧的所述第一分段421A与所述第二分段421B的至少一部分重叠；阳极信号线44与所述桥接部43之间设置有第三绝缘层(图中未标示)；且在图案化形成所述阳极信号线44的同时，一并形成接触部45，所述接触部45与所述阳极信号线44绝缘设置，所述接触部45对应形成于所述桥接部43两端的过孔(如图3A中的39)中；所述接触部45包括第一接触部450与第二接触部451，其中，所述第一接触部450通过第一过孔(如图3A中的391)与所述第一分段421A以及所述半导体层41连接，所述第二接触部451通过第二过孔(如图3A中的392)与所述第二分段421B连接；由此将所述数据信号线421上的数据信号导通。
本申请提供的阵列基板及其制备方法，通过在第一栅极信号线形成的同时，一并形成数据信号线，而数据信号线分段绝缘的设置于第一栅极信号线的两侧，且通过桥接的方式实现数据信号的导通，制程工艺简单，在不增加原有工艺的基础上，避免了数据信号线与阳极信号线的短路现象，从而提高了产品良率。
综上所述，虽然本申请已以优选实施例揭露如上，但上述优选实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种阵列基板，其特征在于，包括：
衬底基板；
半导体层，制备于所述衬底基板上；
第一绝缘层，制备于所述半导体层上；
第一栅极信号线，制备于所述第一绝缘层上；
数据信号线，与所述第一栅极信号线同层，并且均设置于所述第一绝缘层上，所述数据信号线与所述第一栅极信号线相互绝缘；
第二绝缘层，制备于所述第一栅极信号线以及所述数据信号线上；
桥接部，制备于所述第二绝缘层上，且所述桥接部的两端分别与位于所述第一栅极信号线两侧的所述数据信号线的至少一部分重叠；
第三绝缘层，制备于所述桥接部上；
接触部，对应所述桥接部的两端与所述数据信号线重叠的部分制备于所述第三绝缘层上；
其中，所述接触部通过过孔将所述桥接部与所述数据信号线连接，以及将所述数据信号线与所述半导体层连接。
2.根据权利要求1所述的阵列基板，其特征在于，所述数据信号线与所述第一栅极信号线经同一道光罩工艺形成，所述数据信号线包括第一分段和第二分段，所述第一分段和所述第二分段分别位于所述第一栅极信号线的两侧，所述第一分段和所述第二分段均与所述第一栅极信号线绝缘。
3.根据权利要求2所述的阵列基板，其特征在于，在俯视视角下，所述桥接部与所述第一栅极信号线交叉，且所述桥接部的两端分别与所述第一分段和所述第二分段的至少一部分重叠。
4.根据权利要求1所述的阵列基板，其特征在于，所述桥接部的两端分别与所述第一栅极信号线两侧的所述数据信号线形成第一重叠区域，所述第一重叠区域与所述半导体层对应的部分形成第二重叠区域。
5.根据权利要求4所述的阵列基板，其特征在于，所述过孔包括第一过孔与第二过孔，所述第一过孔与所述第二过孔分别位于所述第一栅极信号线的对应部分两侧的所述第一重叠区域内，并且所述第一过孔还对应位于所述第二重叠区域内。
6.根据权利要求5所述的阵列基板，其特征在于，所述接触部包括第一接触部与第二接触部，所述第一接触部通过所述第一过孔分别与所述桥接部、所述数据信号线以及所述半导体层连接，所述第二接触部通过所述第二过孔分别与所述桥接部以及所述数据信号线连接。
7.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括制备于所述第三绝缘层上的阳极信号线，所述接触部与所述阳极信号线经同一道光罩工艺形成，并且相互绝缘设置。
8.一种阵列基板的制备方法，其特征在于，所述方法包括以下步骤：
步骤S 10，提供一衬底基板，所述衬底基板上制备有半导体层、第一绝缘层以及第一栅极金属层，图案化后形成绝缘设置的第一栅极信号线与数据信号线，并形成连接所述半导体层的第一挖孔；
步骤S20，依次制备第二绝缘层以及第二栅极金属层，图案化后形成桥接部，所述桥接部的两端分别与所述第一栅极信号线两侧的所述数据信号线形成重叠区域，且在对应所述重叠区域的部位形成第二挖孔；
步骤S30，制备第三绝缘层，图案化后在对应所述第一栅极信号线两侧的所述重叠区域形成第三挖孔，其中，所述第一挖孔与所述第二挖孔以及所述第三挖孔叠加形成第一过孔，所述第二挖孔与所述第三挖孔叠加形成第二过孔；
步骤S40，制备源漏金属层，图案化后形成对应所述第一过孔以及所述第二过孔的接触部；
其中，所述接触部将所述桥接部与所述数据信号线连接，以及将所述数据信号线与所述半导体层连接。
9.根据权利要求8所述的制备方法，其特征在于，所述第一过孔与所述第二过孔分别位于所述第一栅极信号线两侧的所述重叠区域内，且所述第一过孔对应连接所述半导体层的所述源极区域，所述第二过孔对应连接所述数据信号线。
10.根据权利要求9所述的制备方法，其特征在于，所述接触部包括第一接触部与第二接触部，所述第一接触部经由所述第一过孔分别与所述桥接部、所述数据信号线以及所述半导体层连接，所述第二接触部经由所述第二过孔分别与所述桥接部以及所述数据信号线连接。
CN201811183456.0A 2018-10-11 2018-10-11 一种阵列基板及其制备方法 Active CN109390356B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811183456.0A CN109390356B (zh) 2018-10-11 2018-10-11 一种阵列基板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811183456.0A CN109390356B (zh) 2018-10-11 2018-10-11 一种阵列基板及其制备方法

Publications (2)

Publication Number Publication Date
CN109390356A true CN109390356A (zh) 2019-02-26
CN109390356B CN109390356B (zh) 2021-06-25

Family

ID=65427474

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811183456.0A Active CN109390356B (zh) 2018-10-11 2018-10-11 一种阵列基板及其制备方法

Country Status (1)

Country Link
CN (1) CN109390356B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1541039A (zh) * 2003-02-05 2004-10-27 ����Sdi��ʽ���� 阳极电极层作为电源层的平板显示器及其制造方法
CN102034750A (zh) * 2009-09-25 2011-04-27 北京京东方光电科技有限公司 阵列基板及其制造方法
CN102881711A (zh) * 2012-09-25 2013-01-16 南京中电熊猫液晶显示科技有限公司 一种主动式oled
CN102891163A (zh) * 2011-07-19 2013-01-23 奇美电子股份有限公司 有机电激发光显示装置
CN106292036A (zh) * 2016-09-28 2017-01-04 厦门天马微电子有限公司 一种阵列基板、显示装置及其制作方法
US20180275474A1 (en) * 2015-10-12 2018-09-27 Semiconductor Energy Laboratory Co., Ltd. Display panel, input/output device, data processor, and method for manufacturing display panel

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1541039A (zh) * 2003-02-05 2004-10-27 ����Sdi��ʽ���� 阳极电极层作为电源层的平板显示器及其制造方法
CN102034750A (zh) * 2009-09-25 2011-04-27 北京京东方光电科技有限公司 阵列基板及其制造方法
CN102891163A (zh) * 2011-07-19 2013-01-23 奇美电子股份有限公司 有机电激发光显示装置
CN102881711A (zh) * 2012-09-25 2013-01-16 南京中电熊猫液晶显示科技有限公司 一种主动式oled
US20180275474A1 (en) * 2015-10-12 2018-09-27 Semiconductor Energy Laboratory Co., Ltd. Display panel, input/output device, data processor, and method for manufacturing display panel
CN106292036A (zh) * 2016-09-28 2017-01-04 厦门天马微电子有限公司 一种阵列基板、显示装置及其制作方法

Also Published As

Publication number Publication date
CN109390356B (zh) 2021-06-25

Similar Documents

Publication Publication Date Title
CN109037235B (zh) 阵列基板及其制作方法
US9711541B2 (en) Display panel and method for forming an array substrate of a display panel
CN101295717B (zh) 薄膜晶体管面板及其制造方法
US9201095B2 (en) Structure of bridging electrode
CN104698707A (zh) 阵列基板及其形成方法、显示装置
EP3316098B1 (en) Capacitive touch screen, manufacturing method thereof and display device
CN103914176B (zh) 一种显示装置及其断线修复方法
CN108958563B (zh) 触摸屏及其制作方法、显示基板和触控显示装置
CN103560134A (zh) 一种阵列基板及其制作方法、显示装置
CN110750175B (zh) 触控显示基板及其制作与检测方法、装置及触控检测方法
CN104319274B (zh) 阵列基板及其制作方法、显示面板及显示装置
CN110416270B (zh) Oled显示面板及其检测方法、显示装置
CN108984034A (zh) 触控结构以及触控结构的制造方法
KR101985894B1 (ko) 터치 스크린 패널 및 그의 제조방법
US20170040236A1 (en) Array substrate, method for manufacture the same, and display device
CN103439844A (zh) 阵列基板、显示装置及制作阵列基板的方法
CN105425492A (zh) 阵列基板及其制备方法
CN101587407B (zh) 一种电容式触摸屏及其制造方法
CN109390356A (zh) 一种阵列基板及其制备方法
WO2016037373A1 (zh) 薄膜晶体管阵列基板及薄膜晶体管阵列基板的制备方法
KR20160008680A (ko) 유기발광 표시장치 및 이를 제조하는 방법
CN109411518B (zh) 一种有机发光二极管显示器及其制作方法
CN101576794A (zh) 一种电容式触摸屏布线及其制造方法
TWI427519B (zh) Capacitive touch structure and manufacturing method thereof
KR101378601B1 (ko) 터치 윈도우 및 이의 전극 구조 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant