CN109390355A - 显示基板及其制备方法和显示装置 - Google Patents
显示基板及其制备方法和显示装置 Download PDFInfo
- Publication number
- CN109390355A CN109390355A CN201811094181.3A CN201811094181A CN109390355A CN 109390355 A CN109390355 A CN 109390355A CN 201811094181 A CN201811094181 A CN 201811094181A CN 109390355 A CN109390355 A CN 109390355A
- Authority
- CN
- China
- Prior art keywords
- electrode
- underlay substrate
- base plate
- layer pattern
- backwards
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 134
- 229920002120 photoresistant polymer Polymers 0.000 claims description 45
- 239000004020 conductor Substances 0.000 claims description 28
- 238000005286 illumination Methods 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 23
- 230000008569 process Effects 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 13
- 238000001704 evaporation Methods 0.000 claims description 7
- 230000008020 evaporation Effects 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 5
- 230000000717 retained effect Effects 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 2
- 230000001186 cumulative effect Effects 0.000 claims 1
- 230000008092 positive effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 113
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明公开了一种显示基板及其制备方法和显示装置，该显示基板包括：衬底基板，衬底基板上形成有绝缘缓冲层，绝缘缓冲层上设置有呈阵列排布的若干个容纳孔，容纳孔内设置有像素发光区域，对应像素发光区域的位置形成有第一电极图形，第一电极图形背向衬底基板的一侧形成有有机功能层图形，有机功能层图形在衬底基板上的正投影完全覆盖第一电极图形在衬底基板上的正投影，有机功能层图形在衬底基板上的正投影的边缘与第一电极图形在衬底基板上的正投影的边缘没有交点；有机功能层图形背向第一电极图形的一侧且对应像素发光区域的位置形成有第二电极图形。发明的技术方案可增大OLED的发光面积，提升像素的开口率。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种显示基板及其制备方法和显示装置。
背景技术
近十年来有机发光二极管(Organic Light-Emitting Diode，简称OLED)技术在全球范围内发展迅猛。其中，OLED具有：自主发光，轻薄，发光效率高，反应速度快，能耗低以及能够用于柔性显示等优点。
在现有的无源矩阵驱动的OLED显示面板中，为避免同一像素中OLED的阴极图形和阳极图形之间发生短路，往往在对应像素发光区域的位置形成阳极图形之后，再形成一层绝缘缓冲层，绝缘缓冲层上形成有若干个开口，开口位于像素发光区域内，且开口的尺寸小于像素发光区的尺寸，此时阳极图形的边缘会被绝缘缓冲层所覆盖；在后续工艺中，在阳极图形背向阵列基板的一侧依次形成有机功能层图形和阴极图形。由于阳极图形的边缘会被绝缘缓冲层所覆盖，因而可有效避免后续形成的阴极图形与预先形成的阳极图形之间发生短路。
然而，由于阳极图形的边缘会被绝缘缓冲层所覆盖，使得阳极图形与有机功能层之间的接触面积减小，像素中OLED的实际发光面积小于设定的像素发光区域的面积，像素的开口率减小。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种显示基板及其制备方法和显示装置。
为实现上述目的，本发明提供了一种显示基板，包括：衬底基板，所述衬底基板上形成有绝缘缓冲层，所述绝缘缓冲层上设置有呈阵列排布的若干个容纳孔，所述容纳孔内设置有像素发光区域，对应所述像素发光区域的位置形成有第一电极图形，所述第一电极图形背向所述衬底基板的一侧形成有有机功能层图形；
所述绝缘缓冲层背向所述衬底基板的一侧表面与所述衬底基板之间具有第一距离，所述有机功能层图形背向所述衬底基板的一侧表面与所述衬底基板之间具有第二距离，所述第一距离大于或等于所述第二距离，所述有机功能层图形在所述衬底基板上的正投影完全覆盖所述第一电极图形在所述衬底基板上的正投影，所述有机功能层图形在所述衬底基板上的正投影的边缘与所述第一电极图形在所述衬底基板上的正投影的边缘没有交点；
所述有机功能层图形背向所述第一电极图形的一侧且对应所述像素发光区域的位置形成有第二电极图形。
可选地，位于同一行的所述第一电极图形通过第一导电连接图形电连接，所述第一导电连接图形与所述第一电极图形同层设置；
位于同一列的所述第二电极图形通过第二导电连接图形电连接，所述第二导电连接图形与所述第二电极图形同层设置。
可选地，在所述绝缘缓冲层背向所述衬底基板的一侧还形成有沿行方向排布的若干个隔离条，所述隔离条沿列方向延伸；
相邻所述隔离条之间形成有间隔区域，所述间隔区域在所述第二电极图形所处平面的正投影正好覆盖所述第二电极图形和所述第二导电连接图形；
所述隔离条的平行于所述衬底基板的截面的面积在沿远离所述衬底基板的方向上逐渐增大。
可选地，各所述第一电极图形之间彼此绝缘，全部所述第二电极图形电连接。
可选地，所述容纳孔的平行于所述衬底基板的截面的面积在沿远离所述衬底基板的方向上逐渐增大。
可选地，所述绝缘缓冲层的材料为正性光刻胶。
为实现上述目的，本发明提供了一种显示装置，包括：如上述的显示基板。
为实现上述目的，本发明还提供了一种显示基板的制备方法，包括：
在衬底基板上对应像素发光区域的位置形成第一电极图形；
在所述衬底基板上形成绝缘缓冲层，所述绝缘缓冲层上设置有呈阵列排布的若干个容纳孔，所述像素发光区域位于所述容纳孔内，所述绝缘缓冲层背向所述衬底基板的一侧表面与所述衬底基板之间具有第一距离；
在所述第一电极图形背向所述衬底基板的一侧形成有机功能图形，所述有机功能层图形背向所述衬底基板的一侧表面与所述衬底基板之间具有第二距离，所述第一距离大于或等于所述第二距离，所述有机功能层图形在所述衬底基板上的正投影完全覆盖所述第一电极图形在所述衬底基板上的正投影，所述有机功能层图形在所述衬底基板上的正投影的边缘与所述第一电极图形在所述衬底基板上的正投影的边缘没有交点；
在所述有机功能层图形背向所述第一电极图形的一侧且对应所述像素发光区域的位置形成第二电极图形。
可选地，所述在所述衬底基板上形成绝缘缓冲层的步骤具体包括：
在所述衬底基板上涂布正性光刻胶；
利用第一预设掩膜板来对所述正性光刻胶进行曝光，所述正性光刻胶上对应待形成容纳孔的区域被光照，其他区域未被光照；
利用显影液对所述正性光刻胶进行显影处理，所述正性光刻胶上被光照的部分被去除以形成所述容纳孔，余下的所述正性光刻胶构成所述绝缘缓冲层，所述容纳孔的平行于所述衬底基板的截面的面积在沿远离所述衬底基板的方向上逐渐增大。
可选地，所述在所述第一电极图形背向所述衬底基板的一侧形成有机功能图形的步骤具体包括：
通过蒸镀工艺在所述第一电极图形背向所述衬底基板的一侧且位于所述容纳孔内蒸镀有机功能材料，以得到所述有机功能图形。
可选地，位于同一行的所述第一电极图形通过第一导电连接图形电连接，所述第一导电连接图形与所述第一电极图形同层设置；位于同一列的所述第二电极图形通过第二导电连接图形电连接，所述第二导电连接图形与所述第二电极图形同层设置；
所述在所述有机功能层图形背向所述第一电极图形的一侧且对应所述像素发光区域的位置形成第二电极图形的步骤之前，还包括：
在所述绝缘缓冲层背向所述衬底基板的一侧形成沿行方向排布的若干个隔离条，具体包括：
在所述有机功能层图形背向所述衬底基板的一侧涂布负性光刻胶；
利用第二预设掩膜板来对所述负性光刻胶进行曝光，所述负性光刻胶上对应后续未形成有所述第二导电连接图形和所述第二电极图形的区域被光照，其他区域未被光照；
利用显影液对所述负性光刻胶进行显影处理，所述负性光刻胶上未被光照的部分被去除，所述负性光刻胶上被光照的部分保留，以得到沿行方向排布的若干个隔离条，所述隔离条的平行于所述衬底基板的截面的面积在沿远离所述衬底基板的方向上逐渐增大；
所述在所述有机功能层图形背向所述第一电极图形的一侧且对应所述像素发光区域的位置形成第二电极图形的步骤具体包括：
以所述隔离条作为掩膜板，向位于所述隔离条之间的间隔区域蒸镀导电材料，其中位于所述像素发光区域的导电材料构成所述第二电极图形，位于所述间隔区域内且在所述像素发光区域之外的导电材料构成所述第二导电连接图形。
附图说明
图1为现有技术中涉及一种OLED显示基板的俯视图；
图2a为图1中A-A向的截面示意图；
图2b为图1中B-B向的截面示意图；
图3为本发明实施例一提供的一种显示基板的俯视图；
图4a为图3中A-A向的截面示意图；
图4b为图3中B-B向的截面示意图；
图5为本发明实施例一提供的一种显示基板的制备方法的流程图；
图6a为经过步骤S101后所得到显示基板的截面示意图；
图6b为经过步骤S102后所得到显示基板的截面示意图；
图6c为经过步骤S103后所得到显示基板的截面示意图；
图7为本发明实施例二提供的一种显示基板的俯视图；
图8a为图7中A-A向截面示意图；
图8b为图7中B-B向截面示意图；
图9为本发明实施例二提供的一种显示基板的制备方法的流程图；
图10a为经过步骤S201后所得到显示基板的截面示意图；
图10b为经过步骤S202后所得到显示基板的截面示意图；
图10c为经过步骤S203后所得到显示基板的截面示意图；
图10d为经过步骤S204后所得到显示基板的截面示意图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的一种显示基板及其制备方法和显示装置进行详细描述。
需要说明的是，在下述描述中，第一电极图形和第二电极图形分别是指OLED的阳极图形和阴极图形；有机功能层至少包括有机发光层图形，当然有机功能层图形4还可以选择性的包括空穴传输层图形、电子传输层图形、空穴阻挡层图形、电子阻挡层图形等功能膜层图形。
图1为现有技术中涉及一种OLED显示基板的俯视图，图2a为图1中A-A向的截面示意图，图2b为图1中B-B向的截面示意图，如图1至2b所示，该OLED显示基板为采用无源静态阵列驱动方法进行驱动的显示基板，各像素中OLED的第一电极图形2彼此独立，全部像素中OLED的第二电极图形5电连接(即各OLED的阳极图形分立引出，全部OLED共用阴极图形)。
现有技术中，为避免第二电极图形5与第一电极图形2之间发生短路，在对应像素发光区域S1的位置形成第一电极图形2之后，再使用绝缘缓冲层3对各像素发光区域S1的边缘区域和非像素发光区域S1进行覆盖；后续，在各像素发光区域S1内形成有机功能层图形4和第二电极图形5。由于绝缘缓冲层3不仅覆盖了非像素发光区域S1，还覆盖了像素发光区域S1的边缘(覆盖了第一电极图形2的边缘)，因而可有效避免第二电极图形5与第一电极图形2之间发生短路。然而，现有技术中的相关技术手段会使得第一电极图形2与有机功能层图形4之间的接触面积减小，OLED的实际发光区域S2的面积小于像素发光区域S1的面积，像素的开口率较低。
为解决上述技术问题，本发明提供的一种显示基板及其制备方法和显示装置。
此外，为方便描述，将平行于衬底基板的截面称为横截面，将垂直于衬底基板的截面称为纵截面，将平行于衬底基板的截面的面积称为横截面积，将垂直于衬底基板的截面的面积称为纵截面积。
图3为本发明实施例一提供的一种显示基板的俯视图，图4a为图3中A-A向的截面示意图，图4b为图3中B-B向的截面示意图，如图3和图4b所示，该显示基板包括：衬底基板1，衬底基板1上形成有绝缘缓冲层3，绝缘缓冲层3上设置有呈阵列排布的若干个容纳孔，容纳孔内设置有像素发光区域S1，对应像素发光区域S1的位置形成有第一电极图形2，第一电极图形2背向衬底基板1的一侧形成有有机功能层图形4；绝缘缓冲层3背向衬底基板1的一侧表面与衬底基板1之间具有第一距离H1，有机功能层图形4背向衬底基板1 的一侧表面与衬底基板1之间具有第二距离H2，第一距离H1大于或等于第二距离H2，有机功能层图形4在衬底基板1上的正投影完全覆盖第一电极图形2在衬底基板1上的正投影，有机功能层图形4在衬底基板1上的正投影的边缘与第一电极图形2在衬底基板1上的正投影的边缘没有交点；有机功能层图形4背向第一电极图形2的一侧且对应像素发光区域S1的位置形成有第二电极图形5。
需要说明的是，附图中衬底基板1上有3×3个像素发光区域S1，有机功能层图形4有三种，分别为第一有机功能层图形401、第二有机功能层图形402和第三有机功能层图形403(三种有机功能层图形内有机发光层图形不同)的情况，仅起到示例性作用，其不会对本发明的技术方案产生限制。需要说明的是，本发明的技术方案对有机功能层图形4的数量、种类、以及排布方式均不作限定。
本发明中“容纳孔内设置有像素发光区域”是指，在容纳孔与衬底基板1相接触的区域内设置有像素发光区域S1，其中，容纳孔与衬底基板1相接触的区域的面积大于或等于像素发光区域S1的面积。附图中所示容纳孔与衬底基板1相接触的区域的面积与像素发光区域S1的面积相等(容纳孔与衬底基板1相接触的区域与像素发光区域S1完全相同)的情况，仅起到示例性作用，其不会对本发明的技术方案产生限制。本发明中的“像素发光区域”的形状、尺寸、排布与现有技术中的“像素发光区域”一致，此处不再详细描述。
此外，本发明中所描述的对应像素发光区域S1的位置形成有第一/第二电极图形是指，第一/第二电极图形在衬底基板1上的正投影与像素发光区域S1正好重合，第一/第二电极图形的横截面积与像素发光区域S1的面积相等。
在本发明中，有机功能层图形4在衬底基板1上的正投影完全覆盖第一电极图形2在衬底基板1上的正投影，且有机功能层图形4 在衬底基板1上的正投影的边缘与第一电极图形2在衬底基板1上的正投影的边缘没有交点；此时，有机功能层图形4的横截面积大于第一电极图形2的横截面积，且有机功能层图形4能完全覆盖第一电极图形2，因此有机功能层图形4可有效阻隔第二电极图形5和第一电极图形2，从而防止第一电极图形2与第二电极图形5之间短路。与此同时，由于第一电极图形2与有机功能层图形4的接触面积等于像素发光区域S1的面积，因此OLED的实际发光面积等于像素发光区域 S1的面积；相较于现有技术，本发明的技术方案可提升OLED的实际发光面积，像素的开口率可得到提升。
优选地，容纳孔的横截面积在沿远离所述衬底基板1的方向上逐渐增大。此时，可便于后续形成有机功能层图形4时保证有机功能层图形4能够完全覆盖第一电极图形2(像素发光区域S1)，以保障后续形成的第二电极图形5不会与预先形成的第一电极图形2发生短路。进一步可选地，容纳孔的纵截面呈倒梯形。
在本实施例中，各第一电极图形2之间彼此绝缘，各第二电极图形5之间电连接，该显示基板为采用无源静态阵列驱动方法进行驱动的OLED显示基板，具体驱动过程为本领域的常规技术，此处不进行详细描述。
图5为本发明实施例一提供的一种显示基板的制备方法的流程图，如图5所示，该显示基板的制备方法可用于形成4a所示显示基板，该制备方法包括：
步骤S101、在衬底基板上对应像素发光区域的位置形成第一电极图形。
图6a为经过步骤S101后所得到显示基板的截面示意图，如图 6a所示，首先在衬底基板1上形成一层导电材料，然后对该导电材料进行构图工艺，以得到第一电极图形2。在本实施例中，各第一电极图形2之间彼此绝缘。
需要说明的是，本发明中的构图工艺具体是指包括光刻胶涂布、曝光、显影、膜层刻蚀、光刻胶剥离等工艺。
其中，第一电极图形2的材料为透明导电材料；可选地，第一电极图形2的材料为氧化铟锡。
步骤S102、在衬底基板上形成绝缘缓冲层。
图6b为经过步骤S102后所得到显示基板的截面示意图，如图 6b所示，可选地，首先在步骤S101所制得基板表面涂布正性光刻胶；然后利用第一预设掩膜板来对正性光刻胶进行曝光，正性光刻胶上对应待形成容纳孔的区域被光照，其他区域未被光照；最后利用显影液对正性光刻胶进行显影处理，正性光刻胶上被光照的部分被去除以形成容纳孔，余下的正性光刻胶构成绝缘缓冲层3。
在使用第一预设掩膜板对正性光刻胶进行曝光过程中，正性光刻胶中对应于第一预设掩膜板的掩膜开口的边缘的部分，其受到的光照强度较弱，光线无法射入至较深位置。在经过显影液处理后，所形成的容纳孔的横截面积在沿远离衬底基板1的方向上逐渐增大，容纳孔的纵截面呈倒梯形。
需要说明的是，本发明中绝缘缓冲层3的材料为正性光刻胶的情况仅为本发明中的一种可选方案，此时在对绝缘缓冲层3进行构图时仅需进行曝光和显影工艺，而无需仅需刻蚀工艺；当前，本领域技术人员应该知晓的是，本发明中绝缘缓冲层3的材料还可以为其他绝缘材料。
步骤S103、在第一电极图形背向衬底基板的一侧形成有机功能图形。
图6c为经过步骤S103后所得到显示基板的截面示意图，如图 6c所示，使用蒸镀用掩膜板，通过蒸镀工艺在容纳孔内蒸镀有机功能材料，以得到有机功能图形。
需要说明的是，有机功能图形至少包括有机发光层图形；当有机功能图形包括多个功能膜层图形时，则需要通过多次蒸镀工艺以分别制得各功能膜层图形。
此外，当有机功能层图形4的类型有多种时，例如图4a中所示存在三种有机功能层图形，分别为第一有机功能层图形401、第二有机功能层图形402和第三有机功能层图形403时，则需要通过三次蒸镀工艺以分别形成第一有机功能层图形401、第二有机功能层图形402和第三有机功能层图形403中的有机发光层图形，第一有机功能层图形401第二有机功能层图形402和第三有机功能层图形403中相同的有机功能层图形(例如空穴传输层图形、电子传输层图形、空穴阻挡层图形或电子阻挡层图形)可采用同一次蒸镀工艺进行制备。
当然，本领域技术人员应该知晓的是，本发明的技术方案对有机功能层图形4的数量、类型和排布方式均不作限定。
步骤S104、在第一电极图形背向衬底基板的一侧形成有机功能图形。
参见图4a所示，在步骤S103所制得基板表面形成一层导电材料，对应于像素发光区域S1的位置的导电材料构成第二电极图形5，全部第二电极图形5电连接(亦可称为全部OLED共阴极)。
可选地，第二电极图形5的材料为金属材料。
本发明实施例一提供了一种显示基板，通过采用有机功能层图形覆盖第一电极图形，以避免后续形成的第二电极图形与预先形成的第一电极图形之间发生短路；与此同时，本发明中第一电极图形与有机功能层图形的接触面积等于像素发光区域的面积，即OLED的实际发光面积等于像素发光区域的面积，因此相较于现有技术，本发明的技术方案可增大OLED的发光面积，提升像素的开口率。
图7为本发明实施例二提供的一种显示基板的俯视图，图8a为图7中A-A向截面示意图，图8b为图7中B-B向截面示意图，如图 7至8b所示，与上述实施例一中不同的是，本实施例中位于同一行的第一电极图形2通过第一导电连接图形7电连接，第一导电连接图形7与第一电极图形2同层设置；位于同一列的第二电极图形5通过第二导电连接图形8电连接，第二导电连接图形8与第二电极图形5 同层设置。该显示基板为采用无源动态阵列驱动方法进行驱动的 OLED显示基板，具体驱动过程为本领域的常规技术，此处不进行详细描述。
进一步可选地，在绝缘缓冲层3背向衬底基板1的一侧还形成有沿行方向排布的若干个隔离条6，隔离条6沿列方向延伸；相邻隔离条6之间形成有间隔区域，间隔区域在第二电极图形5所处平面的正投影正好覆盖第二电极图形5和第二导电连接图形8；隔离条6的平行于衬底基板1的截面面积在沿远离衬底基板1的方向上逐渐增大。在本实施例中，通过设置隔离条6，可使得在后续形成第二电极图形5和第二导电连接图形8时无需再使用掩膜板和构图工艺来完成构图，从而能节省生产成本、缩短生产周期。利用隔离条6来形成第二电极图形5和第二导电连接图形8的过程可参见后续内容。
图9为本发明实施例二提供的一种显示基板的制备方法的流程图，如图9所示，该显示基板的制备方法可用于形成8a所示显示基板，该制备方法包括：
步骤S201、在衬底基板上对应设定的像素发光区域的位置形成第一电极图形，以及形成将位于同一行的第一电极图形电连接的第一导电连接图形。
图10a为经过步骤S201后所得到显示基板的截面示意图，如图 6a所示，首先在衬底基板1上形成一层导电材料，然后对该导电材料进行构图工艺，以得到第一电极图形2和第一导电连接图形7。其中，第一电极图形2对应像素发光区域S1的位置，位于同一行的第一电极图形2通过第一导电连接图形7电连接。
其中，第一电极图形2和第一导电连接图形7的材料为透明导电材料；可选地，该透明导电材料为氧化铟锡。
步骤S202、在衬底基板上形成绝缘缓冲层。
图10b为经过步骤S202后所得到显示基板的截面示意图，如图 10b所示，对于步骤S202的具体描述可参见前述实施例一中对步骤 S102进行描述的内容。
需要说明的是，在本实施例中由于在行方向上相邻的第一电极图形2之间设置有第一导电连接图形7，因此会存在部分绝缘缓冲层 3是位于第一导电连接图形7的上表面。
步骤S203、在第一电极图形背向衬底基板的一侧形成有机功能图形。
图10c为经过步骤S203后所得到显示基板的截面示意图，如图 10c所示，对于步骤S203的具体描述可参见前述实施例一中对步骤 S103进行描述的内容。
其中，有机功能图形至少包括有机发光层图形；当有机功能图形包括多个功能膜层图形时，则需要通过多次蒸镀工艺以分别制得各功能膜层图形。
步骤S204、在绝缘缓冲层背向衬底基板的一侧形成沿行方向排布的若干个隔离条。
图10d为经过步骤S204后所得到显示基板的截面示意图，如图 10d所示，相邻隔离条6之间形成有间隔区域，间隔区域对应于后续待形成第二电极图形5和第二导电连接图形8的区域；隔离条6的横截面积在沿远离衬底基板1的方向上逐渐增大。可选地，隔离条6 的纵截面呈倒梯形。
可选地，在步骤S204中，首先在步骤S203所制得基板表面涂布负性光刻胶；然后利用第二预设掩膜板来对负性光刻胶进行曝光，负性光刻胶上对应于后续未形成有第二导电连接图形8和第二电极图形5的区域被光照，其他区域(对应后续形成有第二导电连接图形8和第二电极图形5的区域)未被光照；最后利用显影液对负性光刻胶进行显影处理，负性光刻胶上未被光照的部分被去除，负性光刻胶上被光照的部分保留，以得到沿行方向排布的若干个隔离条6。
需要说明的是，在使用第二预设掩膜板对负性光刻胶进行曝光过程中，负性光刻胶中对应掩膜板的掩膜开口的边缘部分，其受到的光照强度较弱，光线无法射入至较深位置。在经过显影液处理后，所形成的隔离条6的横截面积在沿远离衬底基板1的方向上逐渐增大，隔离条6的纵截面呈倒梯形。
此外，本发明中隔离条6的材料为负性光刻胶的情况仅为本发明中的一种可选方案，本发明中隔离条6的材料还可以为其他绝缘材料。
步骤S205、以隔离条作为掩膜板，向位于隔离条之间的间隔区域蒸镀导电材料，其中位于像素发光区域的导电材料构成第二电极图形，位于间隔区域内且在像素发光区域之外的导电材料构成第二导电连接图形。
参见图8a所示，在步骤S204所制得基板表面形成一层导电材料。其中，隔离条6可作为掩膜板，以对导电材料进行图形化。具体地，部分导电材料沉积于相邻隔离条6之间的间隔区域中，另一部分导电材料沉积于隔离条6背向衬底基板1的一侧表面。由于隔离条6的横截面积在沿远离衬底基板1的方向上逐渐增大，导电材料不会在隔离条6的侧面沉积，导电材料位于隔离区域的部分与位于隔离条6 表面的部分，两者之间断开、绝缘。
在沉积于隔离区域的导电材料中，位于像素发光区域S1的导电材料构成第二电极图形5，位于间隔区域内且在像素发光区域S1之外的导电材料构成第二导电连接图形8，位于同一列的第二电极图形 5通过第二导电连接图形8电连接。
在本发明中，采用通过设置隔离条6以作为制备第二电极图形5 和第二导电连接图形8过程中的掩膜板，因而无需额外设置掩膜板且无需对导电材料进行刻蚀处理，因此可有效节省生产成本和缩短生产周期。
本发明实施例二提供了一种显示基板，通过采用有机功能层图形覆盖第一电极图形，以避免后续形成的第二电极图形与预先形成的第一电极图形之间发生短路；与此同时，本发明中第一电极图形与有机功能层图形的接触面积等于像素发光区域的面积，即OLED的实际发光面积等于像素发光区域的面积，因此相较于现有技术，本发明的技术方案可增大OLED的发光面积，提升像素的开口率。
本发明实施例三提供了一种显示装置，该显示装置包括：显示基板，该显示基板采用上述实施例一或实施例二所提供的显示基板。
需要说明的是，本发明中的显示装置具体可以包括：电子纸、 OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (11)
1.一种显示基板，其特征在于，包括：衬底基板，所述衬底基板上形成有绝缘缓冲层，所述绝缘缓冲层上设置有呈阵列排布的若干个容纳孔，所述容纳孔内设置有像素发光区域，对应所述像素发光区域的位置形成有第一电极图形，所述第一电极图形背向所述衬底基板的一侧形成有有机功能层图形；
所述绝缘缓冲层背向所述衬底基板的一侧表面与所述衬底基板之间具有第一距离，所述有机功能层图形背向所述衬底基板的一侧表面与所述衬底基板之间具有第二距离，所述第一距离大于或等于所述第二距离，所述有机功能层图形在所述衬底基板上的正投影完全覆盖所述第一电极图形在所述衬底基板上的正投影，所述有机功能层图形在所述衬底基板上的正投影的边缘与所述第一电极图形在所述衬底基板上的正投影的边缘没有交点；
所述有机功能层图形背向所述第一电极图形的一侧且对应所述像素发光区域的位置形成有第二电极图形。
2.根据权利要求1所述的显示基板，其特征在于，位于同一行的所述第一电极图形通过第一导电连接图形电连接，所述第一导电连接图形与所述第一电极图形同层设置；
位于同一列的所述第二电极图形通过第二导电连接图形电连接，所述第二导电连接图形与所述第二电极图形同层设置。
3.根据权利要求2所述的显示基板，其特征在于，在所述绝缘缓冲层背向所述衬底基板的一侧还形成有沿行方向排布的若干个隔离条，所述隔离条沿列方向延伸；
相邻所述隔离条之间形成有间隔区域，所述间隔区域在所述第二电极图形所处平面的正投影正好覆盖所述第二电极图形和所述第二导电连接图形；
所述隔离条的平行于所述衬底基板的截面的面积在沿远离所述衬底基板的方向上逐渐增大。
4.根据权利要求1所述的显示基板，其特征在于，各所述第一电极图形之间彼此绝缘，全部所述第二电极图形电连接。
5.根据权利要求1所述的显示基板，其特征在于，所述容纳孔的平行于所述衬底基板的截面的面积在沿远离所述衬底基板的方向上逐渐增大。
6.根据权利要求1-5中任一所述的显示基板，其特征在于，所述绝缘缓冲层的材料为正性光刻胶。
7.一种显示装置，其特征在于，包括：如上述权利要求1-6中任一所述的显示基板。
8.一种显示基板的制备方法，其特征在于，包括：
在衬底基板上对应像素发光区域的位置形成第一电极图形；
在所述衬底基板上形成绝缘缓冲层，所述绝缘缓冲层上设置有呈阵列排布的若干个容纳孔，所述像素发光区域位于所述容纳孔内，所述绝缘缓冲层背向所述衬底基板的一侧表面与所述衬底基板之间具有第一距离；
在所述第一电极图形背向所述衬底基板的一侧形成有机功能图形，所述有机功能层图形背向所述衬底基板的一侧表面与所述衬底基板之间具有第二距离，所述第一距离大于或等于所述第二距离，所述有机功能层图形在所述衬底基板上的正投影完全覆盖所述第一电极图形在所述衬底基板上的正投影，所述有机功能层图形在所述衬底基板上的正投影的边缘与所述第一电极图形在所述衬底基板上的正投影的边缘没有交点；
在所述有机功能层图形背向所述第一电极图形的一侧且对应所述像素发光区域的位置形成第二电极图形。
9.根据权利要求8所述的显示基板的制备方法，其特征在于，所述在所述衬底基板上形成绝缘缓冲层的步骤具体包括：
在所述衬底基板上涂布正性光刻胶；
利用第一预设掩膜板来对所述正性光刻胶进行曝光，所述正性光刻胶上对应待形成容纳孔的区域被光照，其他区域未被光照；
利用显影液对所述正性光刻胶进行显影处理，所述正性光刻胶上被光照的部分被去除以形成所述容纳孔，余下的所述正性光刻胶构成所述绝缘缓冲层，所述容纳孔的平行于所述衬底基板的截面的面积在沿远离所述衬底基板的方向上逐渐增大。
10.根据权利要求8所述的显示基板的制备方法，其特征在于，所述在所述第一电极图形背向所述衬底基板的一侧形成有机功能图形的步骤具体包括：
通过蒸镀工艺在所述第一电极图形背向所述衬底基板的一侧且位于所述容纳孔内蒸镀有机功能材料，以得到所述有机功能图形。
11.根据权利要求8所述的显示基板的制备方法，其特征在于，位于同一行的所述第一电极图形通过第一导电连接图形电连接，所述第一导电连接图形与所述第一电极图形同层设置；位于同一列的所述第二电极图形通过第二导电连接图形电连接，所述第二导电连接图形与所述第二电极图形同层设置；
所述在所述有机功能层图形背向所述第一电极图形的一侧且对应所述像素发光区域的位置形成第二电极图形的步骤之前，还包括：
在所述绝缘缓冲层背向所述衬底基板的一侧形成沿行方向排布的若干个隔离条，具体包括：
在所述有机功能层图形背向所述衬底基板的一侧涂布负性光刻胶；
利用第二预设掩膜板来对所述负性光刻胶进行曝光，所述负性光刻胶上对应后续未形成有所述第二导电连接图形和所述第二电极图形的区域被光照，其他区域未被光照；
利用显影液对所述负性光刻胶进行显影处理，所述负性光刻胶上未被光照的部分被去除，所述负性光刻胶上被光照的部分保留，以得到沿行方向排布的若干个隔离条，所述隔离条的平行于所述衬底基板的截面的面积在沿远离所述衬底基板的方向上逐渐增大；
所述在所述有机功能层图形背向所述第一电极图形的一侧且对应所述像素发光区域的位置形成第二电极图形的步骤具体包括：
以所述隔离条作为掩膜板，向位于所述隔离条之间的间隔区域蒸镀导电材料，其中位于所述像素发光区域的导电材料构成所述第二电极图形，位于所述间隔区域内且在所述像素发光区域之外的导电材料构成所述第二导电连接图形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811094181.3A CN109390355B (zh) | 2018-09-19 | 2018-09-19 | 显示基板及其制备方法和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811094181.3A CN109390355B (zh) | 2018-09-19 | 2018-09-19 | 显示基板及其制备方法和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109390355A true CN109390355A (zh) | 2019-02-26 |
| CN109390355B CN109390355B (zh) | 2021-03-23 |
Family
ID=65418670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811094181.3A Active CN109390355B (zh) | 2018-09-19 | 2018-09-19 | 显示基板及其制备方法和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109390355B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111224015A (zh) * | 2020-01-16 | 2020-06-02 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
| CN115000091A (zh) * | 2022-05-31 | 2022-09-02 | 长沙惠科光电有限公司 | 一种显示面板的制备方法及显示面板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106340532A (zh) * | 2016-10-19 | 2017-01-18 | 华南理工大学 | 一种采用透明电极的有机发光二极管显示屏及其制备方法 |
| CN107168574A (zh) * | 2017-05-10 | 2017-09-15 | 京东方科技集团股份有限公司 | 一种oled触控显示面板、触控显示装置 |
| CN108493222A (zh) * | 2018-04-19 | 2018-09-04 | 武汉华星光电半导体显示技术有限公司 | 一种有机发光显示面板及其制作方法 |
-
2018
- 2018-09-19 CN CN201811094181.3A patent/CN109390355B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106340532A (zh) * | 2016-10-19 | 2017-01-18 | 华南理工大学 | 一种采用透明电极的有机发光二极管显示屏及其制备方法 |
| CN107168574A (zh) * | 2017-05-10 | 2017-09-15 | 京东方科技集团股份有限公司 | 一种oled触控显示面板、触控显示装置 |
| CN108493222A (zh) * | 2018-04-19 | 2018-09-04 | 武汉华星光电半导体显示技术有限公司 | 一种有机发光显示面板及其制作方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111224015A (zh) * | 2020-01-16 | 2020-06-02 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
| CN115000091A (zh) * | 2022-05-31 | 2022-09-02 | 长沙惠科光电有限公司 | 一种显示面板的制备方法及显示面板 |
| CN115000091B (zh) * | 2022-05-31 | 2023-04-25 | 长沙惠科光电有限公司 | 一种显示面板的制备方法及显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109390355B (zh) | 2021-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107887423B (zh) | 一种显示面板、其制备方法及显示装置 | |
| KR101325577B1 (ko) | 유기전계 발광소자 및 그 제조방법 | |
| WO2015180381A1 (zh) | 一种有机电致发光显示面板及显示装置 | |
| CN106449717B (zh) | 有机电致发光器件基板、显示装置及制造方法 | |
| CN114759071A (zh) | 显示基板及其制造方法、显示装置 | |
| CN106531770A (zh) | 一种有机电致发光显示面板、其制作方法及显示装置 | |
| CN108565352B (zh) | 有机发光二极管显示面板及其制造方法、显示装置 | |
| CN106711179B (zh) | Amoled透明显示器及其制作方法 | |
| CN108574053A (zh) | 有机发光显示装置及其制造方法 | |
| CN106856203B (zh) | 一种顶发射显示发光器件及其制备方法 | |
| CN111785760B (zh) | 一种显示基板及其制备方法、显示装置 | |
| CN108574056A (zh) | 有机发光显示装置及其制造方法 | |
| CN109742106A (zh) | 显示面板及其制作方法、显示装置 | |
| CN104241328B (zh) | Pmoled阵列基板及其制作方法、显示装置和掩模板 | |
| CN109755286A (zh) | 一种oled显示面板及其制备方法 | |
| CN108962936A (zh) | 像素界定结构及其制作方法、显示面板 | |
| CN109935618A (zh) | 一种oled显示面板及其制备方法 | |
| CN107689385A (zh) | 顶发射型电致发光显示器件及其制作方法 | |
| CN109390355A (zh) | 显示基板及其制备方法和显示装置 | |
| US10270054B2 (en) | Organic light-emitting diode components including an insulating layer and an auxiliary electrode layer positioned above the insulating layer, manufacturing methods for organic light-emitting diode components, display panels including organic light-emitting diode components, and display devices | |
| CN110828518A (zh) | 显示装置、显示面板及其制造方法 | |
| CN105374852B (zh) | 一种无像素bank的印刷型发光显示器及其制作方法 | |
| CN110534660A (zh) | 一种显示基板及制备方法、显示装置 | |
| CN110192282A (zh) | 显示基板、显示设备和制造显示基板的方法 | |
| CN110148615B (zh) | 发光器件及其制造方法、掩膜板、显示基板及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |