CN109390020A - 半导体存储器装置及其控制方法 - Google Patents

半导体存储器装置及其控制方法 Download PDF

Info

Publication number
CN109390020A
CN109390020A CN201810864382.0A CN201810864382A CN109390020A CN 109390020 A CN109390020 A CN 109390020A CN 201810864382 A CN201810864382 A CN 201810864382A CN 109390020 A CN109390020 A CN 109390020A
Authority
CN
China
Prior art keywords
memory bank
bank
circuit
signal
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810864382.0A
Other languages
English (en)
Inventor
泽田诚二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN109390020A publication Critical patent/CN109390020A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607—Interleaved addressing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明涉及半导体存储器装置及其控制方法。为了延长半导体存储器装置的寿命而无需执行复杂的控制。根据一个实施例的半导体存储器装置配备有可彼此互补地操作的存储体A和存储体B以及选择存储体A和B中的任一个的存储体选择电路。每次发出指令擦除存储体A和B中的任一个中的数据的擦除命令时，存储体选择电路交替地切换待选择的存储体。

Description

半导体存储器装置及其控制方法
相关申请的交叉引用
于2017年8月2日提交的日本专利申请No.2017-149844的公开，包括说明书、附图和摘要，整体通过引用并入本文。
技术领域
本发明涉及一种半导体存储器装置以及该半导体存储器装置的控制方法，例如，涉及一种非易失性半导体存储器装置以及该半导体存储器装置的控制方法。
背景技术
由于非易失性半导体存储器装置具有即使停止供电，数据也不被擦除的优点，但是在存储器单元方面由于写入操作和擦除操作的重复而劣化，所以重写的次数存在限制。
在专利文献1中公开了一种用于延长非易失性半导体存储器装置的寿命的技术。在专利文献1中所公开的技术中，在存储器垫内设置主存储器区域和备用存储器区域。当对主存储器区域内的各个存储器单元的数据重写次数达到极限时，代替主存储器区域中的存储器单元，执行对备用存储器区域中的各个存储器单元的数据重写，从而延长半导体存储器装置的寿命。
[现有技术文献]
[专利文献]
[专利文献1]日本未审专利公布No.2002-208287
发明内容
如上所述，专利文献1中所公开的技术在对主存储器区域中的存储器单元的数据重写次数已达到极限时代替主存储器区域中的存储器单元对备用存储器区域中的存储器单元执行数据重写，从而延长半导体存储器装置的寿命。
然而，如专利文献1中所公开的技术中一样，对数据重写次数进行计数并根据其计数值来切换待重写的存储器单元的处理具有这样的问题：半导体存储器装置的控制变得复杂。
本发明的其它目的和新颖特征将从本说明书的描述和附图变得显而易见。
根据本发明的一个方面，提供了一种配备有可彼此互补地操作的第一和第二存储体的半导体存储器装置，每次发出指令擦除第一和第二存储体中的任一个中的数据的擦除命令时，该半导体存储器装置交替地切换待选择的存储体。
根据本发明的这一方面，可延长半导体存储器装置的寿命而无需执行复杂的控制。
附图说明
图1是示出根据实施例1的半导体存储器装置的配置示例的框图；
图2是示出根据实施例1的半导体存储器装置的读取/写入操作的流程图；
图3是描绘根据实施例1的半导体存储器装置的擦除操作的流程图；
图4是用于描述根据实施例1的半导体存储器装置的存储体切换操作的图；
图5是示出根据现有技术的半导体存储器装置的配置示例的框图；
图6是示出设置在根据实施例1的半导体存储器装置中的存储体选择电路的具体配置示例的电路图；
图7是示出设置在根据实施例1的半导体存储器装置中的标志重写电路的具体配置示例的电路图；
图8是根据实施例1的半导体存储器装置的读取操作时的时序图；
图9是根据实施例1的半导体存储器装置的写入操作时的时序图；
图10是根据实施例1的半导体存储器装置的擦除操作时的时序图；
图11是根据实施例1的半导体存储器装置的擦除操作时的时序图；
图12是示出根据实施例2的半导体存储器装置的配置示例的框图；
图13是用于描述根据实施例2的半导体存储器装置的标志重写电路的操作的时序图；
图14是用于描述根据实施例2的半导体存储器装置的操作的流程图；
图15是示出设置在根据实施例2的半导体存储器装置中的存储体选择电路的具体配置示例的电路图；以及
图16是用于描述根据实施例2的半导体存储器装置的存储体选择电路的操作的时序图。
具体实施方式
以下将参照附图描述优选实施例。
<实施例1>
下面将参照附图描述实施例1。
图1是示出根据实施例1的半导体存储器装置的配置示例的框图。如图1所示，半导体存储器装置1配备有存储体A(11)、存储体B(12)、标志区域13、存储体选择电路14和标志重写电路15。顺便一提，存储体A(11)和存储体B(12)以下可分别被描述为存储体A和存储体B。
存储体A(11)和存储体B(12)是存储有数据的区域并且被配置为可彼此互补地操作。这里，术语“可彼此互补地操作”意指当一个存储体A(11)操作时，另一存储体B(12)变为非激活状态，相反当一个存储体A(11)处于非激活状态时，另一存储体B(12)变为操作状态。换言之，存储体A(11)和存储体B(12)被配置为使得其状态交替地切换，并且或者存储体A(11)或者B(12)变得可操作。
这里，根据本实施例的半导体存储器装置1是非易失性半导体存储器装置(例如，闪速存储器)。非易失性半导体存储器装置具有即使停止向其供电，数据也不消失的优点，但是因为存储器单元由于写入操作和擦除操作的重复而劣化，所以重写次数受到限制。考虑到这一点，在根据本实施例的半导体存储器装置1中，提供两个存储体A(11)和B(12)并使其交替地操作。因此，半导体存储器装置1整体的重写次数可基本上加倍，因此半导体存储器装置1的寿命可延长。
存储体A(11)和存储体B(12)分别配备有各自与数据的擦除单元对应的块区域BLK1至BLKn。这里，n是1或更大的自然数。即，存储体A(11)和存储体B(12)可分别配备有单个块区域BLK1，或者可配备有多个块区域BLK1至BLKn。包括在存储体A(11)中的块区域BLK1至BLKn以及包括在存储体B(12)中的块区域BLK1至BLKn被设置为彼此对应。顺便一提，以下作为一个示例将描述存储体A(11)和存储体B(12)分别配备有多个块区域BLK1至BLKn的情况。
在图1所示的配置示例中，可以块区域为单位来选择存储体A(11)和存储体B(12)中待操作的区域。例如，当聚焦于块区域BLK1时，在根据本实施例的半导体存储器装置1中存储体A(11)中的块区域BLK1与存储体B(12)中的块区域BLK1交替地操作。
存储体A(11)中的块区域BLK1至BLKn中的每一个包括多个存储器单元(未示出)。同样，存储体B(12)中的块区域BLK1至BLKn中的每一个包括多个存储器单元(未示出)。此外，存储体A(11)中的各个存储器单元和存储体B(12)中的各个存储器单元被配置为彼此对应。因此，当从外部访问存储体A(11)和存储体B(12)时，可利用相同的地址透明地访问存储体A(11)中的各个存储器单元和存储体B(12)中的各个存储器单元。即，当从外部访问半导体存储器装置1时，半导体存储器装置1中的存储体A(11)和存储体B(12)可被识别为同一存储体。
指示从存储体A(11)和存储体B(12)中选择的存储体的标志数据被存储在标志区域13中。具体地，标志区域13设置有标志区域F1至Fn(其中n是1或更大的自然数)以与相应存储体A(11)和B(12)中的块区域BLK1至BLKn对应。顺便一提，在本说明书中，标志区域13也被描述为标志区域F1至Fn。
针对每一个块区域BLK1至BLKn在相应标志区域F1至Fn中存储指示从存储体A(11)和存储体B(12)中选择的存储体的标志数据。例如，在存储体A(11)的块区域BLK1和存储体B(12)的块区域BLK1中与所选存储体中的块区域BLK1有关的数据被存储在标志区域F1中。
存储体选择电路14从存储体A(11)和存储体B(12)中选择待操作的存储体。此外，在本实施例中，每次发出指令擦除存储体A(11)或存储体B(12)的数据的擦除命令时，存储体选择电路14交替地切换待选择的存储体。
在图1所示的配置示例中，以块区域为单位选择存储体A(11)和存储体B(12)中待操作的存储体。因此，存储体选择电路14被配置为选择彼此对应的存储体A(11)中的块区域BLK1至BLKn和存储体B(12)中的块区域BLK1至BLKn中的任一个。此外，每次发出擦除命令时，存储体选择电路14交替地切换存储体A(11)和存储体B(12)作为待选择的块区域BLK1至BLKn的访问目的地。更具体地，存储体选择电路14根据存储在标志区域F1至Fn中的标志数据来选择存储体A(11)中的块区域BLK1至BLKn和存储体B(12)中的块区域BLK1至BLKn中的任一个。
例如，将具体地描述块区域BLK1。存储体选择电路14根据存储在标志区域F1中的标志数据来选择存储体A(11)中的块区域BLK1和存储体B(12)中的块区域BLK1中的任一个。此外，每次发出擦除命令时，存储体选择电路14交替地切换存储体A(11)中的块区域BLK1和存储体B(12)中的块区域BLK1作为待选择的块区域BLK1。
读取命令“/R”、写入命令“/W”、擦除命令“/E”和标志数据“FLG”被供应给存储体选择电路14。当读取命令“/R”被供应时，存储体选择电路14根据标志数据“FLG”输出存储体选择信号BS_A和BS_B。这里，存储体选择信号BS_A和BS_B分别是用于选择执行读取操作的存储体(存储体A或存储体B)的信号。例如，当对存储体A(11)执行读取操作时，存储体选择电路14将激活状态的存储体选择信号BS_A输出到存储体A(11)，并将非激活状态的存储体选择信号BS_B输出到存储体B(12)。然后，半导体存储器装置1对所选存储体A(11)的规定地址处的存储器单元执行读取操作。
另外，当写入命令“/W”被供应时，存储体选择电路14根据标志数据“FLG”来输出存储体选择信号BS_A和BS_B。例如，当对存储体B(12)执行写入操作时，存储体选择电路14将非激活状态的存储体选择信号BS_A输出到存储体A(11)，并将激活状态的存储体选择信号BS_B输出到存储体B(12)。然后，半导体存储器装置1对所选存储体B(12)的规定地址处的存储器单元执行写入操作。
此外，当擦除命令“/E”被供应时，存储体选择电路14根据标志数据“FLG”来输出选择存储体(存储体A或存储体B)的存储体选择信号BS_A和BS_B以执行擦除操作。然后，半导体存储器装置1擦除所选存储体的规定块区域中的数据。
例如，为每一个块区域BLK1至BLKn逻辑上提供存储体选择电路14。即，在图1所示的配置示例中，由于提供n个块区域BLK1至BLKn，所以逻辑上提供n个存储体选择电路14以与相应块区域BLK1至BLKn对应。
标志重写电路15对存储在标志区域13中的标志数据进行重写。具体地，每次发出擦除命令时，标志重写电路15交替地重写指示存储体A(11)的标志数据和指示存储体B(12)的标志数据。在图1所示的配置示例中，存储体A(11)和存储体B(12)中待操作的存储体以块区域为单位加以选择。因此，每次发出擦除命令时，标志重写电路15针对标志区域F1至Fn中的每一个交替地重写指示存储体A(11)的标志数据和指示存储体B(12)的标志数据。
向标志重写电路15供应擦除命令“/E”和标志数据“FLG”。当擦除命令“/E”被供应时，标志重写电路15重写标志区域F1至Fn的标志数据。此时，标志重写电路15在通过存储体选择电路14的存储体选择操作结束之后重写标志区域F1至Fn的标志数据(参照图10和图11)。
例如，当标志区域F1的标志数据处于“L(低电平)”时，向标志重写电路15供应低电平标志数据“FLG”。当在这种状态下供应擦除命令“/E”时，标志重写电路15将标志写入信号“/FW”供应给标志区域F1以将标志区域F1的标志数据从“L”重写为“H(高电平)”(即，写入标志数据)。
另一方面，当标志区域F1的标志数据处于“H”时，向标志重写电路15供应高电平标志数据“FLG”。当在这种状态下供应擦除命令“/E”时，标志重写电路15将标志擦除信号“/FE”供应给标志区域F1以将标志区域F1的标志数据从“H”重写为“L”(即，擦除标志数据)。
此外，当擦除命令“/E”被供应时，标志重写电路15将预写入信号“/PW”输出给存储体A(11)和存储体B(12)。当预写入信号“/PW”被供应时，存储体A(11)和存储体B(12)中待擦除的存储体执行预写入，此后执行擦除操作。执行预写入以防止各个存储器单元的过度擦除。
接下来将描述根据本实施例的半导体存储器装置1的操作。
首先，将使用图2所示的流程图来描述图1所示的半导体存储器装置1的读取/写入操作。顺便一提，在本说明书中，术语“读取/写入”意指“读取”或“写入”。即，“读取”或“写入”被描述为共同地说明“读取”或“写入”的“读取/写入”。此外，尽管下面作为一个示例描述了块区域BLK1中的数据的读取/写入操作，其它块区域BLK2至BLKn中的每一个中的数据的读取/写入操作也是类似的。此外，在附图中，“H”意指高电平，“L”意指低电平。
当执行半导体存储器装置1的读取/写入操作时，半导体存储器装置1首先读取存储在标志区域F1中的标志数据(步骤S1)。具体地，图1所示的半导体存储器装置1将激活状态的标志读取信号“/FR”供应给标志区域F1。当激活状态的标志读取信号“/FR”被供应时，标志区域F1将标志数据“FLG”(“L”或“H”)输出给存储体选择电路14和标志重写电路15。此外，向存储体选择电路14供应读取命令“/R”和写入命令“/W”。
当从标志区域F1读取的标志数据“FLG”处于低电平(步骤S2：是)时，存储体选择电路14分别将激活状态的存储体选择信号BS_A输出给存储体A(11)，将非激活状态的存储体选择信号BS_B输出给存储体B(12)。因此，存储体A(11)被选择。此后，半导体存储器装置1对所选存储体A(11)中的规定地址处的存储器单元执行读取/写入操作(步骤S3)。
另一方面，当从标志区域F1读取的标志数据“FLG”处于高电平(步骤S2：否)时，存储体选择电路14分别将非激活状态的存储体选择信号BS_A输出给存储体A(11)，将激活状态的存储体选择信号BS_B输出给存储体B(12)。因此，存储体B(12)被选择。此后，半导体存储器装置1对所选存储体B(12)中的规定地址处的存储器单元执行读取/写入操作(步骤S4)。
顺便一提，尽管图2描述了存储体A(11)被配置为在标志数据“FLG”处于低电平的情况下被选择，存储体B(12)被配置为在标志数据“FLG”处于高电平的情况下被选择的情况，但是在本实施例中标志数据“FLG”与所选存储体之间的关系可反转。即，存储体A(11)可被配置为在标志数据“FLG”处于高电平的情况下被选择，存储体B(12)可被配置为在标志数据“FLG”处于低电平的情况下被选择。
接下来将使用图3所示的流程图来描述半导体存储器装置1的擦除操作。尽管下面作为一个示例将描述块区域BLK1的擦除操作，其它块区域BLK2至BLKn中的每一个的擦除操作也是类似的。
当执行擦除操作时，半导体存储器装置1首先读取存储在标志区域F1中的标志数据(步骤S11)。具体地，图1所示的半导体存储器装置1将激活状态的标志读取信号“/FR”供应给标志区域F1。当激活状态的标志读取信号“/FR”被供应时，标志区域F1将标志数据“FLG”(“L”或“H”)输出给存储体选择电路14和标志重写电路15。此外，向存储体选择电路14供应擦除命令“/E”。
当从标志区域F1读取的标志数据“FLG”处于低电平(步骤S12：是)时，标志重写电路15将标志写入信号“/FW”供应给标志区域F1以将标志区域F1的标志数据从低电平重写为高电平(步骤S13)。
当标志数据处于低电平时，在读取/写入时选择存储体A(11)，而当在步骤S13中标志数据被重写为高电平时，在读取/写入操作时选择存储体B(12)。
此外，根据本实施例的半导体存储器装置1被配置为擦除接下来选择的存储体的数据。因此，在这种情况下，接下来选择的存储体B(12)的数据被擦除。因此，当擦除命令“/E”被供应时，存储体选择电路14分别将非激活状态的存储体选择信号BS_A输出给存储体A(11)，将激活状态的存储体选择信号BS_B输出给存储体B(12)，以选择存储体B(12)。因此，存储体B(12)中的块区域BLK1的数据被擦除(步骤S14)。随后，在读取/写入操作时选择存储体B(12)。
另一方面，当从标志区域F1读取的标志数据“FLG”处于高电平(步骤S12：否)时，标志重写电路15将标志擦除信号“/FE”供应给标志区域F1以将标志区域F1的标志数据从高电平重写为低电平(换言之，标志数据被擦除。步骤S15)。
尽管在标志数据处于高电平的读取/写入操作时选择存储体B(12)，当在步骤S15中标志数据被重写为低电平时在读取/写入操作时选择存储体A(11)。
此外，根据本实施例的半导体存储器装置1被配置为擦除接下来选择的存储体的数据。因此，在这种情况下，接下来选择的存储体A(11)的数据被擦除。因此，当擦除命令“/E”被供应时，存储体选择电路14分别将激活状态的存储体选择信号BS_A输出给存储体A(11)，将非激活状态的存储体选择信号BS_B输出给存储体B(12)，以选择存储体A(11)。因此，存储体A(11)中的块区域BLK1的数据被擦除(步骤S16)。随后，在读取/写入操作时选择存储体A(11)。
图4是用于描述根据本实施例的半导体存储器装置的存储体切换操作的图。在图4中，作为初始状态，标志区域F1被假设为“H”，并且存储体A的块区域BLK1和存储体B的块区域BLK1分别被假设为无关。此外，在图4中，由于供应读取/写入命令的操作和供应擦除命令的操作与图2中所描述的读取/写入操作和图3中所描述的擦除操作相似，将省略其描述。
当在上述初始状态下擦除命令(1)被供应给存储体选择电路14和存储体重写电路15时，标志区域F1从高电平被重写为低电平。此外，存储体A中的块区域BLK1(即，接下来写入数据的存储体中的块区域)被擦除。顺便一提，在图4中发生改变的各个部件通过阴影来示出。
此后，当写入命令(1)被供应给存储体选择电路14时，由于标志区域F1处于低电平，所以存储体选择电路14选择存储体A中的块区域BLK1。因此，数据被写入到存储体A中的块区域BLK1的规定地址中。
此外，当写入命令(2)被供应给存储体选择电路14时，由于标志区域F1处于低电平，所以存储体选择电路14选择存储体A中的块区域BLK1。因此，数据被写入到存储体A中的块区域BLK1的规定地址中。
此后，当读取命令(1)被供应给存储体选择电路14时，由于标志区域F1处于低电平，所以存储体选择电路14选择存储体A中的块区域BLK1。因此，数据被写入到存储体A中的块区域BLK1的规定地址中。
此后，当擦除命令(2)被供应给存储体选择电路14和存储体重写电路15时，标志区域F1从低电平被重写为高电平。此外，存储体B中的块区域BLK1(即，接下来写入数据的存储体中的块区域)被擦除。顺便一提，此时，存储在存储体A中的块区域BLK1中的数据未被擦除，而是被保持直至下一次选择存储体A为止(即，直至下一次供应擦除命令为止)。
此后，当写入命令(3)被供应给存储体选择电路14时，由于标志区域F1处于高电平，所以存储体选择电路14选择存储体B中的块区域BLK1。因此，数据被写入到存储体B中的块区域BLK1的规定地址中。
之后，当读取命令(2)被供应给存储体选择电路14时，由于标志区域F1处于高电平，所以存储体选择电路14选择存储体B中的块区域BLK1。因此，存储在存储体B中的块区域BLK1的规定地址中的数据被读取。
此后，当擦除命令(3)被供应给存储体选择电路14和存储体重写电路15时，标志区域F1从高电平被重写为低电平。此外，存储体A中的块区域BLK1(即，接下来写入数据的存储体中的块区域)被擦除。顺便一提，此时，存储在存储体B中的块区域BLK1中的数据未被擦除，而是被保持直至下一次选择存储体B为止(即，直至下一次供应擦除命令为止)。
之后，当写入命令(4)被供应给存储体选择电路14时，由于标志区域F1处于低电平，所以存储体选择电路14选择存储体A中的块区域BLK1。因此，数据被写入到存储体A中的块区域BLK1的规定地址中。
此后，当擦除命令(4)被供应给存储体选择电路14和存储体重写电路15时，标志区域F1从低电平被重写为高电平。此外，存储体B中的块区域BLK1(即，接下来写入数据的存储体中的块区域)被擦除。
随后，当写入命令(5)被供应给存储体选择电路14时，由于标志区域F1处于高电平，存储体选择电路14选择存储体B中的块区域BLK1。因此，数据被写入到存储体B中的块区域BLK1的规定地址中。随后，每次发出擦除命令时，存储体选择电路14交替地切换待选择的存储体。
因此，在根据本实施例的半导体存储器装置1中，每次发出擦除命令时，存储体选择电路14交替地切换待选择的存储体。因此，可延长半导体存储器装置1的寿命而无需执行复杂的控制。
图5是用于描述根据现有技术的半导体存储器装置101的框图。图5所示的半导体存储器装置101配备有存储体A(111)、存储体B(112)和存储体选择电路114。在根据现有技术的半导体存储器装置101中，当例如对存储体A(111)的存储器单元的数据重写次数达到极限时通过代替存储体A(111)中的各个存储器单元，对存储体B(112)中的各个存储器单元执行数据重写来延长其寿命。
然而，如根据现有技术的半导体存储器装置101中一样，对数据重写次数进行计数并根据其计数值切换待重写的存储器单元的处理涉及这样的问题：半导体存储器装置的控制变得复杂。即，存储体选择电路114根据供应给存储体选择电路114的存储体选择信号BS来切换待选择的存储体。这里，在根据现有技术的半导体存储器装置101中，在外部电路处对数据重写次数进行计数以生成存储体选择信号BS。当其计数值超过规定的设定值时，从外部电路将存储体选择信号BS供应给存储体选择电路114以切换待选择的存储体。因此，出现这样的问题：半导体存储器装置101的控制变得复杂，并且其电路配置变得复杂。
另一方面，在根据本实施例的半导体存储器装置1中，每次发出擦除命令时，存储体选择电路14自动交替地切换待选择的存储体。因此，可避免半导体存储器装置的控制变得复杂。此外，由于在根据本实施例的半导体存储器装置1中没有必要利用外部电路来执行存储体的切换并提供复杂的电路，可简化半导体存储器装置的电路配置。
接下来将描述根据本实施例的半导体存储器装置1的具体电路配置。图6是示出根据本实施例的半导体存储器装置1中所包括的存储体选择电路14的具体电路配置的电路图。图7是示出根据本实施例的半导体存储器装置1中所包括的标志重写电路15的具体配置示例的电路图。顺便一提，图6所示的存储体选择电路14和图7所示的标志重写电路15分别是一个示例。在本实施例中，可使用任何电路，只要提供能够执行上述操作的存储体选择电路14和标志重写电路15二者即可。
图6所示的存储体选择电路14配备有逻辑电路21至28和锁存电路31和32。逻辑电路21是配备有反相输入的OR(或)电路。逻辑电路21的一个输入被供应读取命令“/R”，另一个输入被供应写入命令“/W”。逻辑电路21输出读取命令“/R”的反信号与写入命令“/W”的反信号的OR，作为信号“RW”。逻辑电路22是反相器电路并输出通过将从逻辑电路21输出的信号“RW”反相而获得的信号“/RW”。逻辑电路23是配备有反相输入的缓冲电路并输出通过将所供应的擦除命令“/E”反相而获得的信号“E”。
逻辑电路24是反相器电路并将通过将所供应的标志数据“FLG”反相而获得的信号供应给逻辑电路26和27。逻辑电路25是配备有反相输入的缓冲电路并根据信号“/RW”和信号“RW”输出通过将标志数据“FLG”反相而获得的信号作为存储体选择信号BS_A。逻辑电路26是配备有反相输入的缓冲电路并根据信号“/E”和信号“E”输出通过将逻辑电路24的输出信号反相而获得的信号作为存储体选择信号BS_A。逻辑电路27是配备有反相输入的缓冲电路并根据信号“/RW”和信号“RW”输出通过将逻辑电路24的输出信号反相而获得的信号作为存储体选择信号BS_B。逻辑电路28是配备有反相输入的缓冲电路并根据信号“/E”和信号“E”输出通过将标志数据“FLG”反相而获得的信号作为存储体选择信号BS_B。
锁存电路31是锁存从逻辑电路25和26中的每一个输出的存储体选择信号BS_A的电路。锁存电路32是锁存从逻辑电路27和28中的每一个输出的存储体选择信号BS_B的电路。
在图6所示的存储体选择电路14中，当读取命令“/R”和写入命令“/W”中的任一个处于低电平(激活状态)时，从逻辑电路21输出高电平(激活状态)的信号“RW”。此时，逻辑电路22输出低电平(激活状态)的信号“/RW”。此外，当擦除命令“/E”处于低电平(激活状态)时，从逻辑电路23输出高电平(激活状态)的信号“E”。
当信号“/RW”和信号“RW”分别处于激活状态时，逻辑电路25输出通过将标志数据“FLG”的逻辑电平反相而获得的信号作为存储体选择信号BS_A。另一方面，当信号“/RW”和信号“RW”分别处于激活状态时，逻辑电路27输出通过将逻辑电路24的输出反相而获得的信号作为存储体选择信号BS_B。
具体地描述，当标志数据“FLG”处于低电平时，当信号“/RW”和信号“RW”分别处于激活状态时逻辑电路25输出高电平信号作为存储体选择信号BS_A。另一方面，当信号“/RW”和信号“RW”分别处于激活状态时，逻辑电路27输出低电平信号作为存储体选择信号BS_B。因此，当标志数据“FLG”处于低电平时，存储体选择信号BS_A变为高电平，因此存储体A(11)被选择。
当标志数据“FLG”相反处于高电平时，当信号“/RW”和信号“RW”分别处于激活状态时逻辑电路25输出低电平信号作为存储体选择信号BS_A。另一方面，当信号“/RW”和信号“RW”分别处于激活状态时，逻辑电路27输出高电平信号作为存储体选择信号BS_B。因此，当标志数据“FLG”处于高电平时，存储体选择信号BS_B变为高电平，因此存储体B(12)被选择。
另外，当擦除命令“/E”和信号“E”分别处于激活状态时，逻辑电路26输出通过将逻辑电路24的输出反相而获得的信号作为存储体选择信号BS_A。此外，当擦除命令“/E”和信号“E”分别处于激活状态时，逻辑电路28输出通过将标志数据“FLG”的逻辑电平反相而获得的信号作为存储体选择信号BS_B。
具体地描述，当标志数据“FLG”处于低电平时，当擦除命令“/E”和信号“E”分别处于激活状态时逻辑电路26输出低电平信号作为存储体选择信号BS_A。另一方面，当擦除命令“/E”和信号“E”分别处于激活状态时，逻辑电路28输出高电平信号作为存储体选择信号BS_B。因此，在这种情况下，存储体B(12)被选择。
当标志数据“FLG”相反处于高电平时，当擦除命令“/E”和信号“E”分别处于激活状态时逻辑电路26输出高电平信号作为存储体选择信号BS_A。另一方面，当擦除命令“/E”和信号“E”分别处于激活状态时，逻辑电路28输出低电平信号作为存储体选择信号BS_B。因此，在这种情况下，存储体A(11)被选择。
即，当擦除命令“/E”和信号“E”分别进入激活状态时，存储体选择信号BS_A和BS_B的逻辑电平分别被反相。
接下来将描述图7所示的标志重写电路15。图7所示的标志重写电路15配备有延迟电路41和47以及逻辑电路42至46。延迟电路41输出通过将擦除命令“/E”延迟而获得的信号作为预写入信号“/PW”。逻辑电路42是反相器电路并输出通过将标志数据“FLG”的逻辑电平反相而获得的信号。
逻辑电路43是配备有反相输入的AND(与)电路。逻辑电路43的一个输入被供应通过将擦除命令“/E”延迟而获得的信号，另一个输入被供应标志数据“FLG”，并且输出这些信号的反信号的逻辑积。逻辑电路45是反相器电路并输出通过将逻辑电路43的输出反相而获得的信号作为标志写入信号“/FW”。
逻辑电路44是配备有反相输入的AND电路。逻辑电路44的一个输入被供应通过将擦除命令“/E”延迟而获得的信号，另一个输入被供应逻辑电路42的输出信号，并且输出这些信号的反信号的逻辑积。逻辑电路46是反相器电路并将通过将逻辑电路44的输出反相而获得的信号输出给延迟电路47。延迟电路47输出通过将逻辑电路46的输出延迟而获得的信号作为标志擦除信号“/FE”。
在图7所示的标志重写电路15中，当擦除命令“/E”处于激活状态时，预写入信号“/PW”变为激活状态。
此外，当标志数据“FLG”处于低电平时，当擦除命令“/E”变为激活电平(低电平)时逻辑电路43输出高电平的逻辑信号。从逻辑电路43输出的高电平的逻辑信号由逻辑电路45反相，从逻辑电路45输出低电平(激活状态)的标志写入信号“/FW”。此外，当标志数据“FLG”处于低电平时，当擦除命令“/E”变为激活状态(低电平)时逻辑电路44输出低电平的逻辑信号。从逻辑电路44输出的低电平的逻辑信号由逻辑电路46反相，从逻辑电路46输出高电平(非激活状态)的标志擦除信号“/FE”。因此，在这种情况下，标志区域中的标志数据“FLG”从低电平被重写为高电平。
另一方面，当标志数据“FLG”处于高电平时，当擦除命令“/E”变为激活状态(低电平)时逻辑电路43输出低电平的逻辑信号。从逻辑电路43输出的低电平的逻辑信号由逻辑电路45反相，从逻辑电路45输出高电平(非激活状态)的标志写入信号“/FW”。此外，当标志数据“FLG”处于高电平时，当擦除命令“/E”变为激活状态(低电平)时逻辑电路44输出高电平的逻辑信号。从逻辑电路44输出的高电平的逻辑信号由逻辑电路46反相，从逻辑电路46输出低电平(激活状态)的标志擦除信号“/FE”。因此，在这种情况下，标志区域中的标志数据“FLG”从高电平被重写为低电平。
接下来将利用图8至图11所示的时序图描述根据本实施例的半导体存储器装置1的操作。顺便一提，尽管下面将作为一个示例描述块区域BLK1的操作，其它块区域BLK2至BLKn的操作也是类似的。
首先将使用图8所示的时序图描述根据本实施例的半导体存储器装置1的读取操作。在开始读取操作时，在定时t1向半导体存储器装置1的标志区域F1(参照图1)供应激活状态(低电平)的标志读取信号“/FR”。因此，存储在标志区域F1中的标志数据被读取。由于在图8所示的情况下存储在标志区域F1中的标志数据F1处于低电平，所以低电平的标志数据“FLG”被供应给存储体选择电路14(参照图1)。
此后，当在定时t2向存储体选择电路14供应激活状态(低电平)的读取命令”/R”时，信号“/RW”变为激活状态(低电平)。即，在图6所示的存储体选择电路14中，当供应激活状态的读取命令”/R”时，逻辑电路21输出激活状态(高电平)的信号“RW”。此时，逻辑电路22输出激活状态(低电平)的信号“/RW”。
此外，由于标志数据“FLG”处于低电平，所以当信号“/RW”和信号“RW”分别进入激活状态时逻辑电路25输出高电平的存储体选择信号BS_A。另一方面，由于标志数据“FLG”处于低电平并且逻辑电路24的输出为高电平，所以当信号“/RW”和信号“RW”分别进入激活状态时逻辑电路27输出低电平的存储体选择信号BS_B。通过这种操作选择存储体A(11)。此后，半导体存储器装置1对所选存储体A(11)的规定地址处的存储器单元执行读取操作。
接下来将使用图9所示的时序图描述根据本实施例的半导体存储器装置1的写入操作。在开始写入操作时，在定时t11向半导体存储器装置1的标志区域F1(参照图1)供应激活状态(低电平)的标志读取信号“/FR”。因此，存储在半导体存储器装置1的标志区域F1中的标志数据被读取。由于在图9所示的情况下存储在标志区域F1中的标志数据F1处于低电平，低电平的标志数据“FLG”被供应给存储体选择电路14(参照图1)。
此后，当在定时t12激活状态(低电平)的写入命令“/W”被供应给存储体选择电路14时，信号“/RW”变为激活状态(低电平)。即，在图6所示的存储体选择电路14中，当供应激活状态的写入命令“/W”时，逻辑电路21输出激活状态(高电平)的信号“RW”。此时，逻辑电路22输出激活状态(低电平)的信号“/RW”。
此外，由于标志数据“FLG”处于低电平，所以当信号“/RW”和信号“RW”分别进入激活状态时逻辑电路25输出高电平的存储体选择信号BS_A。另一方面，由于标志数据“FLG”处于低电平并且逻辑电路24的输出为高电平，所以当信号“/RW”和信号“RW”分别进入激活状态时逻辑电路27输出低电平的存储体选择信号BS_B。通过这种操作选择存储体A(11)。此后，半导体存储器装置1对所选存储体A(11)的规定地址处的存储器单元执行写入操作。
接下来将使用图10所示的时序图描述根据本实施例的半导体存储器装置1的存储体A(11)的擦除操作。如图4中所描述的，存储体A(11)的数据被擦除的定时是存储在标志区域F1中的标志数据从高电平转变为低电平的定时，换言之，待选择的存储体从存储体B(12)切换为存储体A(11)的定时(参照例如图4中的擦除命令(1)、(3)和(5))。因此，在图10所示的时序图中，高电平的标志数据作为初始值被存储在标志区域F1中。
在开始擦除操作时，在定时t21，激活状态(低电平)的标志读取信号“/FR”被供应给半导体存储器装置1的标志区域F1(参照图1)。因此，存储在半导体存储器装置1的标志区域F1中的标志数据被读取。由于在图10所示的情况下存储在标志区域F1中的标志数据F1处于高电平，所以高电平的标志数据“FLG”被供应给存储体选择电路14和标志重写电路15(参照图1)。
此后，当在定时t22向存储体选择电路14和标志重写电路15供应激活状态(低电平)的擦除命令“/E”时，存储体选择电路14分别输出高电平的存储体选择信号BS_A和低电平的存储体选择信号BS_B。
即，在图6所示的存储体选择电路14中，当擦除命令“/E”进入低电平(激活状态)时逻辑电路23输出高电平(激活状态)的信号“E”。此外，由于标志数据“FLG”处于高电平，所以逻辑电路24将低电平信号输出给逻辑电路26。由于逻辑电路24的输出处于低电平，所以当擦除命令“/E”和信号“E”进入激活状态时逻辑电路26输出高电平的存储体选择信号BS_A。另一方面，由于标志数据“FLG”处于高电平，所以当擦除命令“/E”和信号“E”进入激活状态时逻辑电路28输出低电平的存储体选择信号BS_B。通过这种操作，存储体A(11)被选择。
此外，在定时t22擦除命令“/E”进入激活状态(低电平)之后，标志重写电路15在定时t23输出激活状态(低电平)的预写入信号“/PW”。即，当擦除命令“/E”变为激活状态(低电平)时，图7所示的标志重写电路15通过延迟电路41将该激活状态(低电平)的信号延迟预定时间并输出延迟的信号作为预写入信号“/PW”。
当激活状态的预写入信号“/PW”被供应给存储体A(11)(参照图1)时，存储体A(11)执行预写入。此后，在预写入完成之后，存储体A(11)在定时t24执行擦除操作。因此，存储在存储体A(11)的块区域BLK1中的数据被擦除。
此外，由于当擦除命令“/E”进入激活状态(低电平)时标志数据“FLG”处于高电平，所以图7所示的标志重写电路15的逻辑电路43输出低电平的逻辑信号。从逻辑电路43输出的低电平逻辑信号由逻辑电路45反相，从逻辑电路45输出高电平(非激活状态)的标志写入信号“/FW”。当擦除命令“/E”进入激活状态(低电平)时，由于标志数据“FLG”处于高电平，所以逻辑电路44输出高电平的逻辑信号。从逻辑电路44输出的高电平逻辑信号由逻辑电路46反相，从逻辑电路46输出低电平(激活状态)的标志擦除信号“/FE”。因此，在图10所示的定时t25，输出低电平(激活状态)的标志擦除信号“/FE”。
当激活状态的标志擦除信号“/FE”被供应给标志区域F1时，标志区域F1的标志数据“F1”从高电平被重写为低电平。
通过上述操作，待选择的存储体从存储体B(12)切换为存储体A(11)。此外，存储体A(11)中的块区域BLK1的数据被擦除。
接下来将使用图11所示的时序图描述根据本实施例的半导体存储器装置1的存储体B(12)的擦除操作。存储体B(12)的数据被擦除的定时是存储在标志区域F1中的标志数据从低电平转变为高电平的定时，换言之，待选择的存储体从存储体A(11)切换为存储体B(12)的定时(参照例如图4中的擦除命令(2)和(4))。因此，在图11所示的时序图中，低电平的标志数据作为初始值被存储在标志区域F1中。
在开始擦除操作时，在定时t31，激活状态(低电平)的标志读取信号“/FR”被供应给半导体存储器装置1的标志区域F1(参照图1)。因此，存储在半导体存储器装置1的标志区域F1中的标志数据被读取。由于在图11所示的情况下存储在标志区域F1中的标志数据F1处于低电平，所以低电平的标志数据“FLG”被供应给存储体选择电路14和标志重写电路15(参照图1)。
此后，当在定时t32向存储体选择电路14和标志重写电路15供应激活状态(低电平)的擦除命令“/E”时，存储体选择电路14分别输出低电平的存储体选择信号BS_A和高电平的存储体选择信号BS_B。
即，在图6所示的存储体选择电路14中，当擦除命令“/E”进入低电平(激活状态)时逻辑电路23输出高电平(激活状态)的信号“E”。此外，由于标志数据“FLG”处于低电平，所以逻辑电路24将高电平信号输出到逻辑电路26。由于逻辑电路24的输出处于高电平，所以当擦除命令“/E”和信号“E”进入激活状态时逻辑电路26输出低电平的存储体选择信号BS_A。另一方面，由于标志数据“FLG”处于低电平，所以当擦除命令“/E”和信号“E”进入激活状态时逻辑电路28输出高电平的存储体选择信号BS_B。通过这种操作，存储体B(12)被选择。
此外，在定时t32擦除命令“/E”进入激活状态(低电平)之后，在定时t33标志重写电路15输出激活状态(低电平)的预写入信号“/PW”。即，当擦除命令“/E”变为激活状态(低电平)时，图7所示的标志重写电路15通过延迟电路41将该激活状态(低电平)的信号延迟预定时间并输出所延迟的信号作为预写入信号“/PW”。
当激活状态的预写入信号“/PW”被供应给存储体B(12)(参照图1)时，存储体B(12)执行预写入。此后，存储体B(12)在预写入完成之后在定时t34执行擦除操作。因此，存储在存储体B(12)的块区域BLK1中的数据被擦除。
此外，由于当擦除命令“/E”进入激活状态(低电平)时标志数据“FLG”处于低电平，所以图7所示的标志重写电路15的逻辑电路43输出高电平的逻辑信号。从逻辑电路43输出的高电平逻辑信号由逻辑电路45反相，从逻辑电路45输出低电平(激活状态)的标志写入信号“/FW”。另一方面，由于当擦除命令“/E”进入激活状态(低电平)时标志数据“FLG”处于低电平并且逻辑电路42的输出处于高电平，所以逻辑电路44输出低电平的逻辑信号。从逻辑电路44输出的低电平逻辑信号由逻辑电路46反相，从逻辑电路46输出高电平(非激活状态)的标志擦除信号“/FE”。
即，由于在图11所示的定时t33标志重写电路15将激活状态的标志写入信号“/FW”输出到标志区域F1，所以标志区域F1中的标志数据“F1”从低电平被重写为高电平。
通过上述操作，待选择的存储体从存储体A(11)切换为存储体B(12)。此外，存储体B(12)中的块区域BLK1的数据被擦除。
上述根据本实施例的半导体存储器装置使其寿命能够延长而无需执行复杂的控制。
<实施例2>
接下来将描述实施例2。
图12是示出根据实施例2的半导体存储器装置的配置示例的框图。如图12所示，根据本实施例的半导体存储器装置2配备有存储体A(61)、存储体B(62)、标志区域63、存储体选择电路64和标志重写电路65。顺便一提，存储体A(61)和存储体B(62)可分别被描述为存储体A和存储体B。
由于根据本实施例的半导体存储器装置2中所包括的存储体A(61)、存储体B(62)和标志区域63与实施例1中所描述的半导体存储器装置1(参照图1)中所包括的存储体A(11)、存储体B(12)和标志区域13相似，所以将省略其描述。在根据本实施例的半导体存储器装置2中，与实施例1中所描述的半导体存储器装置1相比，存储体选择电路64和标志重写电路65配置不同。
每次发出擦除命令“/E”时，存储体选择电路64交替地切换存储体A(61)和存储体B(62)的选择。存储体选择电路64配备有切换电路67。存储体A(61)和存储体B(62)的切换由切换电路67控制。存储体选择电路64将在通电时读取的标志区域F1至Fn的标志数据“FLG”设定给切换电路67作为初始值。
在图12所示的配置示例中，存储体A(61)和存储体B(62)中待操作的存储体以块区域为单位选择。因此，存储体选择电路64被配置为选择彼此对应的存储体A(61)的块区域BLK1至BLKn和存储体B(62)的块区域BLK1至BLKn中的任一个。此外，每次发出擦除命令“/E”时，存储体选择电路64交替地切换待选择的块区域BLK1至BLKn。
向存储体选择电路64供应重置信号“RST”、读取命令“/R”、写入命令“/W”、擦除命令“/E”和标志数据“FLG”。当电力被施加到半导体存储器装置2时，重置信号“RST”变为激活状态。当激活状态的重置信号“RST”被供应时，存储体选择电路64将从标志区域F1至Fn中的每一个读取的标志数据“FLG”设定给切换电路67作为初始值。存储体选择电路64根据所设定的初始值来选择存储体A(61)和存储体B(62)中的任一个。
当选择存储体时，存储体选择电路64将激活状态的存储体选择信号BS_A和BS_B分别输出给待选择的存储体。例如，当选择存储体A(61)时，存储体选择电路64将激活状态的存储体选择信号BS_A输出给存储体A(61)并将非激活状态的存储体选择信号BS_B输出给存储体B(62)。此外，当选择存储体B(62)时，存储体选择电路64将非激活状态的存储体选择信号BS_A输出给存储体A(61)并将激活状态的存储体选择信号BS_B输出给存储体B(62)。
另外，当读取命令“/R”被供应时，存储体选择电路64将激活状态的存储体选择信号BS_A或BS_B输出给执行读取操作的存储体(存储体A或B)。因此，执行读取操作的存储体被选择。半导体存储器装置2对所选存储体(存储体A或B)中的规定地址处的存储器单元执行读取操作。
此外，当写入命令“/W”被供应时，存储体选择电路64将激活状态的存储体选择信号BS_A或BS_B输出给执行写入操作的存储体(存储体A或B)。因此，执行写入操作的存储体被选择。半导体存储器装置2对所选存储体(存储体A或B)中的规定地址处的存储器单元执行写入操作。
然后，当擦除命令“/E”被供应时，存储体选择电路64的切换电路67切换待选择的存储体。此后，存储体选择电路64将激活状态的存储体选择信号BS_A或BS_B输出给切换后存储体(存储体A或B)。因此，执行擦除操作的存储体被选择。半导体存储器装置2擦除所选存储体(存储体A或B)的规定块区域的数据。切换电路67将切换后存储体保持为所选存储体，直至下一次发出擦除命令“/E”。即，在后续读取/写入操作时，使用此时选择的存储体。继续使用该存储体，直至下一次发出擦除命令“/E”。
例如，为每一个块区域BLK1至BLKn提供存储体选择电路64。即，由于在图12所示的配置示例中提供n个块区域BLK1至BLKn，所以提供n个存储体选择电路64以分别对应于块区域BLK1至BLKn。
当电力被施加到半导体存储器装置2时，标志重写电路65将激活状态的通电信号“VON”供应给标志区域F1至Fn。当激活状态的通电信号“VON”被供应时，标志区域F1至Fn将存储在标志区域F1至Fn中的标志数据“FLG”输出给存储体选择电路64。
此外，在半导体存储器装置2断电时，标志重写电路65重写存储在标志区域F1至Fn中的标志数据。具体地，在半导体存储器装置2断电时，标志重写电路65将激活状态的断电信号“VOFF”和存储体选择信息BC_B供应给相应标志区域F1至Fn。当激活状态的断电信号“VOFF”和存储体选择信息BC_B被供应时，相应标志区域F1至Fn将存储体选择信息BC_B作为标志数据存储在标志区域F1至Fn中。这里，存储体选择信息BC_B是从存储体选择电路64供应的信息以及与切换电路67在断电时选择的存储体有关的信息。
图13是用于描述标志重写电路65的操作的时序图。尽管下面作为一个示例将描述读取和重写标志区域F1中的标志数据的操作，读取和重写其它标志区域F2至Fn中的标志数据的操作也是类似的。
如图13所示，当电力被施加到半导体存储器装置2时，电源VCC进入开状态(定时t41)。当电力被施加到半导体存储器装置2时，标志重写电路65将高电平的通电信号“VON”供应给标志区域F1(定时t42)。由于如图13所示低电平标志数据被存储在标志区域F1中，所以当供应高电平的通电信号“VON”时标志区域F1将低电平标志数据“FLG”输出给存储体选择电路64。
存储体选择电路64将从标志区域F1供应的标志数据“FLG”设定给切换电路67作为初始值。在这种情况下，由于标志数据“FLG”处于低电平，所以存储体选择电路64将信号“BC_A”设定为高电平并将信号“BC_B”设定为低电平。这里，信号“BC_A”和“BC_B”分别对应于存储体选择信号BS_A和BS_B。顺便一提，存储体选择电路64的详细配置将稍后描述。
随后，每次发出擦除命令“/E”时，存储体选择电路64的切换电路67交替地切换存储体A(61)和存储体B(62)的选择。例如，在定时t43，信号“BC_A”处于低电平，并且信号“BC_B”处于高电平。在这种情况下，存储体B(62)被选择。
此后，当进行半导体存储器装置2的断电时，断电信号“VOFF”在定时t44变为高电平。此时，标志重写电路65将信号“BC_B”作为存储体选择信息BC_B与高电平断电信号“VOFF”一起供应给标志区域F1。当向标志区域F1供应激活状态的断电信号“VOFF”和存储体选择信息BC_B时，存储体选择信息BC_B在定时t45作为标志数据被存储在标志区域F1中。即，在这种情况下，高电平标志数据被写入在标志区域F1中。在标志数据被写入在标志区域F1中之后，半导体存储器装置2的电源VCC变为关状态(定时t46)。
接下来将使用图14所示的流程图描述根据本实施例的半导体存储器装置2的操作。顺便一提，尽管下面作为一个示例将描述块区域BLK1中的数据的读取/写入操作及其擦除操作，其它块区域BLK2至BLKn中的每一个中的数据的读取/写入操作及其擦除操作也是类似的。
当电力被施加到图12所示的半导体存储器装置2时，标志重写电路65将激活状态的通电信号“VON”供应给标志区域F1。当激活状态的通电信号“VON”被供应时，标志区域F1将存储在标志区域F1中的标志数据“FLG”输出给存储体选择电路64(图14的步骤S21)。
此外，当电力被施加到半导体存储器装置2时，供应给存储体选择电路64的重置信号“RST”变为激活状态。当激活状态的重置信号“RST”被供应时，存储体选择电路64将从标志区域F1读取的标志数据“FLG”设定给切换电路67作为初始值(步骤S22)。
此后，存储体选择电路64确定供应给存储体选择电路64的命令是不是擦除命令“/E”(步骤S23)。当供应给存储体选择电路64的命令被确定为不是擦除命令“/E”(步骤S23：否)时，即，当供应给存储体选择电路64的命令是读取命令“/R”或写入命令“/W”时，存储体选择电路64执行读取/写入操作(步骤S24)。即，存储体选择电路64将激活状态的存储体选择信号BS_A或BS_B输出给执行读取/写入操作的存储体(存储体A或B)。因此，执行读取/写入操作的存储体被选择。半导体存储器装置2对所选存储体(存储体A或B)中的块区域BLK1的对应存储器单元执行读取/写入操作。
另一方面，当供应给存储体选择电路64的命令是擦除命令“/E”(步骤S23：是)时，存储体选择电路64执行存储体切换操作和擦除操作(步骤S25)。即，当擦除命令“/E”被供应时，存储体选择电路64的切换电路67切换待选择的存储体。此后，存储体选择电路64将激活状态的存储体选择信号BS_A或BS_B输出给切换后存储体(存储体A或B)。因此，执行擦除操作的存储体被选择。半导体存储器装置2擦除所选存储体(存储体A或B)中的块区域BLK1的数据。切换电路67将所选存储体保持为所选存储体，直至下一次发出擦除命令“/E”。即，此时选择的存储体在后续读取/写入操作中使用。继续使用该存储体，直至下一次发出擦除命令“/E”。
接下来，标志重写电路65确定半导体存储器装置2的电源是否被切断(步骤S26)。当半导体存储器装置2的电源未被切断(步骤S26：否)时，半导体存储器装置2重复步骤S23至S26的操作。此时，每次发出擦除命令“/E”时，存储体选择电路64交替地切换存储体A(61)和存储体B(62)的选择。
另一方面，当半导体存储器装置2的电源被切断(步骤S26：是)时，标志重写电路65执行标志读取操作(步骤S27)。即，在半导体存储器装置2断电时，标志重写电路65将激活状态的断电信号“VOFF”和存储体选择信息BC_B供应给标志区域F1。当向标志区域F1供应激活状态的断电信号“VOFF”和存储体选择信息BC_B时，存储体选择信息BC_B作为标志数据被存储在标志区域F1中。
这里，存储体选择信息BC_B是从存储体选择电路64供应的信息以及与切换电路67在断电时选择的存储体有关的信息。因此，当下一次接通半导体存储器装置2的电源时，存储体选择电路64能够选择上一次断电时选择的存储体。
如上所述，即使在根据本实施例的半导体存储器装置2中，每次发出擦除命令时，存储体选择电路64交替地切换待选择的存储体。因此，可延长半导体存储器装置2的寿命而无需执行复杂的控制。
顺便一提，上述示例示出了在正常操作下开始断电序列，并且断电信号“VOFF”变为高电平(参照图13中的定时t44)的情况。然而，本实施例可按照这样的方式配置：在电源突然切断的异常操作(例如，瞬时电源故障等)时断电信号“VOFF”变为高电平。同样，即使在这种情况下，在断电信号“VOFF”变为高电平之后标志数据被写入在标志区域F1中(参照图13中的定时t45和图14中的步骤S27)。
接下来将使用图15描述存储体选择电路64的具体电路配置。顺便一提，图15所示的存储体选择电路64是一个示例。在本实施例中，可使用任何电路，只要提供能够执行上述操作的存储体选择电路64即可。
图15所示的存储体选择电路64配备有逻辑电路71至88以及锁存电路91和92。逻辑电路71是配备有反相输入的OR电路。逻辑电路71的一个输入被供应读取命令“/R”，另一个输入被供应写入命令“/W”。逻辑电路71输出读取命令“/R”的反信号与写入命令“/W”的反信号的OR作为信号“RW”。逻辑电路72是反相器电路并输出通过将从逻辑电路71输出的信号“RW”反相而获得的信号“/RW”。逻辑电路73是配备有反相输入的缓冲电路并输出通过将所供应的擦除命令“/E”反相而获得的信号“E”。
切换电路67使用逻辑电路74至84来配置。逻辑电路74是反相器电路(以下也被描述为反相器电路74)。逻辑电路75至84是NAND(与非)电路(以下也被描述为NAND电路75至84)。
NAND电路75被输入重置信号“RST”和标志数据“FLG”并输出这些的NAND。NAND电路76被输入通过由反相器电路74将标志数据“FLG”反相而获得的信号和重置信号“RST”，并输出这些的NAND。NAND电路77被输入NAND电路84的输出信号“BC_A”和信号“E”并输出这些的NAND。NAND电路78被输入NAND电路83的输出信号“BC_B”和信号“E”并输出这些的NAND。NAND电路79被输入NAND电路75、77和80的输出信号并输出这些的NAND。NAND电路80被输入NAND电路76、78和79的输出信号并输出这些的NAND。
NAND电路81被输入NAND电路79的输出信号“BC_AD”和擦除命令“/E”并输出这些的NAND。NAND电路82被输入NAND电路80的输出信号“BC_BD”和擦除命令“/E”并输出这些的NAND。NAND电路83被输入NAND电路81的输出信号和NAND电路84的输出信号“BC_A”并输出这些的NAND。NAND电路84被输入NAND电路82的输出信号和NAND电路83的输出信号“BC_B”并输出这些的NAND。
在图15所示的切换电路67中，以擦除命令“/E”下降并且信号“E”上升的定时将信号“BC_AD”和信号“BC_BD”反相。此外，以擦除命令“/E”上升并且信号“E”下降的定时将信号“BC_A”和信号“BC_B”反相。切换电路67的详细操作将稍后描述。
逻辑电路85是配备有反相输入的缓冲电路并根据信号“/RW”和信号“RW”输出通过将信号BC_B反相而获得的信号作为存储体选择信号BS_A。逻辑电路86是配备有反相输入的缓冲电路并根据信号“/E”和信号“E”输出通过将信号BC_A反相而获得的信号作为存储体选择信号BS_A。逻辑电路87是配备有反相输入的缓冲电路并根据信号“/RW”和信号“RW”输出通过将信号BC_A反相而获得的信号作为存储体选择信号BS_B。逻辑电路88是配备有反相输入的缓冲电路并根据信号“/E”和信号“E”输出通过将信号BC_B反相而获得的信号作为存储体选择信号BS_B。
锁存电路91是锁存从逻辑电路85和86中的每一个输出的存储体选择信号BS_A的电路。锁存电路92是锁存从逻辑电路87和88中的每一个输出的存储体选择信号BS_B的电路。
在图15所示的存储体选择电路64中，当读取命令“/R”和写入命令“/W”中的任一个处于低电平(激活状态)时，从逻辑电路71输出高电平(激活状态)的信号“RW”。此时，逻辑电路72输出低电平(激活状态)的信号“/RW”。此外，当擦除命令“/E”处于低电平(激活状态)时，从逻辑电路73输出高电平(激活状态)的信号“E”。
当信号“/RW”和信号“RW”分别处于激活状态时，逻辑电路85输出通过将信号“BC_B”的逻辑电平反相而获得的信号作为存储体选择信号BS_A。另一方面，当信号“/RW”和信号“RW”分别处于激活状态时，逻辑电路87输出通过将信号“BC_A”的逻辑电平反相而获得的信号作为存储体选择信号BS_B。
当擦除命令“/E”和信号“E”分别处于激活状态时，逻辑电路86输出通过将信号“BC_A”的逻辑电平反相而获得的信号作为存储体选择信号BS_A。另一方面，当擦除命令“/E”和信号“E”分别处于激活状态时，逻辑电路88输出通过将信号“BC_B”的逻辑电平反相而获得的信号作为存储体选择信号BS_B。
这里，当信号“BC_A”和信号“BC_B”中的一个为低电平时，其中的另一个变为高电平。因此，当存储体选择信号BS_A和存储体选择信号BS_B中的一个为低电平时，其中的另一个变为高电平。因此，存储体A和B中的任一个被选择。
接下来将使用图16所示的时序图描述图15所示的存储体选择电路64的操作。顺便一提，尽管下面作为一个示例将描述与块区域BLK1对应的存储体选择电路的操作，与其它块区域BLK2至BLKn中的每一个对应的存储体选择电路的操作也是类似的。
当电力被施加到半导体存储器装置2时，高电平的通电信号“VON”被供应给标志区域F1(定时t51)。由于如图16所示低电平的标志数据被存储在标志区域F1中，所以当供应高电平的通电信号“VON”时标志区域F1将低电平的标志数据“FLG”输出给存储体选择电路64。此外，当电力被施加到半导体存储器装置2时，重置信号“RST”变为高电平。
因此，向图15所示的切换电路67的NAND电路75供应高电平的重置信号“RST”和低电平的标志数据“FLG”。因此，NAND电路75输出高电平信号。另一方面，向NAND电路76供应通过经由反相器电路74将低电平的标志数据“FLG”反相而获得的信号(高电平信号)和高电平的重置信号“RST”。因此，NAND电路76输出低电平信号。
另外，由于擦除命令“/E”处于高电平，所以信号“E”变为低电平。因此，被供应信号“E”的NAND电路77和78二者均输出高电平信号。这里，NAND电路79和80分别是三输入NAND电路并且当三个输入中的至少两个信号处于高电平时分别输出低电平信号。因此，由于向NAND电路79供应来自NAND电路75的高电平信号和来自NAND电路77的高电平信号，所以NAND电路79输出低电平信号“BC_AD”。另一方面，由于分别向NAND电路80供应来自NAND电路76的低电平信号、来自NAND电路78的高电平信号以及来自NAND电路79的低电平信号，所以NAND电路80输出高电平信号“BC_BD”。
此外，向NAND电路81供应来自NAND电路79的低电平信号并供应高电平擦除命令“/E”。因此，NAND电路81输出高电平信号。另一方面，向NAND电路82供应来自NAND电路80的高电平信号并供应高电平擦除命令“/E”。因此，NAND电路82输出低电平信号。
此外，由于向NAND电路84供应来自NAND电路82的低电平信号，所以NAND电路84输出高电平信号“BC_A”。另一方面，由于向NAND电路83供应来自NAND电路81的高电平信号并供应来自NAND电路84的高电平信号“BC_A”，所以NAND电路83输出低电平信号“BC_B”。
此后，当在图16所示的定时t52擦除命令“/E”变为激活状态(低电平)时，向图15所示的切换电路67的NAND电路77和78供应高电平信号“E”。
此时，由于向NAND电路77供应高电平信号“BC_A”和高电平信号“E”，所以NAND电路77输出低电平信号。此外，由于向NAND电路78供应低电平信号“BC_B”和高电平信号“E”，所以NAND电路78输出高电平信号。
因此，由于向NAND电路79供应来自NAND电路77的低电平信号，所以NAND电路79输出高电平信号“BC_AD”。此外，由于向NAND电路80供应来自NAND电路78的高电平信号和来自NAND电路79的高电平信号，所以NAND电路80输出低电平信号“BC_BD”。
此后，当擦除命令“/E”如图16所示在定时t53上升时，分别向图15所示的切换电路67的NAND电路81和82供应高电平擦除命令“/E”。此时，向NAND电路81供应来自NAND电路79的高电平信号并供应高电平擦除命令“/E”。因此，NAND电路81输出低电平信号。另一方面，向NAND电路82供应来自NAND电路80的低电平信号并供应高电平擦除命令“/E”。因此，NAND电路82输出高电平信号。
另外，由于向NAND电路83供应来自NAND电路81的低电平信号，所以NAND电路83输出高电平信号“BC_B”。另一方面，由于向NAND电路84供应来自NAND电路82的高电平信号并供应来自NAND电路83的高电平信号“BC_B”，所以NAND电路84输出低电平信号“BC_A”。
此外，当擦除命令“/E”在定时t52变为激活状态(低电平)时，逻辑电路86输出通过将信号“BC_A”的逻辑电平反相而获得的信号作为存储体选择信号BS_A。另一方面，逻辑电路88输出通过将信号“BC_B”的逻辑电平反相而获得的信号作为存储体选择信号BS_B。因此，在这种情况下，输出低电平信号作为存储体选择信号BS_A，并且输出高电平信号作为存储体选择信号BS_B。
此后，当写入命令“/W”在定时t54变为激活状态时，信号“/RW”和信号“RW”分别进入激活状态。因此，逻辑电路85输出通过将信号“BC_B”的逻辑电平反相而获得的信号作为存储体选择信号BS_A。另一方面，逻辑电路87输出通过将信号“BC_A”的逻辑电平反相而获得的信号作为存储体选择信号BS_B。即，在这种情况下，输出低电平信号作为存储体选择信号BS_A，并且输出高电平信号作为存储体选择信号BS_B。因此，存储体B被选择。半导体存储器装置2对所选存储体B中的规定地址处的存储器单元执行写入操作。
顺便一提，由于在定时t55擦除命令“/E”进入激活状态(低电平)时的操作以及在定时t56读取命令“/R”进入激活状态时的操作基本上与上述情况相似，所以将省略其双重描述。
上述根据本实施例的半导体存储器装置能够使其寿命能够延长而无需执行复杂的控制。特别是在根据本实施例的半导体存储器装置2中，标志数据在通电时被设定给切换电路67，此后由切换电路67执行存储体的切换。因此，由于没有必要如实施例1中所描述的半导体存储器装置1中一样每次从标志区域F1至Fn读取标志数据并将其重写，可使半导体存储器装置2的操作快速。
顺便一提，尽管上述实施例1和2描述了各自配备有两个存储体的半导体存储器装置，包括在半导体存储器装置中的存储体的数量可为三个或更多个。例如，当提供三个存储体时，这三个存储体可被配置为每次发出擦除命令时按顺序被切换。此外，例如，当提供四个存储体时，形成总共两个存储体组，两个存储体作为一组，并且每次发出擦除命令时在存储体组中两个存储体可分别按顺序被切换。
另外，根据上述实施例1和2的半导体存储器装置1和2还可分别设置有模式切换电路，其切换半导体存储器装置1和2的操作模式。例如，当配置半导体存储器装置1和2时，其可被配置为能够将第一模式和第二模式设定为操作模式并使用模式切换电路切换第一和第二模式。
这里，第一模式是使用存储体选择电路14或64(参照图1或图12)选择存储体A和B中的任一个，并使数据能够被存储在存储体A和B中的任一个的模式。即，它是使上述实施例1和2中的每一个中所描述的操作能够被执行的模式。由于存储体A和存储体B在第一模式下交替地操作，所以整个半导体存储器装置的重写次数可基本上加倍，因此半导体存储器装置的寿命可延长。
另一方面，第二模式是使数据能够被存储在存储体A和B二者中的模式。存储体A和B二者处于能够一起独立地操作的状态。即，在第二模式下，可分别将不同的数据存储在存储体A和B的不同地址中。尽管与第一模式下的情况相比，在第二模式下半导体存储器装置的寿命减小至一半，半导体存储器装置的存储容量与第一模式相比可加倍，因为存储体A和B二者可同时用作存储区域。
例如，半导体存储器装置能够根据用户的期望切换第一模式和第二模式。即，当优先考虑半导体存储器装置的寿命(重写次数)时，用户可将第一模式设定为半导体存储器装置的操作模式。另一方面，当优先考虑半导体存储器装置的存储容量时，用户可将第二模式设定为半导体存储器装置的操作模式。
尽管以上由对本发明人作出的本发明已基于优选实施例具体地加以描述，但是本发明不限于上述实施例。不用说，在不脱离其主旨的范围内可对其进行各种改变。

Claims (10)

1.一种半导体存储器装置，包括：
能彼此互补地操作的第一存储体和第二存储体；以及
存储体选择电路，其选择所述第一存储体和所述第二存储体中的任一个，
其中，每次发出用于指示擦除所述第一存储体和所述第二存储体中的任一个存储体中的数据的擦除命令时，所述存储体选择电路交替地切换待选择的存储体。
2.根据权利要求1所述的半导体存储器装置，
其中，所述第一存储体和所述第二存储体被分别配备有与数据的擦除单元对应的多个块区域，
其中，所述第一存储体的所述块区域和所述第二存储体的所述块区域被设置为彼此对应，并且
其中，所述存储体选择电路被配置为选择彼此对应的所述第一存储体的所述块区域和所述第二存储体的所述块区域中的任一个块区域，并且每次发出所述擦除命令时交替地切换待选择的块区域。
3.根据权利要求2所述的半导体存储器装置，
其中，所述第一存储体的每个所述块区域包括多个存储器单元，
其中，所述第二存储体的每个所述块区域包括多个存储器单元，并且
其中，所述第一存储体的所述存储器单元和所述第二存储体的所述存储器单元被配置为彼此对应，并且
其中，当从外部访问时，所述第一存储体的所述存储器单元和所述第二存储体的所述存储器单元被配置为能使用相同的地址被访问。
4.根据权利要求1所述的半导体存储器装置，还包括标志区域，所述标志区域中存储有指示待选择的存储体的标志数据，
其中，所述存储体选择电路根据存储在所述标志区域中的所述标志数据来选择所述第一存储体和所述第二存储体中的任一个。
5.根据权利要求4所述的半导体存储器装置，还包括标志重写电路，所述标志重写电路对存储在所述标志区域中的标志数据进行重写，
其中，每次发出所述擦除命令时，所述标志重写电路交替地重写指示所述第一存储体的标志数据和指示所述第二存储体的标志数据。
6.根据权利要求1所述的半导体存储器装置，还包括标志区域，所述标志区域中存储有指示待选择的存储体的标志数据，
其中，所述存储体选择电路配备有切换电路，每次发出所述擦除命令时，所述切换电路交替地切换所述第一存储体和所述第二存储体的选择，并且
其中，所述存储体选择电路将存储在所述标志区域中的所述标志数据作为初始值设定给所述切换电路。
7.根据权利要求6所述的半导体存储器装置，其中，
在通电时所述标志数据被从所述标志区域读取，并且作为所述初始值被设定给所述切换电路。
8.根据权利要求6所述的半导体存储器装置，还包括标志重写电路，所述标志重写电路对存储在所述标志区域中的所述标志数据进行重写，
其中，在断电时，所述标志重写电路将在所述切换电路中包含的存储体选择信息作为所述标志数据存储在所述标志区域中。
9.根据权利要求1所述的半导体存储器装置，还包括模式切换电路，所述模式切换电路切换所述半导体存储器装置的操作模式，
其中，所述模式切换电路被配置为能在第一模式与第二模式之间进行切换，所述第一模式通过使用所述存储体选择电路来选择所述第一存储体和所述第二存储体中的任一个存储体并使数据能够被存储在所述第一存储体和所述第二存储体中的任一个存储体中，所述第二模式通过分别使用不同的地址来访问所述第一存储体和所述第二存储体这两者并使数据能够被存储在其中。
10.一种半导体存储器装置的控制方法，所述半导体存储器装置包括能彼此互补地操作的第一存储体和第二存储体，所述控制方法包括以下步骤：
每次发出用于指示擦除所述第一存储体和所述第二存储体中的任一个存储体中的数据的擦除命令时，交替地切换待选择的存储体。
CN201810864382.0A 2017-08-02 2018-08-01 半导体存储器装置及其控制方法 Pending CN109390020A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-149844 2017-08-02
JP2017149844A JP6814107B2 (ja) 2017-08-02 2017-08-02 半導体記憶装置、及び半導体記憶装置の制御方法

Publications (1)

Publication Number Publication Date
CN109390020A true CN109390020A (zh) 2019-02-26

Family

ID=62845992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810864382.0A Pending CN109390020A (zh) 2017-08-02 2018-08-01 半导体存储器装置及其控制方法

Country Status (5)

Country Link
US (1) US20190043586A1 (zh)
EP (1) EP3438983A1 (zh)
JP (1) JP6814107B2 (zh)
KR (1) KR20190014475A (zh)
CN (1) CN109390020A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111831590A (zh) * 2020-06-05 2020-10-27 嘉兴行适安车联网信息科技有限公司 可靠保护nvram数据内容不丢失的算法
CN113220240A (zh) * 2021-05-26 2021-08-06 普冉半导体(上海)股份有限公司 非易失性存储器芯片
CN113590150A (zh) * 2021-06-30 2021-11-02 北京智芯微电子科技有限公司 存储体控制方法、程序升级方法及设备
CN114237495A (zh) * 2021-11-29 2022-03-25 歌尔科技有限公司 数据更新方法、电子设备及计算机可读存储介质
CN116486894A (zh) * 2023-06-25 2023-07-25 长鑫存储技术有限公司 半导体存储装置的测试方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210035644A1 (en) * 2019-08-01 2021-02-04 Macronix International Co., Ltd. Memory apparatus and data access method for memory

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0596198B1 (en) * 1992-07-10 2000-03-29 Sony Corporation Flash eprom with erase verification and address scrambling architecture
JP2002208287A (ja) 2001-01-12 2002-07-26 Sanyo Electric Co Ltd 不揮発性半導体記憶装置
US7441067B2 (en) * 2004-11-15 2008-10-21 Sandisk Corporation Cyclic flash memory wear leveling
US8028123B2 (en) * 2008-04-15 2011-09-27 SMART Modular Technologies (AZ) , Inc. Circular wear leveling
US20120150527A1 (en) * 2009-08-21 2012-06-14 Tadhg Creedon Storage peripheral device emulation
US10372551B2 (en) * 2013-03-15 2019-08-06 Netlist, Inc. Hybrid memory system with configurable error thresholds and failure analysis capability
US9830098B1 (en) * 2016-07-11 2017-11-28 Silicon Motion, Inc. Method of wear leveling for data storage device
KR102620562B1 (ko) * 2016-08-04 2024-01-03 삼성전자주식회사 비휘발성 메모리 장치
JP6779822B2 (ja) * 2017-03-24 2020-11-04 キオクシア株式会社 メモリシステム
US10354737B2 (en) * 2017-06-22 2019-07-16 Western Digital Technologies, Inc. Non-volatile memory sub-block erasure disturb management scheme

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111831590A (zh) * 2020-06-05 2020-10-27 嘉兴行适安车联网信息科技有限公司 可靠保护nvram数据内容不丢失的算法
CN113220240A (zh) * 2021-05-26 2021-08-06 普冉半导体(上海)股份有限公司 非易失性存储器芯片
CN113590150A (zh) * 2021-06-30 2021-11-02 北京智芯微电子科技有限公司 存储体控制方法、程序升级方法及设备
CN114237495A (zh) * 2021-11-29 2022-03-25 歌尔科技有限公司 数据更新方法、电子设备及计算机可读存储介质
CN116486894A (zh) * 2023-06-25 2023-07-25 长鑫存储技术有限公司 半导体存储装置的测试方法
CN116486894B (zh) * 2023-06-25 2023-11-07 长鑫存储技术有限公司 半导体存储装置的测试方法

Also Published As

Publication number Publication date
US20190043586A1 (en) 2019-02-07
KR20190014475A (ko) 2019-02-12
JP6814107B2 (ja) 2021-01-13
EP3438983A1 (en) 2019-02-06
JP2019029048A (ja) 2019-02-21

Similar Documents

Publication Publication Date Title
CN109390020A (zh) 半导体存储器装置及其控制方法
US8050106B2 (en) Fast writing non-volatile memory with main and auxiliary memory areas
CN101154190B (zh) 映射信息管理设备和方法
CN108182034B (zh) 存储系统及其操作方法
CN105474319B (zh) 用于配置混合存储器模块的存储器的i/o的设备及方法
CN102063931B (zh) 闪烁存储器系统控制方案
CN101154189B (zh) 支持不同存储单元类型的非易失性存储器的设备和方法
CN100520734C (zh) 闪存的控制装置与方法
CN100397334C (zh) 半导体器件
CN101739344A (zh) 控制非易失性存储装置中损耗的存储器控制器及操作方法
CN101165660A (zh) 在非易失性存储器中重用日志块的方法、非易失性存储器件
CN103229136B (zh) 磁盘阵列刷盘方法及磁盘阵列刷盘装置
CN103198019A (zh) 文件系统及其控制方法
CN101853214A (zh) 存储装置
CN101027729A (zh) 非易失性存储装置的初始化控制方法以及非易失性存储装置
CN110431526A (zh) 用于自动化动态字线开始电压的设备与方法
CN104081372B (zh) 配置成提供对多个组的同时读/写访问的存储器
CN107615387A (zh) 存储器装置中的超深掉电模式控制
CN106201629A (zh) 一种对多片目标fpga编程的方法和装置
CN101625897A (zh) 用于快闪存储器的数据写入方法、储存系统与控制器
CN102792381A (zh) 用于多电平存储器单元(mlc)快闪存储器的防数据破坏的保护
CN108958643A (zh) 数据存储装置及其操作方法
US20180018094A1 (en) Memory device, memory system including the same and operation method of the memory system
CN105869674A (zh) 半导体装置的控制电路及其方法
KR20120068192A (ko) 플래시 메모리 장치 및 그 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190226

WD01 Invention patent application deemed withdrawn after publication