CN109388882A - 一种适用于专用集成电路设计的交错匹配滤波方法 - Google Patents

一种适用于专用集成电路设计的交错匹配滤波方法 Download PDF

Info

Publication number
CN109388882A
CN109388882A CN201811167751.7A CN201811167751A CN109388882A CN 109388882 A CN109388882 A CN 109388882A CN 201811167751 A CN201811167751 A CN 201811167751A CN 109388882 A CN109388882 A CN 109388882A
Authority
CN
China
Prior art keywords
matched filtering
data
result
delay unit
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811167751.7A
Other languages
English (en)
Other versions
CN109388882B (zh
Inventor
王长红
高飞
杨烜赫
孟恩同
岳平越
张昊星
陈超凡
张鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Technology BIT
Original Assignee
Beijing Institute of Technology BIT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Technology BIT filed Critical Beijing Institute of Technology BIT
Priority to CN201811167751.7A priority Critical patent/CN109388882B/zh
Publication of CN109388882A publication Critical patent/CN109388882A/zh
Application granted granted Critical
Publication of CN109388882B publication Critical patent/CN109388882B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/3312—Timing analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Complex Calculations (AREA)

Abstract

本发明公开的一种适用于专用集成电路设计的交错匹配滤波方法，属于专用集成电路技术领域。本发明实现方法为：首先利用延时单元对扩频过采样信号进行延时；然后对延时后的数据进行判断处理，根据PN码相应位置的值对延时信号进行直接输出或者取反输出，取反操作利用按位取反后补偿的方式来完成；最后利用流水线加法器树对判断处理后的数据进行逐级相加和寄存，最后一级加法运算的结果加上补偿值即为奇偶交错匹配滤波的输出结果。本发明具有如下优点：(1)能够简化数字匹配滤波器设计结构；(2)优化逻辑时序，节省逻辑资源；(3)缩短时序路径，能够满足更高时序要求；(4)输出结果仍是顺序的各路采样值匹配滤波结果，有易于进行后续信号处理。

Description

一种适用于专用集成电路设计的交错匹配滤波方法
技术领域
本发明涉及一种适用于专用集成电路设计的交错匹配滤波方法，属于专用集成电路技术领域。
背景技术
专用集成电路(ASIC)是为达到某种专门目的而设计的集成电路，在专用扩频基带信号处理芯片设计中，码相位的捕获和解扩解调均依赖于数字匹配滤波器的输出。ASIC设计成本和逻辑资源消耗密切相关，因此数字匹配滤波器的逻辑资源消耗是ASIC设计中一个关键的指标。
对于N倍chip速率过采样信号，如果用N个全流水结构和并行相乘相加的方法来完成匹配滤波，则会造成逻辑资源N倍的增长，这在ASIC设计中是无法接受的。而本发明提出的适用于ASIC设计的交错匹配滤波方法对延时后的信号进行奇偶交错匹配滤波，并用按位取反后补偿的操作替代乘法器完成数据的取反，显著减少逻辑资源的消耗，满足ASIC设计的要求。
发明内容
为解决对扩频信号N倍chip速率采样后信号进行匹配滤波时消耗逻辑资源过大的问题，本发明公开的一种适用于专用集成电路设计的交错匹配滤波方法，采用对过采样信号延时后进行奇偶交错匹配滤波和按位取反后补偿的操作完全替代乘法器完成数据的取反的方式，完成对N倍chip速率过采样信号的匹配滤波，能够减少逻辑资源消耗和降低设计复杂度。
本发明是通过以下技术方案实现的。
本发明公开的一种适用于专用集成电路设计的交错匹配滤波方法，首先利用延时单元对扩频过采样信号进行延时；然后对延时后的数据进行判断处理，根据PN码相应位置的值对延时信号进行直接输出或者取反输出，其中的取反操作利用按位取反后补偿的方式来完成；最后利用一个流水线加法器树对判断处理后的数据进行逐级相加和寄存，最后一级加法运算的结果加上补偿值即为奇偶交错匹配滤波的输出结果，至此，完成对过采样信号的匹配滤波，能够减少逻辑资源消耗和降低设计复杂度。
本发明公开的一种适用于专用集成电路设计的交错匹配滤波方法，包括如下步骤：
步骤一、将M位的PN码写入M位的寄存器R，并统计PN码序列中“1”的总数为Sadj，并对M倍扩频信号进行N倍chip速率过采样。
步骤二、对扩频信号进行多级延时。
将采样信号送入第一个延时单元，所述延时单元共有M个，且各个延时单元首尾相连，即前一个延时单元的数据输出与下一个延时单元的数据输入相连。每个延时单元中有N个延时器，每个延时器的延时周期是1个时钟周期。
步骤三、对延时数据进行判断处理。
在每个延时单元末尾处进行抽头，每个抽头后设置一个判断处理单元Pi对延时单元输出数据进行判断处理。如果寄存器R的第i位数值为0，则Pi对第i个抽头处的数据不进行处理并从Pi输出；如果寄存器R的第i位数值为1，则Pi对第i个抽头处的数据按位取反后从Pi输出。其中i的取值为1,2,3,…,M。
步骤四、对判断处理后数据进行第1级加法运算并寄存。
将相邻两个判断处理单元Pj和Pj+1的输出送至第1级流水线加法器中进行加法运算，将运算结果通过非阻塞赋值存储至第1级寄存器。其中第1级流水线加法器和寄存器各有M/2个，j的取值为1,3,5…,M-1。
步骤五、对第1级加法运算结果进行逐级加法运算并寄存。
将第1级寄存器的结果通过第2级流水线加法器进行相加，并将结果存储至第2级寄存器，以此类推，直到第(log2M)级加法运算得到初步相加总和St。
步骤六、将S＝St+Sadj作为匹配滤波的一个结果输出。
步骤七、对步骤一所述的N倍chip速率过采样信号重复步骤二到步骤六的操作进行滤波，最终得到奇偶交错匹配滤波的全部输出；
至此，完成对N倍chip速率过采样信号的匹配滤波，能够减少逻辑资源消耗和降低设计复杂度。
有益效果：
1、本发明公开的一种适用于专用集成电路设计的交错匹配滤波方法，采用延时单元对过采样信号进行延时，并对延时后的数据进行交错匹配滤波，利用1个流水线加法器树就能够完成N倍chip速率过采样信号的匹配滤波，能够简化数字匹配滤波器设计结构，并显著减少逻辑资源消耗。
2、本发明公开的一种适用于专用集成电路设计的交错匹配滤波方法，利用按位取反后补偿的操作代替乘法器实现对数据的取反操作，优化逻辑时序，节省逻辑资源。
3、本发明公开的一种适用于专用集成电路设计的交错匹配滤波方法，通过加法器和寄存器实现每级加法流水线先相加后寄存的操作，缩短时序路径，能够满足更高的时序要求。
4、本发明公开的一种适用于专用集成电路设计的交错匹配滤波方法，对N倍chip速率过采样信号进行顺序的奇偶交错匹配滤波后，输出结果仍是顺序的各路采样值匹配滤波结果，更有易于进行后续信号处理。
附图说明
图1是具体实施方式中适用于ASIC设计的交错匹配滤波结构示意图。
图2是具体实施方式中适用于ASIC设计的交错匹配滤波方法流程图。
具体实施方式
下面结合附图和实施例对本发明做进一步说明和详细描述。
实施例1：
本实施例公开的一种适用于专用集成电路设计的交错匹配滤波方法，用于某一直接序列扩频系统，该系统扩频比为1024。
图1所示为具体实施方式中适用于ASIC设计的交错匹配滤波结构示意图，
图2所示为具体实施方式中适用于ASIC设计的交错匹配滤波方法流程图，本实施例公开的一种适用于专用集成电路设计的交错匹配滤波方法，具体实施步骤如下：
步骤一、将1024位的PN码写入1024位的寄存器R，统计PN码序列中“1”的总数为512，并对1024倍扩频信号进行2倍chip速率过采样。
步骤二、对扩频信号进行多级延时。
将采样信号送入第一个延时单元，所述延时单元共有1024个，且各个延时单元首尾相连，即前一个延时单元的数据输出与下一个延时单元的数据输入相连。每个延时单元中有2个延时器，每个延时器的延时周期是一个时钟周期。
步骤三、对延时数据进行判断处理。
在每个延时单元末尾处进行抽头，每个抽头后设置一个判断处理单元Pi对延时单元输出数据进行判断处理。如果寄存器R的第i位数值为0，则Pi对第i个抽头处的数据不进行处理并从Pi输出；如果寄存器R的第i位数值为1，则Pi对第i个抽头处的数据按位取反后从Pi输出。其中i的取值为1,2,3,…,1024。
步骤四、对判断处理后数据进行第1级加法运算并寄存。
将相邻两个判断处理单元Pj和Pj+1的输出送至第1级流水线加法器中进行加法运算，将运算结果通过非阻塞赋值存储至第1级寄存器。其中第1级流水线加法器和寄存器各有512个，j的取值为1,3,5…,1023。
步骤五、对第1级加法运算结果进行逐级加法运算。
将第1级寄存器的结果通过第2级流水线加法器进行相加，并将结果存储至第2级寄存器，以此类推，直到第10级加法运算得到初步相加总和St。
步骤六、将S＝St+512作为匹配滤波的一个结果输出。
步骤七、对步骤一所述的2倍chip速率过采样信号重复步骤二到步骤六的操作进行滤波，最终得到奇偶交错匹配滤波的全部输出。
本实施例中利用1个10级流水线加法器树就可以完成对2倍chip速率过采样信号的奇偶交错匹配滤波，显著减少逻辑资源消耗。
判断处理单元采用按位取反后补偿的操作替代乘法器完成对数据的取反工作，优化逻辑时序，减少资源消耗。
采用10级相加后寄存的流水线方式完成1024个数据的相加过程，缩短逐级相加过程中的时序路径，可以满足更高的时序要求。
本实施例方法输出的匹配滤波结果是顺序的第1路和第2路采样信号匹配滤波的结果，更方便对数据做后续的信号处理。
以上所述为本发明的较佳实施例而已，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其他不同形式的变化和变动。这里无法对所有的实施方式予以穷举。凡是属于本发明的技术方案所引申出的显而易见的变化或变动仍处于本发明的保护范围之内。

Claims (2)

1.一种适用于专用集成电路设计的交错匹配滤波方法，其特征在于：包括如下步骤，
步骤一、将M位的PN码写入M位的寄存器R，并统计PN码序列中“1”的总数为Sadj，并对M倍扩频信号进行N倍chip速率过采样；
步骤二、对扩频信号进行多级延时；
将采样信号送入第一个延时单元，所述延时单元共有M个，且各个延时单元首尾相连，即前一个延时单元的数据输出与下一个延时单元的数据输入相连；每个延时单元中有N个延时器，每个延时器的延时周期是1个时钟周期；
步骤三、对延时数据进行判断处理；
在每个延时单元末尾处进行抽头，每个抽头后设置一个判断处理单元Pi对延时单元输出数据进行判断处理；如果寄存器R的第i位数值为0，则Pi对第i个抽头处的数据不进行处理并从Pi输出；如果寄存器R的第i位数值为1，则Pi对第i个抽头处的数据按位取反后从Pi输出；其中i的取值为1,2,3,…,M；
步骤四、对判断处理后数据进行第1级加法运算并寄存；
将相邻两个判断处理单元Pj和Pj+1的输出送至第1级流水线加法器中进行加法运算，将运算结果通过非阻塞赋值存储至第1级寄存器；其中第1级流水线加法器和寄存器各有M/2个，j的取值为1,3,5…,M-1；
步骤五、对第1级加法运算结果进行逐级加法运算并寄存；
将第1级寄存器的结果通过第2级流水线加法器进行相加，并将结果存储至第2级寄存器，以此类推，直到第(log2M)级加法运算得到初步相加总和St；
步骤六、将S＝St+Sadj作为匹配滤波的一个结果输出；
步骤七、对步骤一所述的N倍chip速率过采样信号重复步骤二到步骤六的操作进行滤波，最终得到奇偶交错匹配滤波的全部输出；
至此，完成对N倍chip速率过采样信号的匹配滤波，能够减少逻辑资源消耗和降低设计复杂度。
2.如权利要求1所述的一种适用于专用集成电路设计的交错匹配滤波方法，其特征在于：首先利用延时单元对扩频过采样信号进行延时；然后对延时后的数据进行判断处理，根据PN码相应位置的值对延时信号进行直接输出或者取反输出，其中的取反操作利用按位取反后补偿的方式来完成；最后利用一个流水线加法器树对判断处理后的数据进行逐级相加和寄存，最后一级加法运算的结果加上补偿值即为奇偶交错匹配滤波的输出结果，至此，完成对过采样信号的匹配滤波，能够减少逻辑资源消耗和降低设计复杂度。
CN201811167751.7A 2018-10-08 2018-10-08 一种适用于专用集成电路设计的交错匹配滤波方法 Active CN109388882B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811167751.7A CN109388882B (zh) 2018-10-08 2018-10-08 一种适用于专用集成电路设计的交错匹配滤波方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811167751.7A CN109388882B (zh) 2018-10-08 2018-10-08 一种适用于专用集成电路设计的交错匹配滤波方法

Publications (2)

Publication Number Publication Date
CN109388882A true CN109388882A (zh) 2019-02-26
CN109388882B CN109388882B (zh) 2022-11-04

Family

ID=65419331

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811167751.7A Active CN109388882B (zh) 2018-10-08 2018-10-08 一种适用于专用集成电路设计的交错匹配滤波方法

Country Status (1)

Country Link
CN (1) CN109388882B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115061534A (zh) * 2022-05-09 2022-09-16 厉雷刚 无时钟异步电路、数据同步输出的方法、设备及介质
US11569803B2 (en) 2021-03-09 2023-01-31 Changxin Memory Technologies, Inc. Stagger signal generation circuit
US11621707B2 (en) 2021-03-09 2023-04-04 Changxin Memory Technologies, Inc. Signal output circuit and circuit for outputting delayed signal
US11817862B2 (en) 2021-03-09 2023-11-14 Changxin Memory Technologies, Inc. Pulse generation circuit and stagger pulse generation circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1231545A (zh) * 1998-02-12 1999-10-13 株式会社高取育英会 匹配滤波器组
CN1323105A (zh) * 2001-03-19 2001-11-21 深圳市中兴集成电路设计有限责任公司 一种相关器装置
US6665358B1 (en) * 1999-03-29 2003-12-16 Oki Electric Industry Co., Ltd. Digital matched filter circuit employing analog summation
CN101189846A (zh) * 2005-06-07 2008-05-28 Atmel德国有限公司 用于zigbee ieee802.15.4标准的差分检测单元
CN103930798A (zh) * 2011-11-30 2014-07-16 德州仪器公司 用于扩展频谱接收的方法及设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1231545A (zh) * 1998-02-12 1999-10-13 株式会社高取育英会 匹配滤波器组
US6665358B1 (en) * 1999-03-29 2003-12-16 Oki Electric Industry Co., Ltd. Digital matched filter circuit employing analog summation
CN1323105A (zh) * 2001-03-19 2001-11-21 深圳市中兴集成电路设计有限责任公司 一种相关器装置
CN101189846A (zh) * 2005-06-07 2008-05-28 Atmel德国有限公司 用于zigbee ieee802.15.4标准的差分检测单元
CN103930798A (zh) * 2011-11-30 2014-07-16 德州仪器公司 用于扩展频谱接收的方法及设备

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
YUE ZHAO 等: "Interleaved Matched Filtering Method Suitable for ASIC Design", 《2019 IEEE 2ND INTERNATIONAL CONFERENCE ON ELECTRONIC INFORMATION AND COMMUNICATION TECHNOLOGY》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11569803B2 (en) 2021-03-09 2023-01-31 Changxin Memory Technologies, Inc. Stagger signal generation circuit
US11621707B2 (en) 2021-03-09 2023-04-04 Changxin Memory Technologies, Inc. Signal output circuit and circuit for outputting delayed signal
US11817862B2 (en) 2021-03-09 2023-11-14 Changxin Memory Technologies, Inc. Pulse generation circuit and stagger pulse generation circuit
CN115061534A (zh) * 2022-05-09 2022-09-16 厉雷刚 无时钟异步电路、数据同步输出的方法、设备及介质

Also Published As

Publication number Publication date
CN109388882B (zh) 2022-11-04

Similar Documents

Publication Publication Date Title
CN109388882A (zh) 一种适用于专用集成电路设计的交错匹配滤波方法
CN104539262B (zh) 一种连续可变速率的数字成型滤波处理方法
CN101567701B (zh) 一种高效多路数字下变频器系统
CN100550662C (zh) 一种用于脉冲超宽带通信系统的信号接收方法
CN111786865B (zh) 一种数据处理方法及设备
CN102611447A (zh) 一种基于fpga的加噪信号同步时钟提取装置
CN102546084A (zh) 异步串行通信数据接收时的抗干扰纠错采样系统和方法
CN104077492A (zh) 一种基于fpga的采样数据内插方法
CN105915193B (zh) 一种用于多相滤波器的改进生成方法
CN101594159A (zh) 一种数字前端滤波的方法及装置
CN106849904A (zh) 数字滤波设备
CN106921463A (zh) 一种抗干扰解码方法及系统
CN105553890A (zh) 一种mf-tdma非均匀多载波的整体解调方法
CN203617974U (zh) 一种基于fpga的可配置系数的滤波器及电子设备
CN103095249B (zh) 一种中值滤波电路及方法
CN101494505A (zh) 一种面积优化的流水结构水声扩频通信带通信号捕获电路
CN108762154A (zh) 矢量信号分析中高速并行下变频fpga数据处理系统及方法
CN109951173B (zh) 一种多路并行输入并行处理的fir滤波方法及滤波器
CN101494506A (zh) 一种流水结构的水声扩频通信带通信号捕获电路
CN106850478B (zh) 一种用于船舶自动识别系统的数据解调及同步方法
CN104363193A (zh) 一种用于无人机地空宽带通信系统的接收终端方法
CN103986497A (zh) 双边抽头结构的时域自适应窄带干扰抑制滤波器和方法
CN103051356B (zh) Cdma通讯系统降低误码率的方法和装置
CN102664724B (zh) 数字通信系统中的数字信号的处理方法和装置
CN101546993B (zh) 一种自适应迭代次数的白化滤波方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant