CN109388597A - 一种基于fpga的数据交互方法及装置 - Google Patents

一种基于fpga的数据交互方法及装置 Download PDF

Info

Publication number
CN109388597A
CN109388597A CN201811160055.3A CN201811160055A CN109388597A CN 109388597 A CN109388597 A CN 109388597A CN 201811160055 A CN201811160055 A CN 201811160055A CN 109388597 A CN109388597 A CN 109388597A
Authority
CN
China
Prior art keywords
data packet
terminal
fpga
virtual
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811160055.3A
Other languages
English (en)
Other versions
CN109388597B (zh
Inventor
张代生
吴刚
刘彦静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou DPTech Technologies Co Ltd
Original Assignee
Hangzhou DPTech Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou DPTech Technologies Co Ltd filed Critical Hangzhou DPTech Technologies Co Ltd
Priority to CN201811160055.3A priority Critical patent/CN109388597B/zh
Publication of CN109388597A publication Critical patent/CN109388597A/zh
Application granted granted Critical
Publication of CN109388597B publication Critical patent/CN109388597B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

本申请提供一种基于FPGA的数据交互方法及装置，所述方法包括：FPGA模块内的虚拟P2P桥接收第一终端发送的TLP类型的数据包，并将数据包存储于缓存单元中；FPGA模块内的业务单元对数据包进行解析，获取数据包对应的目的终端地址和地址路由，以及根据目的终端地址确定第二终端；判断第二终端与FPGA模块连接的总线的状态；当确定总线的状态处于空闲状态时，从缓存单元中读取数据包，并将数据包通过虚拟P2P桥发送给第二终端。

Description

一种基于FPGA的数据交互方法及装置
技术领域
本申请涉及数据交互技术领域，尤其涉及一种基于FPGA的数据交互方法及装置。
背景技术
PCIe总线技术是取代PCI的第三代I/O技术,也称为3GIO。PCIe总线是为将来的计算机和通讯平台定义的一种高性能、通用I/O互连总线。PCIe总线是串行总线，采用点对点传输，每个传输通道独享带宽，传输速率高。点到点传输降低了系统硬件平台设计的复杂性和难度，从而降低了系统成本、提高了系统的性价比和鲁棒性。但是随着系统性能、功能和带宽的日益增长，需要更多的外部设备与CPU连接。但是CPU本身PCIe接口数量有限，可以使用PCIe Switch对CPU的PCIe接口进行扩展，通过PCIe Switch连接更多的终端设备。
PCIe总线采用基于交换的技术和基于包的协议来实现数据的传输。PCIe终端可以发送一个TLP，该TLP可以是一个存储器或者I/O请求TLP，由一个终端发出，并通过一个PCIeSwitch后发送到另外一个终端。
现有技术方案中，PCIe终端之间交互数据的过程由DMA控制器控制，但是DMA的启动仍然需要CPU发送DMA启动指令，DMA的终止也需要通知CPU，CPU接收到终止信号后，重新获得PCIe总线的控制权。使用现有技术，在数据传输过程不需要CPU的参与，降低了CPU的负荷，但是在启动和终止DMA阶段，仍然需要CPU运行相关任务。因此，现有技术方案部分降低了CPU负荷。如果系统中终端数量多，终端之间交互数据量大，现有方案仍然需要CPU频繁的进入DMA启动和终止进程，这将造成CPU的负荷的增加，从而导致系统效率降低。
发明内容
有鉴于此，本申请提供一种基于FPGA的数据交互方法及装置。
具体地，本申请是通过如下技术方案实现的：
第一方面，本申请实施例提供一种基于FPGA的数据交互方法，所述方法包括：
现场可编程门阵列FPGA内的虚拟P2P桥接收第一终端发送的TLP类型的数据包，并将所述数据包存储于所述缓存单元中；
所述FPGA内的业务单元对所述数据包进行解析，获取所述数据包对应的目的终端地址和地址路由，以及根据所述目的终端地址确定第二终端；
判断所述第二终端与所述FPGA连接的总线的状态；
当确定所述总线的状态处于空闲状态时，从所述缓存单元中读取所述数据包，并将所述数据包通过所述虚拟P2P桥发送给第二终端。
在一可选实施方式中，所述数据包还包括：优先级信息。
在一可选实施方式中，所述方法还包括：
根据所述优先级信息确定通过所述虚拟P2P桥发送所述数据包的顺序。
在一可选实施方式中，所述FPGA的上游端口与中央处理器CPU连接，所述FPGA的多个下游端口分别于终端连接；
所述连接均通过PCIe总线连接。
在一可选实施方式中，所述方法还包括：
配置所述FPGA的SerDes接口，实现所述FPGA通过所述SerDes接口与所述CPU连接。
在一可选实施方式中一种基于FPGA的数据交互装置，所述装置包括：
接收模块，用于接收第一终端发送的TLP类型的数据包，并将所述数据包存储于所述缓存单元中；
解析模块，用于对所述数据包进行解析，获取所述数据包对应的目的终端地址和地址路由，以及根据所述目的终端地址确定第二终端；
判断模块，用于判断所述第二终端与所述FPGA连接的总线的状态；
发送模块，用于当确定所述总线的状态处于空闲状态时，从所述缓存单元中读取所述数据包，并将所述数据包通过所述虚拟P2P桥发送给第二终端。
在一可选实施方式中，所述数据包还包括：优先级信息。
在一可选实施方式中，所述发送模块，还用于根据所述优先级信息确定通过所述虚拟P2P桥发送所述数据包的顺序。
在一可选实施方式中，所述装置的上游端口与中央处理器CPU连接，所述装置的多个下游端口分别于终端连接；
所述连接均通过PCIe总线连接。
在一可选实施方式中，所述装置还包括：配置模块，用于配置所述装置的SerDes接口，实现所述装置通过所述SerDes接口与所述CPU连接。
本实施例提供的基于FPGA的数据交互方案，通过FPGA内的虚拟P2P桥接收第一终端发送的TLP类型的数据包，并将所述数据包存储于所述缓存单元中；所述FPGA内的业务单元对所述数据包进行解析，获取所述数据包对应的目的终端地址和地址路由，以及根据所述目的终端地址确定第二终端；判断所述第二终端与所述FPGA连接的总线的状态；当确定所述总线的状态处于空闲状态时，从所述缓存单元中读取所述数据包，并将所述数据包通过所述虚拟P2P桥发送给第二终端。能够在不影响CPU与终端交互的前提下，使用FPGA控制PCIe体系结构中终端之间的交互，使CPU能够将更多的资源用于处理其他系统任务，对于多终端、终端交互数据量大的系统，本发明的技术方案将显著降低CPU的负荷，提高系统的效率。
附图说明
图1是本申请一示例性实施例示出的一种基于FPGA的数据交互方法的流程示意图；
图2是本申请一示例性实施例示出的一种基于FPGA的数据交互系统的结构示意图；
图3是本申请一示例性实施例示出的一种基于FPGA的数据交互装置的结构示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
图1是本申请一示例性实施例示出的一种基于FPGA的数据交互方法的流程示意图，如图1所示，该方法具体包括：
S101、FPGA内的虚拟P2P桥接收第一终端发送的TLP类型的数据包，并将数据包存储于缓存单元中。
在本实施例中，具体请参照图2示出的一种基于FPGA的数据交互系统的结构示意图，所述FPGA的上游端口与CPU连接，所述FPGA的多个下游端口分别于终端连接；所述连接均通过PCIe总线连接。
在实施S101之前，还可以通过CPU配置所述FPGA的SerDes接口，实现所述FPGA通过所述SerDes接口与所述CPU连接。
具体地，使用FPGA的SerDes接口作为硬件接口，通过编程实现事务层、数据链路层和物理层的功能，如果使用外部专用芯片作为PCIe接口，则需要配置FPGA的接口，实现FPGA与外部芯片的连接。通过编程，在FPGA内部实现虚拟P2P桥、业务单元功能，虚拟P2P桥主要负责CPU与终端之间的各种类型的数据包的转法，业务单元块对CPU与终端、终端之间的交互的仲裁，从而判断哪个交互过程可以使用PCIe总线。
S102、FPGA内的业务单元对数据包进行解析，获取数据包对应的目的终端地址和地址路由，以及根据目的终端地址确定第二终端。
S103、判断第二终端与FPGA连接的总线的状态。
S104、当确定总线的状态处于空闲状态时，从缓存单元中读取数据包，并将数据包通过虚拟P2P桥发送给第二终端。
可选地，所述数据包还包括：优先级信息。
具体地，根据所述优先级信息确定通过所述虚拟P2P桥发送所述数据包的顺序。
本实施例提供的基于FPGA的数据交互方法，通过FPGA内的虚拟P2P桥接收第一终端发送的TLP类型的数据包，并将所述数据包存储于所述缓存单元中；所述FPGA内的业务单元对所述数据包进行解析，获取所述数据包对应的目的终端地址和地址路由，以及根据所述目的终端地址确定第二终端；判断所述第二终端与所述FPGA连接的总线的状态；当确定所述总线的状态处于空闲状态时，从所述缓存单元中读取所述数据包，并将所述数据包通过所述虚拟P2P桥发送给第二终端。能够在不影响CPU与终端交互的前提下，使用FPGA控制PCIe体系结构中终端之间的交互，使CPU能够将更多的资源用于处理其他系统任务，对于多终端、终端交互数据量大的系统，本发明的技术方案将显著降低CPU的负荷，提高系统的效率。
图3是本申请一示例性实施例示出的一种基于FPGA的数据交互装置的结构示意图，如图3所示，该装置具体包括：
接收模块301，用于接收第一终端发送的TLP类型的数据包，并将所述数据包存储于所述缓存单元中；
解析模块302，用于对所述数据包进行解析，获取所述数据包对应的目的终端地址和地址路由，以及根据所述目的终端地址确定第二终端；
判断模块303，用于判断所述第二终端与所述FPGA连接的总线的状态；
发送模块304，用于当确定所述总线的状态处于空闲状态时，从所述缓存单元中读取所述数据包，并将所述数据包通过所述虚拟P2P桥发送给第二终端。
可选地，所述数据包还包括：优先级信息。
可选地，所述发送模块304，还用于根据所述优先级信息确定通过所述虚拟P2P桥发送所述数据包的顺序。
可选地，所述装置的上游端口与中央处理器CPU连接，所述装置的多个下游端口分别于终端连接；所述连接均通过PCIe总线连接。
可选地，所述装置还包括：配置模块305，用于配置所述装置的SerDes接口，实现所述装置通过所述SerDes接口与所述CPU连接。
本实施例提供的基于FPGA的数据交互方案，通过接收模块接收第一终端发送的TLP类型的数据包，并将所述数据包存储于所述缓存单元中；解析模块对所述数据包进行解析，获取所述数据包对应的目的终端地址和地址路由，以及根据所述目的终端地址确定第二终端；判断模块判断所述第二终端与所述FPGA连接的总线的状态；发送模块当确定所述总线的状态处于空闲状态时，从所述缓存单元中读取所述数据包，并将所述数据包通过所述虚拟P2P桥发送给第二终端。能够在不影响CPU与终端交互的前提下，使用FPGA控制PCIe体系结构中终端之间的交互，使CPU能够将更多的资源用于处理其他系统任务，对于多终端、终端交互数据量大的系统，本发明的技术方案将显著降低CPU的负荷，提高系统的效率。
上述装置中各个单元的功能和作用的实现过程具体详见上述方法中对应步骤的实现过程，在此不再赘述。
对于装置实施例而言，由于其基本对应于方法实施例，所以相关之处参见方法实施例的部分说明即可。以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本申请方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
本说明书中描述的主题及功能操作的实施例可以在以下中实现：数字电子电路、有形体现的计算机软件或固件、包括本说明书中公开的结构及其结构性等同物的计算机硬件、或者它们中的一个或多个的组合。本说明书中描述的主题的实施例可以实现为一个或多个计算机程序，即编码在有形非暂时性程序载体上以被数据处理装置执行或控制数据处理装置的操作的计算机程序指令中的一个或多个模块。可替代地或附加地，程序指令可以被编码在人工生成的传播信号上，例如机器生成的电、光或电磁信号，该信号被生成以将信息编码并传输到合适的接收机装置以由数据处理装置执行。计算机存储介质可以是机器可读存储设备、机器可读存储基板、随机或串行存取存储器设备、或它们中的一个或多个的组合。
本说明书中描述的处理及逻辑流程可以由执行一个或多个计算机程序的一个或多个可编程计算机执行，以通过根据输入数据进行操作并生成输出来执行相应的功能。所述处理及逻辑流程还可以由专用逻辑电路-例如FPGA(现场可编程门阵列)或ASIC(专用集成电路)来执行，并且装置也可以实现为专用逻辑电路。
适合用于执行计算机程序的计算机包括，例如通用和/或专用微处理器，或任何其他类型的中央处理单元。通常，中央处理单元将从只读存储器和/或随机存取存储器接收指令和数据。计算机的基本组件包括用于实施或执行指令的中央处理单元以及用于存储指令和数据的一个或多个存储器设备。通常，计算机还将包括用于存储数据的一个或多个大容量存储设备，例如磁盘、磁光盘或光盘等，或者计算机将可操作地与此大容量存储设备耦接以从其接收数据或向其传送数据，抑或两种情况兼而有之。然而，计算机不是必须具有这样的设备。此外，计算机可以嵌入在另一设备中，例如移动电话、个人数字助理(PDA)、移动音频或视频播放器、游戏操纵台、全球定位系统(GPS)接收机、或例如通用串行总线(USB)闪存驱动器的便携式存储设备，仅举几例。
适合于存储计算机程序指令和数据的计算机可读介质包括所有形式的非易失性存储器、媒介和存储器设备，例如包括半导体存储器设备(例如EPROM、EEPROM和闪存设备)、磁盘(例如内部硬盘或可移动盘)、磁光盘以及CD ROM和DVD-ROM盘。处理器和存储器可由专用逻辑电路补充或并入专用逻辑电路中。
虽然本说明书包含许多具体实施细节，但是这些不应被解释为限制任何发明的范围或所要求保护的范围，而是主要用于描述特定发明的具体实施例的特征。本说明书内在多个实施例中描述的某些特征也可以在单个实施例中被组合实施。另一方面，在单个实施例中描述的各种特征也可以在多个实施例中分开实施或以任何合适的子组合来实施。此外，虽然特征可以如上所述在某些组合中起作用并且甚至最初如此要求保护，但是来自所要求保护的组合中的一个或多个特征在一些情况下可以从该组合中去除，并且所要求保护的组合可以指向子组合或子组合的变型。
类似地，虽然在附图中以特定顺序描绘了操作，但是这不应被理解为要求这些操作以所示的特定顺序执行或顺次执行、或者要求所有例示的操作被执行，以实现期望的结果。在某些情况下，多任务和并行处理可能是有利的。此外，上述实施例中的各种系统模块和组件的分离不应被理解为在所有实施例中均需要这样的分离，并且应当理解，所描述的程序组件和系统通常可以一起集成在单个软件产品中，或者封装成多个软件产品。
由此，主题的特定实施例已被描述。其他实施例在所附权利要求书的范围以内。在某些情况下，权利要求书中记载的动作可以以不同的顺序执行并且仍实现期望的结果。此外，附图中描绘的处理并非必需所示的特定顺序或顺次顺序，以实现期望的结果。在某些实现中，多任务和并行处理可能是有利的。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (10)

1.一种基于FPGA的数据交互方法，其特征在于，所述方法包括：
现场可编程门阵列FPGA内的虚拟P2P桥接收第一终端发送的TLP类型的数据包，并将所述数据包存储于所述缓存单元中；
所述FPGA内的业务单元对所述数据包进行解析，获取所述数据包对应的目的终端地址和地址路由，以及根据所述目的终端地址确定第二终端；
判断所述第二终端与所述FPGA连接的总线的状态；
当确定所述总线的状态处于空闲状态时，从所述缓存单元中读取所述数据包，并将所述数据包通过所述虚拟P2P桥发送给第二终端。
2.根据权利要求1所述的方法，其特征在于，所述数据包还包括：优先级信息。
3.根据权利要求2所述的方法，其特征在于，所述方法还包括：
根据所述优先级信息确定通过所述虚拟P2P桥发送所述数据包的顺序。
4.根据权利要求1所述的方法，其特征在于，所述FPGA的上游端口与中央处理器CPU连接，所述FPGA的多个下游端口分别于终端连接；
所述连接均通过PCIe总线连接。
5.根据权利要求1所述的方法，其特征在于，所述方法还包括：
配置所述FPGA的SerDes接口，实现所述FPGA通过所述SerDes接口与所述CPU连接。
6.一种基于FPGA的数据交互装置，其特征在于，所述装置包括：
接收模块，用于接收第一终端发送的TLP类型的数据包，并将所述数据包存储于所述缓存单元中；
解析模块，用于对所述数据包进行解析，获取所述数据包对应的目的终端地址和地址路由，以及根据所述目的终端地址确定第二终端；
判断模块，用于判断所述第二终端与所述FPGA连接的总线的状态；
发送模块，用于当确定所述总线的状态处于空闲状态时，从所述缓存单元中读取所述数据包，并将所述数据包通过所述虚拟P2P桥发送给第二终端。
7.根据权利要求6所述的装置，其特征在于，所述数据包还包括：优先级信息。
8.根据权利要求7所述的装置，其特征在于，所述发送模块，还用于根据所述优先级信息确定通过所述虚拟P2P桥发送所述数据包的顺序。
9.根据权利要求6所述的装置，其特征在于，所述装置的上游端口与中央处理器CPU连接，所述装置的多个下游端口分别于终端连接；
所述连接均通过PCIe总线连接。
10.根据权利要求6所述的装置，其特征在于，所述装置还包括：
配置模块，用于配置所述装置的SerDes接口，实现所述装置通过所述SerDes接口与所述CPU连接。
CN201811160055.3A 2018-09-30 2018-09-30 一种基于fpga的数据交互方法及装置 Active CN109388597B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811160055.3A CN109388597B (zh) 2018-09-30 2018-09-30 一种基于fpga的数据交互方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811160055.3A CN109388597B (zh) 2018-09-30 2018-09-30 一种基于fpga的数据交互方法及装置

Publications (2)

Publication Number Publication Date
CN109388597A true CN109388597A (zh) 2019-02-26
CN109388597B CN109388597B (zh) 2020-06-09

Family

ID=65419268

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811160055.3A Active CN109388597B (zh) 2018-09-30 2018-09-30 一种基于fpga的数据交互方法及装置

Country Status (1)

Country Link
CN (1) CN109388597B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110765059A (zh) * 2019-09-29 2020-02-07 苏州浪潮智能科技有限公司 一种pcie数据优先级管理方法和装置
CN111722966A (zh) * 2020-06-19 2020-09-29 广东浪潮大数据研究有限公司 PCIe Switch检测方法、系统、设备及介质
CN113301535A (zh) * 2020-02-24 2021-08-24 荣耀终端有限公司 一种数据传输方法、装置及系统
CN113852533A (zh) * 2021-09-27 2021-12-28 北京微纳星空科技有限公司 一种多通道数据通信系统、方法及电子设备
CN114024844A (zh) * 2021-11-19 2022-02-08 北京润科通用技术有限公司 数据调度方法、数据调度装置及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170046295A1 (en) * 2015-08-10 2017-02-16 Microsemi Storage Solutions (U.S.), Inc. System and method for port migration in a pcie switch
CN106502935A (zh) * 2016-11-04 2017-03-15 郑州云海信息技术有限公司 Fpga异构加速系统、数据传输方法及fpga
CN108199934A (zh) * 2017-12-29 2018-06-22 烟台易尚电子科技有限公司 一种基于pcie结构的双网口数据聚合接收装置
CN108234264A (zh) * 2017-12-29 2018-06-29 杭州迪普科技股份有限公司 一种基于PCIe信号接口扩展的数据包转发方法及装置
CN108595353A (zh) * 2018-04-09 2018-09-28 杭州迪普科技股份有限公司 一种基于PCIe总线的控制数据传输的方法及装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170046295A1 (en) * 2015-08-10 2017-02-16 Microsemi Storage Solutions (U.S.), Inc. System and method for port migration in a pcie switch
CN106502935A (zh) * 2016-11-04 2017-03-15 郑州云海信息技术有限公司 Fpga异构加速系统、数据传输方法及fpga
CN108199934A (zh) * 2017-12-29 2018-06-22 烟台易尚电子科技有限公司 一种基于pcie结构的双网口数据聚合接收装置
CN108234264A (zh) * 2017-12-29 2018-06-29 杭州迪普科技股份有限公司 一种基于PCIe信号接口扩展的数据包转发方法及装置
CN108595353A (zh) * 2018-04-09 2018-09-28 杭州迪普科技股份有限公司 一种基于PCIe总线的控制数据传输的方法及装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110765059A (zh) * 2019-09-29 2020-02-07 苏州浪潮智能科技有限公司 一种pcie数据优先级管理方法和装置
CN113301535A (zh) * 2020-02-24 2021-08-24 荣耀终端有限公司 一种数据传输方法、装置及系统
WO2021169369A1 (zh) * 2020-02-24 2021-09-02 荣耀终端有限公司 一种数据传输方法、装置及系统
CN113301535B (zh) * 2020-02-24 2022-08-02 荣耀终端有限公司 一种数据传输方法、装置及系统
CN111722966A (zh) * 2020-06-19 2020-09-29 广东浪潮大数据研究有限公司 PCIe Switch检测方法、系统、设备及介质
CN111722966B (zh) * 2020-06-19 2024-01-23 广东浪潮大数据研究有限公司 PCIe Switch检测方法、系统、设备及介质
CN113852533A (zh) * 2021-09-27 2021-12-28 北京微纳星空科技有限公司 一种多通道数据通信系统、方法及电子设备
CN114024844A (zh) * 2021-11-19 2022-02-08 北京润科通用技术有限公司 数据调度方法、数据调度装置及电子设备
CN114024844B (zh) * 2021-11-19 2023-09-15 北京润科通用技术有限公司 数据调度方法、数据调度装置及电子设备

Also Published As

Publication number Publication date
CN109388597B (zh) 2020-06-09

Similar Documents

Publication Publication Date Title
CN109388597A (zh) 一种基于fpga的数据交互方法及装置
US11561765B2 (en) Scalable input/output system and techniques to transmit data between domains without a central processor
CN103959266B (zh) 在边带接口中聚合完成消息
CN103890745B (zh) 集成知识产权(Ip)块到处理器中
CN104536940B (zh) 发送/接收具有扩展头部的分组的互连装置以及相关联的片上系统与计算机可读存储介质
FR2961048A1 (fr) Reseau sur puce avec caracteristiques de qualite-de-service
CN107436855B (zh) 用于具有可重配置多端口的pcie存储系统的qos认知io管理
WO2016187813A1 (zh) 一种光电混合网络的数据传输方法及装置
CN110505653A (zh) 一种服务质量控制的方法、设备及计算机存储介质
CN110086571A (zh) 一种数据发送及接收的方法、装置及数据处理系统
CN101689171A (zh) 网络中的端到端流控制
CN103181119A (zh) 管理不同通信协议网络之间的通信
KR101679333B1 (ko) 트랜잭션 계층 패킷의 싱글 엔드형 통신을 위한 방법, 장치 및 시스템
US7734797B2 (en) Inter-processor communication link with manageability port
CN114679415B (zh) 一种满足AXI5-Lite协议标准的无阻塞banyan网络
CN101052031B (zh) 苹果计算机与无线通讯终端进行数据交互的方法
US20120290823A1 (en) Core abstraction layer interface
CN109165185A (zh) 一种基于FPGA的PCIe信号的转换方法及装置
WO2004102411A1 (en) Controller interface
CN110287023A (zh) 消息处理方法、装置、计算机设备和可读存储介质
CN112311694B (zh) 一种优先级调整方法及装置
EP3231143B1 (en) A method, apparatus and system for encoding command information in a packet-based network
CN105634694B (zh) 一种节点间传输数据的方法和系统
CN102033808B (zh) Dsp中的数据存储方法和存储控制装置
CN102364455B (zh) 一种级联多核cpu间vcpu均衡分担控制方法及其装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant