CN109377964B - 一种放电电路、驱动电路以及显示装置 - Google Patents
一种放电电路、驱动电路以及显示装置 Download PDFInfo
- Publication number
- CN109377964B CN109377964B CN201811561672.4A CN201811561672A CN109377964B CN 109377964 B CN109377964 B CN 109377964B CN 201811561672 A CN201811561672 A CN 201811561672A CN 109377964 B CN109377964 B CN 109377964B
- Authority
- CN
- China
- Prior art keywords
- voltage
- voltage source
- circuit
- signal
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000007599 discharging Methods 0.000 claims abstract description 8
- 239000010409 thin film Substances 0.000 claims description 29
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 239000011787 zinc oxide Substances 0.000 claims description 5
- 230000011664 signaling Effects 0.000 claims description 2
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Dc-Dc Converters (AREA)
Abstract
本申请适用于电子技术领域，提供了一种放电电路、驱动电路以及显示装置，所述放电电路与升压电路连接，通过第一开关模块接收所述升压电路的输入电压信号以及第一电压源输出的第一电压源信号，并根据所述输入电压信号控制所述第一电压源信号的导通和关断，电阻模块用于调节所述第一电压源信号的电流值，第二开关模块用于接收所述第一电压源信号，并根据所述第一电压源信号控制所述升压电路的输出电压信号的放电速度，使得放电电路可以对升压电路的输出电压信号进行快速放电，加快液晶面板内电压的关闭速度。
Description
技术领域
本申请实施例属于电子技术领域，特别涉及一种放电电路、驱动电路以及显示装置。
背景技术
液晶显示面板通常将门驱动芯片集成在显示面板上，这种设计方式极大的限制了显示器边框的减小，为了能够减小显示器的边框，一种示例性的显示器通采用无门驱动器(Gate driver less，GDL)架构，GDL电路是将门驱动芯片拆分为升压芯片和移位寄存器芯片，将升压芯片集成在驱动板上，移位寄存器芯片集成在显示面板上，通过升压芯片输出高压逻辑信号给移位寄存器芯片以完成显示器驱动，从而进一步压缩边框长度。
然而，将门驱动芯片拆分为升压芯片和移位寄存器芯片后，面板上的移位寄存器控制薄膜晶体管的门电压的开关切换速度会受到传输路径以及GDL电路的影响，从而影响液晶电容的充电速度，导致显示画面出现异常。
发明内容
本申请的目的在于提供一种放电电路，旨在解决将门驱动芯片拆分为升压芯片和移位寄存器芯片后，面板上的移位寄存器控制薄膜晶体管的门电压的开关切换速度会受到传输路径以及GDL电路的影响，从而影响液晶电容的充电速度，导致显示画面出现异常的问题。
本申请是这样实现的，一种放电电路，与升压电路连接，所述放电电路包括：
第一电压源，用于提供第一电压源信号；
第二电压源，用于提供第二电压源信号，所述第二电压源信号的电压值小于所述第一电压源信号的电压值；
第一开关模块，与所述升压电路和所述第一电压源连接，用于接收所述升压电路的输入电压信号以及所述第一电压源输出的第一电压源信号，并根据所述输入电压信号控制所述第一电压源信号的导通和关断；
电阻模块，与所述第一开关模块连接，用于调节所述第一电压源信号的电流值；
第二开关模块，与所述电阻模块、所述第二电压源以及所述升压电路连接，用于接收所述第一电压源信号，并根据所述第一电压源信号控制所述升压电路的输出电压信号的放电速度。
在一个实施例中，所述第一开关模块包括第一电子开关管，所述第一电子开关管的电流输入端与所述第一电压源连接，所述第一电子开关管的电流输出端与所述电阻模块的输入端连接，所述第一电子开关管的控制端与所述升压电路的控制端连接。
在一个实施例中，所述第一电子开关管为多晶硅薄膜晶体管、非晶硅薄膜晶体管、氧化锌基薄膜晶体管或有机薄膜晶体管中的任意一项。。
在一个实施例中，所述电阻模块包括第一电阻，所述第一电阻的第一端与所述第一开关模块的输出端连接，所述第一电阻的第二端与所述第二开关模块的控制端连接。
在一个实施例中，所述第二开关模块包括：
第一开关单元，所述第一开关单元的电流输入端与所述升压电路的输出端连接；以及
第二开关单元，所述第二开关单元的电流输入端、所述第二开关单元的控制端以及所述第一开关单元的控制端共接与所述电阻模块的输出端连接，所述第二开关单元的电流输出端与所述第一开关单元的电流输出端共接与所述第二电压源连接。
在一个实施例中，所述第一开关单元包括第二电子开关管，所述第二电子开关管的电流输入端作为所述第一开关单元的电流输入端，所述第二电子开关管的电流输出端作为所述第一开关单元的电流输出端，所述第二电子开关管的控制端作为所述第一开关单元的控制端。
在一个实施例中，所述第二开关单元包括第三电子开关管，所述第三电子开关管的电流输入端作为所述第二开关单元的电流输入端，所述第三电子开关管的电流输出端作为所述第二开关单元的电流输出端，所述第三电子开关管的控制端作为所述第二开关单元的控制端。
本申请的另一目的在于提供一种驱动电路，包括：
升压电路；以及
上述任一项所述的放电电路，所述放电电路用于将所述升压电路的输出电压信号进行放电，以将所述输出电压信号的电压设置为所述第二电压源的电压，所述放电电路分别与所述升压电路、所述第一电压源以及所述第二电压源连接。
在一个实施例中，所述升压电路为升压芯片，所述升压芯片用于将输入电压信号进行升压处理，并生成用于驱动显示面板的输出电压信号。
本申请的又一目的在于提供一种显示装置，包括：
显示面板；以及
控制单元，所述控制单元包括上述任一项所述的驱动电路。
本申请实施例提供了一种放电电路、驱动电路以及显示装置，所述放电电路与升压电路连接，其中，第一开关模块接收所述升压电路的输入电压信号以及第一电压源输出的第一电压源信号，并根据所述输入电压信号控制所述第一电压源信号的导通和关断，电阻模块用于调节所述第一电压源信号的电流值，第二开关模块用于接收所述第一电压源信号，并根据所述第一电压源信号控制所述升压电路的输出电压信号的放电速度，使得放电电路可以对升压电路的输出电压信号进行快速放电，加快液晶面板内电压的关闭速度，解决了将门驱动芯片拆分为升压芯片和移位寄存器芯片后，面板上的移位寄存器控制薄膜晶体管的门电压的开关切换速度会受到传输路径以及GDL电路的影响，从而影响液晶电容的充电速度，导致显示画面出现异常的问题。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请的一个实施例提供的放电电路的结构示意图；
图2为本申请的另一个实施例提供的放电电路的结构示意图；
图3为本申请的一个实施例提供的显示装置的结构示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。
需说明的是，当部件被称为“固定于”或“设置于”另一个部件，它可以直接或者间接位于该另一个部件上。当一个部件被称为“连接于”另一个部件，它可以是直接或者间接连接至该另一个部件上。术语“上”、“下”、“左”、“右”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置为基于附图所示的方位或位置，仅是为了便于描述，不能理解为对本技术方案的限制。术语“第一”、“第二”仅用于便于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明技术特征的数量。“多个”的含义是两个或两个以上，除非另有明确具体的限定。
为了说明本申请所述的技术方案，以下结合具体附图及实施例进行详细说明。
请参阅图1，图1为本申请一个实施例提供的放电电路的结构示意图，本实施例中的放电电路，与升压电路10连接，放电电路包括：
第一电压源20，用于提供第一电压源信号；
第二电压源60，用于提供第二电压源信号，所述第二电压源信号的电压值小于所述第一电压源信号的电压值；
第一开关模块30，与升压电路10和第一电压源20连接，用于接收升压电路10的输入电压信号以及第一电压源20输出的第一电压源20信号，并根据输入电压信号控制第一电压源20信号的导通和关断；
电阻模块40，与第一开关模块30连接，用于调节第一电压源20信号的电流值；
第二开关模块50，与电阻模块40、第二电压源60以及升压电路10连接，用于接收第一电压源20信号，并根据第一电压源20信号控制升压电路10的输出电压信号的放电速度。
在本实施例中，升压电路10用于将输入电压信号进行处理，并生成输出电压信号，例如，将输入的高电平信号VDD的电压提升至薄膜晶体管的开启电压VGH。
在一个实施例中，第一电压源20可以为高电平电压源VDD，第二电压源60可以为负电压源VGL。
在一个实施例中，负电压源VGL的电压可以设置为关断薄膜晶体管的关断电压VGL。
为了将输入的低电平信号VSS的电压提升至薄膜晶体管的关断电压VGL，当第一开关模块30接收到的输入电压信号为低电平信号VSS时，第一开关模块30导通，此时电压源输出电压源信号VDD，并通过电阻模块40输出至第二开关模块50的控制端，此时第二开关模块50接收到高电平的电压源信号，第二开关模块50导通，即第二开关模块50的输出端与第二电压源60之间导通，由于第二开关模块50的输入端与升压电路10的输出端连接，升压电路10的输出端的输出电压信号持续放电，直至达到第二电压源60的电压，从而实现将第二开关模块50作为一个额外的放电路径以加快升压电路10的输出端的放电速度，即加快液晶面内电压的关闭速度。
在一个实施例中，电阻模块40可以用于对输入第二开关模块50的电压源信号的电流大小进行调节，当电压源信号的电流越大时，第二开关模块50作为升压电路10的放电路径所流过的电流就越大，此时，升压电路10的输出电压信号的放电速度就越快。
在一个实施例中，电阻模块40可以为可调电阻，该可调电阻的阻值可以根据用户的需要进行调节，其中，可调电阻的第一端为电阻模块40的第一端，可调电阻的第二端为电阻模块40的第二端。具体的，用户可以通过调整可调电阻的阻值以改变可调电阻两端的电压以及流过可调电阻的电流。
在一个实施例中，可调电阻可以为电位器，通过调整电位器的一个动触点在电阻体上移动，获得部分电压输出，以改变电压与电流的大小。
在一个实施例中，可调电阻可以为电阻箱。
在一个实施例中，可调电阻可以为电子元器件可调电阻、瓷盘可调电阻、贴片式可调电阻以及线绕可调电阻中的任一项。
在一个实施例中，第一开关模块30包括第一电子开关管M1，第一电子开关管M1的电流输入端作为第一开关模块30的输入端与第一电压源20连接，第一电子开关管M1的电流输出端作为第一开关模块30的输出端与电阻模块40的输入端连接，第一电子开关管M1的控制端作为第一开关模块30的控制端与升压电路10的输入端连接。
在一个实施例中，第一电子开关管M1为多晶硅薄膜晶体管、非晶硅薄膜晶体管、氧化锌基薄膜晶体管或有机薄膜晶体管中的任意一项。
在一个实施例中，第一电子开关管M1为P型MOS管，P型MOS管的源极作为第一电子开关管M1的电流输入端，P型MOS管的漏极作为第一电子开关管M1的电流输出端，P型MOS管的栅极作为第一电子开关端的控制端。
当升压电路10的输入电压信号为低电平时，第一电子开关管M1导通，电压源输出的电压源信号通过第一电子开关管M1输出至电阻模块40，并经过电阻模块40对第二开关模块50的导通和关断进行控制。
在一个实施例中，电阻模块40包括第一电阻R1，第一电阻R1的第一端作为电阻模块40的输入端与第一开关模块30的输出端连接，第一电阻R1的第二端作为电阻模块40的输出端与第二开关模块50的控制端连接。
在本实施例中，通过调节第一电阻R1的大小可以对输入第二开关模块50的电压源信号的电流值进行调节。
在一个实施例中，第二开关模块50包括：
第一开关单元501，第一开关单元501的电流输入端作为第二开关模块50的输入端与升压电路10的输出端连接；以及
第二开关单元502，第二开关单元502的电流输入端、第二开关单元502的控制端以及第一开关单元501的控制端共接作为第二开关模块50的控制端与电阻模块40的输出端连接，第二开关单元502的电流输出端与第一开关单元501的电流输出端共接作为第二开关模块50的输出端与第二电压源60连接。
通过第二开关模块50输入的电压源信号可以同时控制第一开关单元501和第二开关单元502的导通和关断，当电压源信号为高电平时，第一开关单元501和第二开关单元502同时导通，此时升压电路10的输出端与第二电压源60短接。
在一个实施例中，第一开关单元501包括第二电子开关管M2，第二电子开关管M2的电流输入端作为第一开关单元501的电流输入端，第二电子开关管M2的电流输出端作为第一开关单元501的电流输出端，第二电子开关管M2的控制端作为第一开关单元501的控制端。
在一个实施例中，第二电子开关管M2可以为多晶硅薄膜晶体管、非晶硅薄膜晶体管、氧化锌基薄膜晶体管或有机薄膜晶体管中的任意一项。
在一个实施例中，第二电子开关管M2可以为N型MOS管，N型MOS管的漏极作为第二电子开关管M2的电流输入端，N型MOS管的源极作为第二电子开关管M2的电流输出端，N型MOS管的栅极作为第二电子开关管M2的控制端。
在一个实施例中，第二开关单元502包括第三电子开关管M3，第三电子开关管M3的电流输入端作为第二开关单元502的电流输入端，第三电子开关管M3的电流输出端作为第二开关单元502的电流输出端，第三电子开关管M3的控制端作为第二开关单元502的控制端。
在一个实施例中，第三电子开关管M3可以为多晶硅薄膜晶体管、非晶硅薄膜晶体管、氧化锌基薄膜晶体管或有机薄膜晶体管中的任意一项。
在一个实施例中，第三电子开关管M3可以为N型MOS管，N型MOS管的漏极作为第三电子开关管M3的电流输入端，N型MOS管的源极作为第三电子开关管M3的电流输出端，N型MOS管的栅极作为第三电子开关管M3的控制端。
在一个实施例中，第二电子开关管M2与第三电子开关管M3采用完全相同的工艺设计，此时，第二电子开关管M2的栅源极的电压Vgs1等于第三电子开关管M3的栅源极的电压Vgs2，即Vgs1＝Vgs2。
MOS管的电流电压公式：I＝KVgs，其中，K为放大倍数，由MOS管的工艺参数决定。
根据MOS管的电流电压公式，可以得到流过电阻模块40的电流IR与升压电路10的输出端的输出电压信号的放电电流Iclk相同，即IR＝Iclk。
具体的，电阻模块40的阻值为R时，流过电阻模块40的电流为：
IR＝(VDD-VGL-Vgs)/R；
其中，VDD为电压源的电压，VGL为第二电压源60的电压，Vgs为第二电子开关管M2的栅源导通电压。
因此，通过调节电阻模块40的阻值R即可以调节升压电路10的输出端的输出电压信号的放电电流Iclk的电流大小，实现了对放电电流的精准控制。同时，电压源的电压大小VDD也决定了升压电路10输出端的放电速度，电流越大，升压电路10的输出也可以越快速的到达所需要的基准电压，该基准电压可以通过调节第二电压源60的电压根据用户需要设置，
在一个实施例中，本申请实施例提供一种驱动电路，包括：
升压电路10；以及
上述任一项的放电电路，放电电路用于将升压电路10的输出电压信号进行放电，以将输出电压信号的电压设置为第二电压源60的电压，放电电路分别与升压电路10、第一电压源20以及第二电压源60连接。
在本实施例中，升压电路10用于将输入电压信号进行处理，并生成输出电压信号，例如，将输入的高电平信号VDD的电压提升至薄膜晶体管的开启电压VGH。
在一个实施例中，第一电压源20可以为高电平电压源VDD，第二电压源60可以为负电压源VGL。
在一个实施例中，负电压源VGL的电压可以设置为关断薄膜晶体管的关断电压VGL。
在一个实施例中，升压电路10为升压芯片，升压芯片用于将输入电压信号进行升压处理，并生成用于驱动显示面板的输出电压信号。
图3为本申请的一个实施例提供的显示装置的结构示意图。如图3所示，本实施例中的显示装置，包括：
显示面板60；以及
控制单元61，其中，控制单元61包括如上述任一项的驱动电路610。
在一个实施例中，显示装置60可以为设置有上述驱动电路610的任意类型的显示装置，例如液晶显示装置(Liquid Crystal Display，LCD)、有机电激光显示(OrganicElectroluminesence Display，OLED)显示装置、量子点发光二极管(Quantum Dot LightEmitting Diodes，QLED)显示装置或曲面显示装置等。
在一个实施例中，显示面板62包括由多行像素和多列像素组成的像素阵列。
在一个实施例中，控制单元61，可以通过通用集成电路，例如中央处理器(CentralProcessing Unit，CPU)，或通过专用集成电路(Application Specific IntegratedCircuit，ASIC)来实现。
本申请实施例提供了一种放电电路、驱动电路以及显示装置，放电电路与升压电路10、电压源以及第二电压源60连接，其中，第一开关模块30接收升压电路10的输入电压信号以及第一电压源20输出的第一电压源20信号，并根据输入电压信号控制第一电压源20信号的导通和关断，电阻模块40用于调节第一电压源20信号的电流值，第二开关模块50用于接收第一电压源20信号，并根据第一电压源20信号控制升压电路10的输出电压信号的放电速度，使得放电电路可以对升压电路10的输出电压信号进行快速放电，加快液晶面板内电压的关闭速度，解决了将门驱动芯片拆分为升压芯片和移位寄存器芯片后，面板上的移位寄存器控制薄膜晶体管的门电压的开关切换速度会受到传输路径以及GDL电路的影响，从而影响液晶电容的充电速度，导致显示画面出现异常的问题。
以上仅为本申请的可选实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。
Claims (9)
1.一种放电电路，与升压电路连接，其特征在于，所述放电电路包括：
第一电压源，用于提供第一电压源信号；
第二电压源，用于提供第二电压源信号，所述第二电压源信号的电压值小于所述第一电压源信号的电压值；
第一开关模块，与所述升压电路和所述第一电压源连接，用于接收所述升压电路的输入电压信号以及所述第一电压源输出的第一电压源信号，并根据所述输入电压信号控制所述第一电压源信号的导通和关断；
电阻模块，与所述第一开关模块连接，用于调节所述第一电压源信号的电流值；以及
第二开关模块，与所述电阻模块、所述第二电压源以及所述升压电路连接，用于接收所述第一电压源信号，并根据所述第一电压源信号控制所述升压电路的输出电压信号的放电速度；
所述第二开关模块包括：
第一开关单元，所述第一开关单元的电流输入端与所述升压电路的输出端连接；以及
第二开关单元，所述第二开关单元的电流输入端、所述第二开关单元的控制端以及所述第一开关单元的控制端共接与所述电阻模块的输出端连接，所述第二开关单元的电流输出端与所述第一开关单元的电流输出端共接与所述第二电压源连接；
所述第二电压源为负电压源；
若所述升压电路的输入信号的电压小于预设关断电压时，所述第一开关模块导通，所述第二开关模块导通，所述升压电路的输出电压信号被放电至与所述第二电压源信号相同的电压。
2.如权利要求1所述的放电电路，其特征在于，所述第一开关模块包括第一电子开关管，所述第一电子开关管的电流输入端与所述第一电压源连接，所述第一电子开关管的电流输出端与所述电阻模块的输入端连接，所述第一电子开关管的控制端与所述升压电路的控制端连接。
3.如权利要求2所述的放电电路，其特征在于，所述第一电子开关管为多晶硅薄膜晶体管、非晶硅薄膜晶体管、氧化锌基薄膜晶体管或有机薄膜晶体管中的任意一项。
4.如权利要求1所述的放电电路，其特征在于，所述电阻模块包括第一电阻，所述第一电阻的第一端与所述第一开关模块的输出端连接，所述第一电阻的第二端与所述第二开关模块的控制端连接。
5.如权利要求1所述的放电电路，其特征在于，所述第一开关单元包括第二电子开关管，所述第二电子开关管的电流输入端作为所述第一开关单元的电流输入端，所述第二电子开关管的电流输出端作为所述第一开关单元的电流输出端，所述第二电子开关管的控制端作为所述第一开关单元的控制端。
6.如权利要求1所述的放电电路，其特征在于，所述第二开关单元包括第三电子开关管，所述第三电子开关管的电流输入端作为所述第二开关单元的电流输入端，所述第三电子开关管的电流输出端作为所述第二开关单元的电流输出端，所述第三电子开关管的控制端作为所述第二开关单元的控制端。
7.一种驱动电路，其特征在于，包括：
升压电路；以及
如权利要求1-6任一项所述的放电电路，所述放电电路用于将所述升压电路的输出电压信号进行放电，以将所述输出电压信号的电压设置为所述第二电压源的电压，所述放电电路与所述升压电路连接。
8.如权利要求7所述的驱动电路，其特征在于，所述升压电路为升压芯片，所述升压芯片用于将输入电压信号进行升压处理，并生成用于驱动显示面板的输出电压信号。
9.一种显示装置，其特征在于，包括：
显示面板；以及
控制单元，所述控制单元包括如权利要求7所述的驱动电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811561672.4A CN109377964B (zh) | 2018-12-20 | 2018-12-20 | 一种放电电路、驱动电路以及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811561672.4A CN109377964B (zh) | 2018-12-20 | 2018-12-20 | 一种放电电路、驱动电路以及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109377964A CN109377964A (zh) | 2019-02-22 |
| CN109377964B true CN109377964B (zh) | 2021-03-19 |
Family
ID=65371183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811561672.4A Active CN109377964B (zh) | 2018-12-20 | 2018-12-20 | 一种放电电路、驱动电路以及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109377964B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112134548B (zh) * | 2020-08-20 | 2024-03-15 | 上海艾为电子技术股份有限公司 | 驱动装置及其控制方法和电子设备 |
| CN113470720B (zh) * | 2021-06-29 | 2022-11-04 | 长江存储科技有限责任公司 | 放电电路及存储器的放电控制电路系统 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100492111C (zh) * | 2006-07-05 | 2009-05-27 | 群康科技(深圳)有限公司 | 放电电路及采用该放电电路的液晶显示装置 |
| CN101377907B (zh) * | 2007-08-31 | 2013-07-17 | 北京京东方光电科技有限公司 | 模拟电源信号延时装置 |
| CN101377906B (zh) * | 2007-08-31 | 2012-07-18 | 北京京东方光电科技有限公司 | 加快电源放电速度的装置 |
| CN102982781B (zh) * | 2012-12-29 | 2015-02-18 | 深圳市华星光电技术有限公司 | 一种液晶显示装置的驱动电路、驱动方法和液晶显示装置 |
| TWI496133B (zh) * | 2013-10-11 | 2015-08-11 | Au Optronics Corp | 顯示裝置及防止畫面閃爍的方法 |
-
2018
- 2018-12-20 CN CN201811561672.4A patent/CN109377964B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109377964A (zh) | 2019-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101581147B1 (ko) | 외부 보상용 감지 회로, 이의 감지 방법 및 표시 장치 | |
| US11056056B2 (en) | Pixel unit circuit, method of driving the same, pixel circuit and display device | |
| KR101576405B1 (ko) | 외부 보상 감지 회로와 그 감지 방법 및 디스플레이 디바이스 | |
| TWI442374B (zh) | 有機發光二極體補償電路 | |
| WO2015196635A1 (zh) | 指纹识别显示驱动电路和显示装置 | |
| CN104867456A (zh) | 像素电路及其驱动方法、显示装置 | |
| US20150053947A1 (en) | Light emitting diode pixel unit circuit and display panel | |
| CN107610666B (zh) | 消除关机残影的电路及方法 | |
| US10460652B2 (en) | Scan driver circuit and liquid crystal display device having the circuit | |
| US10297203B2 (en) | Scanning driving circuit and flat display apparatus having the scanning driving circuit | |
| WO2021203497A1 (zh) | 像素驱动电路和显示面板 | |
| CN109949759B (zh) | 扫描信号补偿方法、扫描信号补偿电路及显示器 | |
| US20160225313A1 (en) | Light emitting diode pixel unit circuit and display panel | |
| CN109949757B (zh) | 扫描信号补偿方法、扫描信号补偿电路及显示器 | |
| US11875742B2 (en) | Display drive circuit and drive method thereof, and display device | |
| CN109949758B (zh) | 基于栅极驱动电路的扫描信号补偿方法及装置 | |
| US10885826B2 (en) | Shift register, gate driving circuit, and display device | |
| CN109377964B (zh) | 一种放电电路、驱动电路以及显示装置 | |
| CN101111880B (zh) | 用于主动矩阵发光器件显示器的系统和驱动方法 | |
| US7592987B2 (en) | Current-scaling active thin film transistor circuit structure for pixel of display device | |
| CN106782331A (zh) | 一种像素电路、其驱动方法、显示面板及显示装置 | |
| WO2020015161A1 (zh) | Oled显示面板、oled显示装置及其驱动方法 | |
| US20240046858A1 (en) | Multiplexing circuitry, multiplexing method, multiplexing module, and display device | |
| US11315490B2 (en) | Pixel circuit having a voltage amplification circuit and driving method thereof, display panel | |
| CN100363968C (zh) | 主动式可调变电流的薄膜晶体管电路结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |