CN109360859A - 薄膜晶体管设计方法、薄膜晶体管及液晶显示屏 - Google Patents

薄膜晶体管设计方法、薄膜晶体管及液晶显示屏 Download PDF

Info

Publication number
CN109360859A
CN109360859A CN201811257100.7A CN201811257100A CN109360859A CN 109360859 A CN109360859 A CN 109360859A CN 201811257100 A CN201811257100 A CN 201811257100A CN 109360859 A CN109360859 A CN 109360859A
Authority
CN
China
Prior art keywords
area
source electrode
channel
line
electrode line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811257100.7A
Other languages
English (en)
Other versions
CN109360859B (zh
Inventor
于靖
庄崇营
李林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Truly Semiconductors Ltd
Original Assignee
Truly Semiconductors Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Truly Semiconductors Ltd filed Critical Truly Semiconductors Ltd
Priority to CN201811257100.7A priority Critical patent/CN109360859B/zh
Publication of CN109360859A publication Critical patent/CN109360859A/zh
Application granted granted Critical
Publication of CN109360859B publication Critical patent/CN109360859B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请实施例提供的薄膜晶体管设计方法、薄膜晶体管及液晶显示屏，通过计算栅极所在的第一金属层的面积，并通过以沟道的数量为变量，获得第一金属层的面积为最小时，该最小面积对应的沟道的数量。采用该沟道的数量设计薄膜晶体管，可以使薄膜晶体管所占空间最小，从而使阵列基板上未被薄膜晶体管的遮挡的空余空间更大，可以增大透光量，同时还能使边框可以做的更窄。

Description

薄膜晶体管设计方法、薄膜晶体管及液晶显示屏
技术领域
本申请涉及薄膜晶体管制造技术领域，具体而言，涉及一种薄膜晶体管设计方法、薄膜晶体管及液晶显示屏。
背景技术
随着薄膜晶体管液晶显示器(Thin Film Transistor-Liquid Crystal Display，简称：TFT-LCD)行业的不断发展，用户对液晶显示器的要求也越来越高。高竞争力的液晶显示屏必须具备品质优良、经济性、实用性强等优点。品质优良包括对比度高、清晰度高、广视角等；经济性主要包括功耗低、成本低等；实用性包括柔性、尺寸适中、显示信息格式丰富等。
就实用性而言，现今市场对液晶显示器的窄边化需求越来越高，如何使边框更窄成为本领域技术人员急需要解决的技术问题。
发明内容
有鉴于此，本申请的目的在于提供一种薄膜晶体管设计方法、薄膜晶体管及液晶显示屏，以解决上述问题。
第一方面，本申请实施例提供一种薄膜晶体管设计方法，所述薄膜晶体管包括栅极所在的第一金属层，所述第一金属层上设置有半导体层，所述半导体层上设置有包括源极线和漏极线的第二金属层，所述源极线和漏极线平行且间隔设置，所述源极线与所述漏极线之间为半导体层构成的沟道，所述方法包括：
计算所述沟道所占的第一面积，及所述源极线和漏极线所占的第二面积；
计算所述第一金属层未被所述沟道、源极线及漏极线覆盖的部分的第三面积；
根据第一面积、第二面积及第三面积得到第一金属层的面积；
以沟道数量为变量，计算所述第一金属层的面积的最小值，得到在所述第一金属层的面积为该最小值时，薄膜晶体管所需的沟道数量。
可选地，在本申请实施例中，所述计算所述沟道所占的第一面积，及所述源极线及漏极线所占的第二面积，包括：
根据所述沟道数量、沟道的长度及沟道的宽度计算得到沟道所占的第一面积；
根据所述源极线和漏极线的数量、源极线或漏极线的长度、及源极线或漏极线的宽度计算得到源极线和漏极线在所述第二金属层所占的第二面积，其中，所述源极线和漏极线的数量之和比所述沟道数量多1。
可选地，在本申请实施例中，所述计算所述第一金属层未被所述沟道、源极线及漏极线覆盖的部分的第三面积，包括：
计算所述第一金属层未被所述沟道、源极线及漏极线覆盖的部分，在与源极线或漏极线平行的两侧的面积；
计算所述第一金属层未被所述沟道、源极线及漏极线覆盖的部分，在与源极线或漏极线垂直的两侧的面积；
由与源极线或漏极线平行的两侧的面积，及与源极线或漏极线垂直的两侧的面积，得到所述第三面积。
可选地，在本申请实施例中，所述计算所述第一金属层未被所述沟道、源极线及漏极线覆盖的部分，在与源极线或漏极线平行的两侧的面积，包括：
根据半导体层与源极线或漏极线平行的一侧距离最近源极线或漏极线的距离、第一金属层与源极线或漏极线平行的一侧距离半导体层的距离、以及单个沟道的宽度，计算得到所述第一金属层在与源极线或漏极线平行的两侧所需的面积。
所述计算所述第一金属层未被所述沟道、源极线及漏极线覆盖的部分，在与源极线或漏极线垂直的两侧的面积，包括：
根据半导体层与源极线或漏极线垂直的一侧距沟道的距离、第一金属层与源极线或漏极线垂直的一侧距离半导体层的距离、沟道的长度、源极线和漏极线的宽度、半导体层与源极线或漏极线平行的一侧距离最近源极线或漏极线的距离，及第一金属层与源极线或漏极线平行的一侧距离半导体层的距离，计算得到薄膜晶体管在与源极线或漏极线垂直的两侧所需的面积。
可选地，在本申请实施例中，所述根据第一面积、第二面积及第三面积得到第一金属层的面积，包括：
计算所述第一面积、第二面积及第三面积的和，将所述第一面积、第二面积及第三面积的和作为第一金属层的面积。
可选地，在本申请实施例中，所述以沟道数量为变量，计算所述第一金属层的面积的最小值，得到在所述第一金属层的面积为该最小值时，薄膜晶体管所需的沟道数量，包括：
求取所述第一金属层的面积在以沟道数量为变量时的导数；
计算所述沟道数量在所述第一金属层的面积的导数，得到该导数的极值点处的数值；
取距所述数值最近的正整数，作为所述第一金属层的面积为所述最小值时薄膜晶体管所需的沟道数量。
可选地，在本申请实施例中，所述计算所述沟道数量在该导数的极值点处的数值，包括：
计算所述沟道数量在第一金属层的面积的导数位于极值点处的表达式；
输入沟道的长度、沟道的宽度、源极线或漏极线的宽度、半导体层与源极线或漏极线垂直的一侧距沟道的距离和第一金属层与源极线或漏极线垂直的一侧距离半导体层的距离之和，及半导体层与源极线或漏极线平行的一侧距离最近源极线或漏极线的距离和第一金属层与源极线或漏极线平行的一侧距离半导体层的距离之和，得到所述沟道数量在导数的极值点处的数值。
第二方面，本申请实施例还提供一种薄膜晶体管，所述薄膜晶体管包括的沟道数量根据第一方面所述的薄膜晶体管设计方法设计得到。
第三方面，本申请实施例还提供一种液晶显示屏，所述液晶显示屏包括阵列基板，该阵列基板包括第二方面所述的薄膜晶体管。
本申请实施例提供的薄膜晶体管设计方法、薄膜晶体管及液晶显示屏，通过计算栅极所在的第一金属层的面积，并通过以沟道的数量为变量，获得第一金属层的面积为最小时，该最小面积对应的沟道的数量。采用该沟道的数量设计薄膜晶体管，可以使薄膜晶体管所占空间最小，从而使阵列基板未被薄膜晶体管的遮挡的空余空间更大，可以增大透光量，同时还能使边框可以做的更窄。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍。应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供薄膜晶体管的多层结构分解示意图；
图2为本申请实施例提供的薄膜晶体管设计方法的步骤流程示意图；
图3为本申请实施例提供薄膜晶体管的尺寸标注示意图；
图4为本申请实施例提供的沟道数量为4时，对应的薄膜晶体管结构示意图；
图5为本申请实施例提供的沟道数量为5时，对应的薄膜晶体管结构示意图；
图6为本申请实施例提供的沟道数量为7时，对应的薄膜晶体管结构示意图；
图7为本申请实施例提供的沟道数量为8时，对应的薄膜晶体管结构示意图。
图标：1-薄膜晶体管；11-第一金属层；12-半导体层；121-沟道；13-第二金属层；131-源极线；132-漏极线；133-源极连接线；134-漏极连接线。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本申请的描述中，需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
现今市场对液晶显示屏的窄边化需求越来越高，为了满足液晶显示屏的窄边化需求，GIP(Gate Drive IC In Panel)技术应运而生，GIP技术是将原本外置面板两侧驱动电路简化，并隐藏在面板内部与之融为一体，这样就使得液晶显示屏呈现出超薄边框的外观，即便GIP技术能将边框变薄，但消费者追求边框更薄更窄的愿望从未停止，如何使边框变的更薄更窄成为本领域技术人员急需要解决的技术问题。
申请人研究发现，更小尺寸的薄膜晶体管在GIP技术中更利于对液晶显示屏进行边宽窄边化。为此申请人提供一种薄膜晶体管的设计方案。
为了清楚介绍本申请实施例提供的技术方案，首先对薄膜晶体管的结构进行介绍，如图1所示，薄膜晶体管1包括第一金属层11、半导体层12及第二金属层13。
第一金属层11为薄膜晶体管1的栅极金属层，在液晶显示屏中，该栅极金属层与液晶显示屏的扫描线电性连接。半导体层12设置在第一金属层11上，半导体层12未将所述第一金属层11完全覆盖。第二金属层13设置在半导体层12远离第一金属层11的一侧，第二金属层13包括源极线131、漏极线132、源极连接线133及漏极连接线134。源极线131和漏极线132平行且间隔设置在半导体层12上，请参照图2，源极线131与漏极线132之间为半导体层12构成的沟道121。不同的源极线131与源极连接线133电性连接；不同的漏极线132与漏极连接线134电性连接。半导体层12未被源极线131、漏极线132和源极线131与漏极线132之间的沟道121完全覆盖。
第一金属层11的面积可以衡量薄膜晶体管1所占用的空间，经过本申请的发明人研究发现，在半导体层12、第二金属层13的边缘与第一金属层11边缘的距离、第二金属层13的边缘与半导体层12边缘的距离及沟道宽度)均相同的情况下，只是沟道数量不同，第一金属层11的面积与沟道数量存在一定的关系。通过设计空间占用少的薄膜晶体管1可以增大透光量，并是边框可以做的更窄，为了找到第一金属层11的面积与沟道数量之间的关系，本申请发明人提供以下技术方案。
请参照图2，图2示出了本申请实施例的薄膜晶体管设计方法的步骤流程图，下面对该薄膜晶体管设计方法进行详尽介绍。
步骤S21，计算沟道121所占的第一面积，及源极线131和漏极线132所占的第二面积。
请参照图3，图3为本申请实施例提供的薄膜晶体管1的尺寸标注示意图，在介绍本申请实施例之前，对图3中各尺寸参量进行介绍。沟道121的宽度为W，在一个薄膜晶体管1存在多条沟道121时，沟道121的宽度是该多条沟道121的宽度之和，如图3，在沟道数量为x时，每条沟道121的宽度为W/x，其中，每条沟道121的宽度是指沟道121沿源极线131或漏极线132方向的几何尺寸，每条沟道121的长度是指沟道121沿与源极线131或漏极线132垂直的方向的几何尺寸，在本申请实施例中，每条沟道121的长度为d。源极线131和漏极线132的长度指沿沟道121延伸方向的几何尺寸，该长度等于每条沟道121的宽度W/x，源极线131和漏极线132的宽度指沿与沟道121垂直方向的几何尺寸，源极线131和漏极线132的宽度为a。
首先，计算沟道121所占的第一面积Si，由沟道数量x，沟道121的长度d及沟道121的宽度W/x计算沟道121所占的第一面积Si。具体地，计算公式如下：
Si＝x*d*(W/x)
接着，计算源极线131和漏极线132所占的第二面积Ss，由源极线131和漏极线132的数量、源极线131或漏极线132的长度(W/x)、及源极线131或漏极线132的宽度(a)计算得到源极线131和漏极线132在第二金属层所占的第二面积Ss，其中，源极线131和漏极线132的数量之和比沟道数量多1。具体地，计算公式如下：
Ss＝(x+1)*a*(W/x)
步骤S22，计算第一金属层未被沟道121、源极线131及漏极线132覆盖的部分的第三面积。
在本申请实施例中，第三面积Sgh包括两部分Sgh1和Sgh2，Sgh1表示第一金属层未被沟道121、源极线131及漏极线132覆盖的部分，在与源极线131或漏极线132平行的两侧的面积；Sgh2表示第一金属层未被沟道121、源极线131及漏极线132覆盖的部分，在与源极线131或漏极线132垂直的两侧的面积。
首先，由半导体层12与源极线131或漏极线132平行的一侧距离最近源极线131或漏极线132的距离、第一金属层11与源极线131或漏极线132平行的一侧距离半导体层12的距离、以及单个沟道121的宽度，计算Sgh1。具体地，Sgh1的计算公式如下：
Sgh1＝2*c*(W/x)
其中，2表示第一金属层11在与源极线131或漏极线132平行的两侧具有未被沟道121、源极线131及漏极线132覆盖的区域，且两个区域的面积相同；请参照图3，c表示半导体层12与源极线131或漏极线132平行的一侧距离最近源极线131或漏极线132的距离，与第一金属层11与源极线131或漏极线132平行的一侧距离半导体层12的距离之和。
其次，由半导体层12与源极线131或漏极线132垂直的一侧距沟道121的距离、第一金属层11与源极线131或漏极线132垂直的一侧距离半导体层12的距离、沟道121的长度、源极线131和漏极线132的宽度、半导体层12与源极线131或漏极线132平行的一侧距离最近源极线131或漏极线132的距离，及第一金属层11与源极线131或漏极线132平行的一侧距离半导体层12的距离，计算得到第一金属层11在与源极线131或漏极线132垂直的两侧所需的面积。具体地，Sgh2的计算公式如下：
Sgh2＝2*b*[2*c+a*(x+1)+d*x]
其中，2表示第一金属层11在与源极线131或漏极线132垂直的两侧具有未被沟道121、源极线131及漏极线132覆盖的区域，且两个区域的面积相同；请参照图3，b表示半导体层12与源极线131或漏极线132垂直的一侧距沟道121的距离，与第一金属层11与源极线131或漏极线132垂直的一侧距离半导体层12的距离之和。2*c+a*(x+1)+d*x表示第一金属层11在垂直源极线131或漏极线132方向的长度。
最后，将Sgh1和Sgh2相加，得到第三面积Sgh＝Sgh1+Sgh2。
步骤S23，根据第一面积、第二面积及第三面积得到第一金属层的面积。
下面对第一金属层11的面积进行推导：
Sg＝Si+Ss+Sgh，
Sg＝x*d*(W/x)+(x+1)*a*(W/x)+2*c*(W/x)+2*b*[2*c+a*(x+1)+d*x]
Sg＝2b(a+d)x+(a+2c)W/x+W(a+d)+2b(2c+a)
在上述公式中，参数a、b、c、d、W都是已知量，x为未知量。当x为一正整数时，使Sg存在一最小值。
步骤S24，以沟道数量为变量，计算第一金属层11的面积的最小值，得到在第一金属层11的面积为该最小值时，薄膜晶体管1所需的沟道数量。
以沟道121数量x为变量，求Sg的导数：
f(Sg)＝2b(a+d)+[-(a+2c)W)]/(x2)
当f(Sg)＝0时，存在极值点，即2b(a+d)＝(a+2c)W/(x2)；
x＝Sqrt{(a+2c)W/[2b(a+d)]}
下面以a＝4；b＝4；C＝3.5；d＝3.5；W＝300为条件计算第一金属层11在不同沟道数下的面积。
请参照图4，当x＝4时，将x＝4代入Sg＝2b(a+d)x+(a+2c)W/x+W(a+d)+2b(2c+a)＝3403；
请参照图5，当x＝5时，将x＝5代入Sg＝2b(a+d)x+(a+2c)W/x+W(a+d)+2b(2c+a)＝3298；
请参照图6，当x＝7时，将x＝7代入Sg＝2b(a+d)x+(a+2c)W/x+W(a+d)+2b(2c+a)＝3229.4；
请参照图7，当x＝8时，将x＝8代入Sg＝2b(a+d)x+(a+2c)W/x+W(a+d)+2b(2c+a)＝3230.5；
将a＝4；b＝4；C＝3.5；d＝3.5；W＝300代入Sqrt{(a+2c)W/[2b(a+d)]}，x＝Sqrt(55)＝7.4，故当x＝7时，Sg有最小值。
本申请实施例提供的薄膜晶体管设计方法，通过计算第一金属层11的面积，并通过以沟道121的数量为变量，获得第一金属层11的面积为最小时，所对应的沟道121的数量。采用该沟道121的数量设计薄膜晶体管1，可以使薄膜晶体管1所占空间最小，从而使阵列基板上未被薄膜晶体管1的遮挡的空余空间更大，可以增大透光量，同时还能使边框可以做的更窄。
本申请实施例还提供一种薄膜晶体管1，薄膜晶体管1包括的沟道数量根据上述薄膜晶体管设计方法设计得到。
本申请实施例还提供一种液晶显示屏，该液晶显示屏包括阵列基板，该阵列基板包括上述的薄膜晶体管1。
本申请实施例提供的薄膜晶体管设计方法、薄膜晶体管及液晶显示屏。该方法包括：计算沟道所占的第一面积，及源极线和漏极线所占的第二面积；计算第一金属层未被所述沟道、源极线及漏极线覆盖的部分的第三面积；根据第一面积、第二面积及第三面积得到第一金属层的面积；以沟道数量为变量，计算所述第一金属层的面积的最小值，得到在所述第一金属层的面积为该最小值时，薄膜晶体管所需的沟道数量。通过计算第一金属层的面积，并通过以沟道的数量为变量，获得第一金属层的面积为最小时，所对应的沟道的数量。采用该沟道的数量设计薄膜晶体管，可以使薄膜晶体管所占空间最小，从而使阵列基板上未被薄膜晶体管的遮挡的空余空间更大，可以增大透光量，同时将该薄膜晶体管应用到GIP技术中可以使液晶显示屏的边框可以做的更窄。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种薄膜晶体管设计方法，其特征在于，所述薄膜晶体管包括栅极所在的第一金属层，所述第一金属层上设置有半导体层，所述半导体层上设置有包括源极线和漏极线的第二金属层，所述源极线和漏极线平行且间隔设置，所述源极线与所述漏极线之间为半导体层构成的沟道，所述方法包括：
计算所述沟道所占的第一面积，及所述源极线和漏极线所占的第二面积；
计算所述第一金属层未被所述沟道、源极线及漏极线覆盖的部分的第三面积；
根据第一面积、第二面积及第三面积得到第一金属层的面积；
以沟道数量为变量，计算所述第一金属层的面积的最小值，得到在所述第一金属层的面积为该最小值时，薄膜晶体管所需的沟道数量。
2.如权利要求1所述的方法，其特征在于，所述计算所述沟道所占的第一面积，及所述源极线及漏极线所占的第二面积，包括：
根据所述沟道数量、沟道的长度及沟道的宽度计算得到沟道所占的第一面积；
根据所述源极线和漏极线的数量、源极线或漏极线的长度、及源极线或漏极线的宽度计算得到源极线和漏极线在所述第二金属层所占的第二面积，其中，所述源极线和漏极线的数量之和比所述沟道数量多1。
3.如权利要求1所述的方法，其特征在于，所述计算所述第一金属层未被所述沟道、源极线及漏极线覆盖的部分的第三面积，包括：
计算所述第一金属层未被所述沟道、源极线及漏极线覆盖的部分，在与源极线或漏极线平行的两侧的面积；
计算所述第一金属层未被所述沟道、源极线及漏极线覆盖的部分，在与源极线或漏极线垂直的两侧的面积；
由与源极线或漏极线平行的两侧的面积，及与源极线或漏极线垂直的两侧的面积，得到所述第三面积。
4.如权利要求3所述的方法，其特征在于，所述计算所述第一金属层未被所述沟道、源极线及漏极线覆盖的部分，在与源极线或漏极线平行的两侧的面积，包括：
根据半导体层与源极线或漏极线平行的一侧距离最近源极线或漏极线的距离、第一金属层与源极线或漏极线平行的一侧距离半导体层的距离、以及单个沟道的宽度，计算得到所述第一金属层在与源极线或漏极线平行的两侧所需的面积。
5.如权利要求3所述的方法，其特征在于，所述计算所述第一金属层未被所述沟道、源极线及漏极线覆盖的部分，在与源极线或漏极线垂直的两侧的面积，包括：
根据半导体层与源极线或漏极线垂直的一侧距沟道的距离、第一金属层与源极线或漏极线垂直的一侧距离半导体层的距离、沟道的长度、源极线和漏极线的宽度、半导体层与源极线或漏极线平行的一侧距离最近源极线或漏极线的距离，及第一金属层与源极线或漏极线平行的一侧距离半导体层的距离，计算得到薄膜晶体管在与源极线或漏极线垂直的两侧所需的面积。
6.如权利要求1所述的方法，其特征在于，所述根据第一面积、第二面积及第三面积得到第一金属层的面积，包括：
计算所述第一面积、第二面积及第三面积的和，将所述第一面积、第二面积及第三面积的和作为第一金属层的面积。
7.如权利要求1所述的方法，其特征在于，所述以沟道数量为变量，计算所述第一金属层的面积的最小值，得到在所述第一金属层的面积为该最小值时，薄膜晶体管所需的沟道数量，包括：
求取所述第一金属层的面积在以沟道数量为变量时的导数；
计算所述沟道数量在该导数的极值点处的数值；
取距所述数值最近的正整数，作为所述第一金属层的面积为所述最小值时薄膜晶体管所需的沟道数量。
8.如权利要求7所述的方法，其特征在于，所述计算所述沟道数量在该导数的极值点处的数值，包括：
计算所述沟道数量在第一金属层的面积的导数位于极值点处的表达式；
输入沟道的长度、沟道的宽度、源极线或漏极线的宽度、半导体层与源极线或漏极线垂直的一侧距沟道的距离和第一金属层与源极线或漏极线垂直的一侧距离半导体层的距离之和，及半导体层与源极线或漏极线平行的一侧距离最近源极线或漏极线的距离和第一金属层与源极线或漏极线平行的一侧距离半导体层的距离之和，得到所述沟道数量在导数的极值点处的数值。
9.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括的沟道数量根据权利要求1-8中任意一项薄膜晶体管设计方法设计得到。
10.一种液晶显示屏，其特征在于，所述液晶显示屏包括阵列基板，该阵列基板包括多个权利要求9所述的薄膜晶体管。
CN201811257100.7A 2018-10-26 2018-10-26 薄膜晶体管设计方法、薄膜晶体管及液晶显示屏 Active CN109360859B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811257100.7A CN109360859B (zh) 2018-10-26 2018-10-26 薄膜晶体管设计方法、薄膜晶体管及液晶显示屏

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811257100.7A CN109360859B (zh) 2018-10-26 2018-10-26 薄膜晶体管设计方法、薄膜晶体管及液晶显示屏

Publications (2)

Publication Number Publication Date
CN109360859A true CN109360859A (zh) 2019-02-19
CN109360859B CN109360859B (zh) 2021-08-03

Family

ID=65346884

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811257100.7A Active CN109360859B (zh) 2018-10-26 2018-10-26 薄膜晶体管设计方法、薄膜晶体管及液晶显示屏

Country Status (1)

Country Link
CN (1) CN109360859B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111613676A (zh) * 2020-04-11 2020-09-01 复旦大学 一种具有层叠结构的多栅指数晶体管及其制备方法
CN112068366A (zh) * 2020-09-04 2020-12-11 深圳市华星光电半导体显示技术有限公司 显示面板及显示面板制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6437389B1 (en) * 2000-08-22 2002-08-20 Micron Technology, Inc. Vertical gate transistors in pass transistor programmable logic arrays
JP2010272664A (ja) * 2009-05-21 2010-12-02 Sony Corp ａ−ＳｉＴＦＴ及びこのａ−ＳｉＴＦＴを有するシフトレジスター
CN102736321A (zh) * 2011-04-01 2012-10-17 Jsr株式会社 液晶显示元件、液晶取向剂和液晶取向膜的制造方法
US20130119348A1 (en) * 2011-06-08 2013-05-16 Chongwu Zhou Radio Frequency Devices Based on Carbon Nanomaterials
US8627259B2 (en) * 2008-11-26 2014-01-07 Broadcom Corporation Capacitance modification without affecting die area
CN104091830A (zh) * 2014-06-20 2014-10-08 京东方科技集团股份有限公司 一种薄膜晶体管及其修复方法、goa电路及显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6437389B1 (en) * 2000-08-22 2002-08-20 Micron Technology, Inc. Vertical gate transistors in pass transistor programmable logic arrays
US8627259B2 (en) * 2008-11-26 2014-01-07 Broadcom Corporation Capacitance modification without affecting die area
JP2010272664A (ja) * 2009-05-21 2010-12-02 Sony Corp ａ−ＳｉＴＦＴ及びこのａ−ＳｉＴＦＴを有するシフトレジスター
CN102736321A (zh) * 2011-04-01 2012-10-17 Jsr株式会社 液晶显示元件、液晶取向剂和液晶取向膜的制造方法
US20130119348A1 (en) * 2011-06-08 2013-05-16 Chongwu Zhou Radio Frequency Devices Based on Carbon Nanomaterials
CN104091830A (zh) * 2014-06-20 2014-10-08 京东方科技集团股份有限公司 一种薄膜晶体管及其修复方法、goa电路及显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111613676A (zh) * 2020-04-11 2020-09-01 复旦大学 一种具有层叠结构的多栅指数晶体管及其制备方法
CN111613676B (zh) * 2020-04-11 2021-06-04 复旦大学 一种具有层叠结构的多栅指数晶体管及其制备方法
CN112068366A (zh) * 2020-09-04 2020-12-11 深圳市华星光电半导体显示技术有限公司 显示面板及显示面板制作方法
US11935900B2 (en) 2020-09-04 2024-03-19 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and manufacturing method of display panel

Also Published As

Publication number Publication date
CN109360859B (zh) 2021-08-03

Similar Documents

Publication Publication Date Title
CN100374949C (zh) 液晶显示器件及其制造方法
CN105845708B (zh) 柔性集成触控显示面板及其制作方法
CN100580536C (zh) 液晶显示装置的阵列基板及其制造方法
CN103246092B (zh) 阵列基板及显示装置
CN101833200B (zh) 水平电场型液晶显示装置及制造方法
CN1680860B (zh) 液晶显示器及用于该液晶显示器的薄膜晶体管阵列面板
CN101226314B (zh) 显示装置及其制造方法
CN206115109U (zh) 一种阵列基板、显示面板及显示装置
CN107797321A (zh) 阵列基板、液晶显示面板和液晶显示装置
JP2020532755A (ja) アレイ基板、ディスプレイパネル、ディスプレイデバイス
KR20090073771A (ko) 액정표시장치용 어레이 기판
CN104699340A (zh) 一种阵列基板、触控显示装置和触控驱动方法
CN102478738A (zh) 液晶显示器及其制造方法
CN105572935A (zh) 一种触控显示面板和显示装置
CN102708771B (zh) 一种阵列基板及其制造方法、显示装置
CN102629052B (zh) 一种液晶显示面板及其驱动方法、液晶显示器件
CN104977766A (zh) 显示装置
CN109521594A (zh) 显示面板和显示装置
CN205507317U (zh) 显示模组及显示装置
KR101543629B1 (ko) 표시기판, 이의 제조방법 및 이를 갖는 표시패널
CN109360859A (zh) 薄膜晶体管设计方法、薄膜晶体管及液晶显示屏
CN100501539C (zh) 平面显示器及其制造方法
CN104570525B (zh) 液晶显示装置及其制造方法
CN102566170B (zh) 像素基板及其制作方法、液晶显示面板、液晶显示装置
CN105242471A (zh) 一种液晶显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant