CN109360786A - 一种侧向外延生长的方法及半导体结构 - Google Patents

一种侧向外延生长的方法及半导体结构 Download PDF

Info

Publication number
CN109360786A
CN109360786A CN201811145385.5A CN201811145385A CN109360786A CN 109360786 A CN109360786 A CN 109360786A CN 201811145385 A CN201811145385 A CN 201811145385A CN 109360786 A CN109360786 A CN 109360786A
Authority
CN
China
Prior art keywords
substrate
layer
epitaxial
mask layer
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811145385.5A
Other languages
English (en)
Other versions
CN109360786B (zh
Inventor
吴真龙
叶培飞
李俊承
林志伟
陈凯轩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangzhou Changelight Co Ltd
Original Assignee
Yangzhou Changelight Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangzhou Changelight Co Ltd filed Critical Yangzhou Changelight Co Ltd
Priority to CN201811145385.5A priority Critical patent/CN109360786B/zh
Publication of CN109360786A publication Critical patent/CN109360786A/zh
Application granted granted Critical
Publication of CN109360786B publication Critical patent/CN109360786B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本申请公开了一种侧向外延生长的方法及半导体结构，其中，所述侧向外延生长的方法在进行外延生长的过程中，通入预设气体，以使含卤素原子气体可以与外延材料与掩膜层形成的多晶膜层进行反应，避免多晶膜层中的位错或缺陷对侧向生长的外延层的膜层质量产生不良影响的问题。并且，当外延层的外延材料中含有高铝组分时，利用所述侧向外延生长的方法进行外延层的生长，还可以解决二次外延生长过程中样品拿出接触空气导致外延层被空气中的氧气氧化的问题，以避免在进行二次外延生长的过程中，导致的表面退化而导致表面粗糙的问题。

Description

一种侧向外延生长的方法及半导体结构
技术领域
本申请涉及半导体技术领域，更具体地说，涉及一种侧向外延生长的方法及半导体结构。
背景技术
为了降低材料的晶体缺陷密度，研究者尝试了很多方法，其中比较有效的方法是侧向外延生长(Epitaxial Lateral Overgrowth，ELO)技术。
侧向外延生长技术在衬底或衬底上的籽晶层上生长外延层之前，如图1所示，首先在衬底10或籽晶层上进行掩膜层20(mask)的制备，该掩膜层20具有生长窗口21(window)，在进行外延生长过程中，如图2所示，当生长的外延层30的厚度小于掩膜层的厚度时，外延材料仅在生长窗口上生长；如图3所示，当生长的外延层30的厚度超过掩膜层的厚度时，外延材料除了在原本的竖直方向上的生长之外，还进行侧向生长，形成覆盖掩膜层表面的外延层30。在这个过程中，掩膜层20覆盖区域产生的位错会被掩膜层挡住，并且从生长窗口21上侧向生长的外延材料由于向上的位错会湮灭或转向，使得侧向外延生长获得的外延层30中位错密度的大幅减少。
但对于一些化学特性较为活泼，且原子扩散长度较短的材料，例如含铝材料而言，在进行这些材料的侧向外延生长过程中，铝原子会直接与掩膜层20成键，成核生长成覆盖掩膜层20的多晶层31，如图4和图5所示，图4为在进行侧向外延的过程中形成多晶层31的过程示意图，图5为掩膜层20表面(图5中SiN mask表面)的俯视示意图，这些多晶层31会对外延层的生长造成不良的影响。
发明内容
为解决上述技术问题，本申请提供了一种侧向外延生长的方法及半导体结构，以实现避免在侧向外延生长的过程中，外延材料直接在掩膜层上成核形成多晶膜层的情况，提升生长的外延层的膜层质量。
为实现上述技术目的，本申请实施例提供了如下技术方案：
一种侧向外延生长的方法，包括：
提供衬底；
在所述衬底上形成掩膜层，所述掩膜层部分暴露出所述衬底表面；
在所述掩膜层及所述衬底被掩膜层暴露出的表面进行侧向外延生长，以形成覆盖所述掩膜层和衬底暴露出的表面的外延层，外延生长同时通入预设气体，所述预设气体为含卤素原子气体。
可选的，所述预设气体为四氯化碳气体或四溴化碳气体。
可选的，所述在所述衬底上形成掩膜层包括：
在所述衬底上形成半导体层；
对所述半导体层进行光刻与刻蚀工艺，以部分暴露出所述衬底表面。
可选的，所述半导体层为氮化硅层或氧化硅层或钨金属层。
可选的，所述在所述衬底上形成掩膜层之前还包括：
在所述衬底上形成籽晶层。
可选的，所述在所述衬底上形成籽晶层包括：
在所述衬底上采用物理气相沉积法或化学气相沉积法形成籽晶层。
可选的，所述在所述掩膜层及所述衬底被掩膜层暴露出的表面进行侧向外延生长，以形成覆盖所述掩膜层和衬底暴露出的表面的外延层，外延生长同时通入预设气体包括：
将所述衬底放入反应室中；
在反应室中预通入预设气体预设时间后，持续通入预设气体，并在所述掩膜层及所述衬底被掩膜层暴露出的表面进行侧向外延生长。
可选的，所述预设气体的通入流量大于或等于1.6μmol/min。
一种半导体结构，包括：
衬底；
位于所述衬底上的外延层，所述外延层采用上述任一项所述的侧向外延生长的方法生长；
位于所述外延层背离衬底一侧的功能结构层。
从上述技术方案可以看出，本申请实施例提供了一种侧向外延生长的方法及半导体结构，其中，所述侧向外延生长的方法在进行外延生长的过程中，通入预设气体，以使含卤素原子气体可以与外延材料与掩膜层形成的多晶膜层进行反应，避免多晶膜层中的位错或缺陷对侧向生长的外延层的膜层质量产生不良影响的问题。
并且，当外延层的外延材料中含有高铝组分时，利用所述侧向外延生长的方法进行外延层的生长，还可以解决二次外延生长过程中样品拿出接触空气导致外延层被空气中的氧气氧化的问题，以避免在进行二次外延生长的过程中，导致的表面退化而导致表面粗糙的问题。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有技术中衬底及衬底表面的掩膜层的示意图；
图2和图3为现有技术中进行侧向外延生长的流程示意图；
图4为现有技术中进行侧向外延生长的过程中形成多晶膜层的示意图；
图5为掩膜层上形成的多晶膜层的俯视示意图；
图6为本申请的一个实施例提供的一种侧向外延生长的方法的流程示意图；
图7-图9为本申请的一个实施例提供的一种侧向外延生长的流程示意图；
图10为本申请的另一个实施例提供的一种侧向外延生长的方法的流程示意图；
图11为利用现有技术中的侧向外延生长的方法形成外延层的剖面结构示意图；
图12为当预设气体通入流量为1.6μmol/min时，形成的外延层的剖面结构示意图；
图13为当预设气体通入流量为3.2μmol/min时，形成的外延层的剖面结构示意图；
图14为本申请的又一个实施例提供的一种侧向外延生长的方法的流程示意图；
图15为本申请的再一个实施例提供的一种侧向外延生长的方法的流程示意图。
具体实施方式
正如背景技术所述，当衬底或籽晶与要生长的外延层的外延材料晶格失配时，由于材料晶格失配产生的位错会想上延伸进入半导体结构的功能结构层损害半导体结构的器件性能，特别是激光器等对位错密度要求比较高的半导体器件而言，功能结构层中过多的位错会给器件带来严重的不良影响。当采用侧向外延生长技术时，一方面掩膜层覆盖区域下方产生的位错会被掩膜层挡住，另一方面生长窗口区域中生长的材料向上生长超过掩膜层厚度，而进行侧向生长时，向上的位错会湮灭或转向，从而实现侧向外延生长的外延层中的位错密度的大幅减少。
在进行侧向外延生长的过程中，形成外延层的外延材料通常难与掩膜层成键，并且当形成外延层的外延材料(例如III族金属原子)的迁移能力足够时，即使III族金属原子落在掩膜层上，也可以迁移至生长窗口与衬底或籽晶成核生长，形成选择性的侧向外延生长。但是当外延材料中含铝等化学特性活泼和扩散长度较短的材料时，往往很难实现选择性的外延生长，在侧向外延生长的过程中，铝原子会与掩膜层成键，成核生长形成多晶膜层，给外延层的生长造成不良的影响。
有鉴于此，本申请实施例提供了一种侧向外延生长的方法，包括：
提供衬底；
在所述衬底上形成掩膜层，所述掩膜层部分暴露出所述衬底表面；
在所述掩膜层及所述衬底被掩膜层暴露出的表面进行侧向外延生长，以形成覆盖所述掩膜层和衬底暴露出的表面的外延层，外延生长同时通入预设气体，所述预设气体为含卤素原子气体。
所述侧向外延生长的方法在进行外延生长的过程中，保持着预设气体的环境，以使含卤素原子气体可以与外延材料与掩膜层形成的多晶膜层进行反应，避免多晶膜层中的位错或缺陷对侧向生长的外延层的膜层质量产生不良影响的问题。
并且，当外延层的外延材料中含有高铝组分时，利用所述侧向外延生长的方法进行外延层的生长，还可以解决二次外延生长过程中样品拿出接触空气导致外延层被空气中的氧气氧化的问题，以避免在进行二次外延生长的过程中，导致的表面退化而导致表面粗糙的问题。
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例提供了一种侧向外延生长的方法，如图6所示，包括：
S101：提供衬底；
衬底的剖面结构示意图参考图7，图7中标号100表示所述衬底，所述衬底可以是体硅、绝缘层上体硅(SOI)等常用的半导体硅基衬底，或者体锗、绝缘体上体锗(GeOI)，也可以是锗化硅、砷化镓、氮化镓等化合物半导体衬底，还可以是蓝宝石、碳化硅、氮化铝等绝缘衬底，衬底的选择依据其上要外延生长的外延层的具体种类而设定，例如，在衬底上直接进行外延层的生长时，所述衬底需要与后续生长的外延层材料能够成键。
S102：在所述衬底上形成掩膜层，所述掩膜层部分暴露出所述衬底表面；
经过步骤S102后的衬底及其表面结构如图8所示，图8中的标号200表示所述掩膜层，所述掩膜层可以是氮化物或氧化物或其堆叠结构(例如ONO结构)的硬质掩膜。
所述掩膜层暴露出的衬底表面可以称之为生长窗口。
S103：在所述掩膜层及所述衬底被掩膜层暴露出的表面进行侧向外延生长，以形成覆盖所述掩膜层和衬底暴露出的表面的外延层，外延生长同时通入预设气体，所述预设气体为含卤素原子气体。
经过步骤S103后的衬底及其表面结构如图9所示，图9中的标号300表示所述外延层。
由于所述外延层的生长环境为预设气体环境，使得含卤素原子气体可以与外延材料与掩膜层形成的多晶膜层进行反应，避免多晶膜层中的位错或缺陷对侧向生长的外延层的膜层质量产生不良影响的问题。
并且，当外延层的外延材料中含有高铝组分时，利用所述侧向外延生长的方法进行外延层的生长，还可以解决二次外延生长过程中样品拿出接触空气导致外延层被空气中的氧气氧化的问题，以避免在进行二次外延生长的过程中，导致的表面退化而导致表面粗糙的问题。
在上述实施例的基础上，在本申请的一个实施例中，所述预设气体为四氯化碳气体或四溴化碳气体。
四氯化碳气体或四溴化碳气体可以与铝原子和掩膜层成键成核形成的多晶膜层反应，并且反应产物极易挥发，实现原位腐蚀的多晶膜层的目的，最终实现含铝原子的外延材料的选择性侧向外延生长。
在上述实施例的基础上，在本申请的一个具体实施例中，如图10所示，
所述掩膜层及所述衬底被掩膜层暴露出的表面进行侧向外延生长包括：
S1031：将所述衬底放入反应室中；
S1032：在所述掩膜层及所述衬底被掩膜层暴露出的表面进行侧向外延生长，外延生长同时通入预设气体。
以本实施例提供的侧向外延生长的方法进行了一组对照实验，参考图11-图13，图11为利用常规侧向外延方法进行的含铝原子的外延材料的外延生长，从图11中可以看出，在掩膜层上形成了多晶膜层(图11中Poly膜层)，给外延材料的侧向生长造成了不良影响；图12和图13为采用本申请实施例提供的侧向外延生长的方法进行外延层生长的剖面示意图，在图12和图13中，掩膜层为氮化硅层，外延材料为AlGaInAs，在图12中AlGaInAs QW表示以AlGaInAs形成的量子阱，预设气体为四溴化碳气体，在图12中，四溴化碳气体的通入流量为1.6μmol/min，在图13中，四溴化碳气体的通入流量为3.2μmol/min。在图12和图13中，掩膜层上均未生长如图11中所示的多晶膜层，证明了本申请实施例提供的侧向外延生长的方法能够带来较好的效果。
可选的，所述预设气体的通入流量大于或等于1.6μmol/min。
在上述实施例的基础上，在本申请的另一个实施例中，如图14所示，所述侧向外延生长的方法包括：
S201：提供衬底；
S202：在所述衬底上形成半导体层；
S203：对所述半导体层进行光刻与刻蚀工艺，以部分暴露出所述衬底表面；
S204：在所述掩膜层及所述衬底被掩膜层暴露出的表面进行侧向外延生长，以形成覆盖所述掩膜层和衬底暴露出的表面的外延层，外延生长同时通入预设气体，所述预设气体为含卤素原子气体。
在本实施例中，提供了一种具体地形成掩膜层的方法，可选的，所述半导体层为氮化硅层或氧化硅层或钨金属层。
在上述实施例的基础上，在本申请的另一个实施例中，如图15所示，所述侧向外延生长的方法包括：
S301：提供衬底；
S302：在所述衬底上形成籽晶层
S303：在所述籽晶层上形成半导体层；
S304：对所述半导体层进行光刻与刻蚀工艺，以部分暴露出所述衬底表面；
S305：在所述掩膜层及所述衬底被掩膜层暴露出的表面进行侧向外延生长，以形成覆盖所述掩膜层和衬底暴露出的表面的外延层，外延生长同时通入预设气体，所述预设气体为含卤素原子气体。
当所述衬底与形成所述外延层的外延材料无法成键时，需要在衬底上首先形成籽晶层。
相应的，本申请实施例还提供了一种半导体结构，包括：
衬底；
位于所述衬底上的外延层，所述外延层采用上述任一实施例所述的侧向外延生长的方法生长；
位于所述外延层背离衬底一侧的功能结构层。
综上所述，本申请实施例提供了一种侧向外延生长的方法及半导体结构，其中，所述侧向外延生长的方法在进行外延生长的过程中，通入预设气体，以使含卤素原子气体可以与外延材料与掩膜层形成的多晶膜层进行反应，避免多晶膜层中的位错或缺陷对侧向生长的外延层的膜层质量产生不良影响的问题。
并且，当外延层的外延材料中含有高铝组分时，利用所述侧向外延生长的方法进行外延层的生长，还可以解决二次外延生长过程中样品拿出接触空气导致外延层被空气中的氧气氧化的问题，以避免在进行二次外延生长的过程中，导致的表面退化而导致表面粗糙的问题。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种侧向外延生长的方法，其特征在于，包括：
提供衬底；
在所述衬底上形成掩膜层，所述掩膜层部分暴露出所述衬底表面；
在所述掩膜层及所述衬底被掩膜层暴露出的表面进行侧向外延生长，以形成覆盖所述掩膜层和衬底暴露出的表面的外延层，外延生长同时通入预设气体，所述预设气体为含卤素原子气体。
2.根据权利要求1所述的方法，其特征在于，所述预设气体为四氯化碳气体或四溴化碳气体。
3.根据权利要求1所述的方法，其特征在于，所述在所述衬底上形成掩膜层包括：
在所述衬底上形成半导体层；
对所述半导体层进行光刻与刻蚀工艺，以部分暴露出所述衬底表面。
4.根据权利要求3所述的方法，其特征在于，所述半导体层为氮化硅层或氧化硅层或钨金属层。
5.根据权利要求1所述的方法，其特征在于，所述在所述衬底上形成掩膜层之前还包括：
在所述衬底上形成籽晶层。
6.根据权利要求5所述的方法，其特征在于，所述在所述衬底上形成籽晶层包括：
在所述衬底上采用物理气相沉积法或化学气相沉积法形成籽晶层。
7.根据权利要求1所述的方法，其特征在于，所述在所述掩膜层及所述衬底被掩膜层暴露出的表面进行侧向外延生长，以形成覆盖所述掩膜层和衬底暴露出的表面的外延层，外延生长同时通入预设气体包括：
将所述衬底放入反应室中；
在反应室中预通入预设气体预设时间后，持续通入预设气体，并在所述掩膜层及所述衬底被掩膜层暴露出的表面进行侧向外延生长。
8.根据权利要求7所述的方法，其特征在于，所述预设气体的通入流量大于或等于1.6μmol/min。
9.一种半导体结构，其特征在于，包括：
衬底；
位于所述衬底上的外延层，所述外延层采用权利要求1-8任一项所述的侧向外延生长的方法生长；
位于所述外延层背离衬底一侧的功能结构层。
CN201811145385.5A 2018-09-29 2018-09-29 一种侧向外延生长的方法及半导体结构 Active CN109360786B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811145385.5A CN109360786B (zh) 2018-09-29 2018-09-29 一种侧向外延生长的方法及半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811145385.5A CN109360786B (zh) 2018-09-29 2018-09-29 一种侧向外延生长的方法及半导体结构

Publications (2)

Publication Number Publication Date
CN109360786A true CN109360786A (zh) 2019-02-19
CN109360786B CN109360786B (zh) 2021-08-10

Family

ID=65348053

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811145385.5A Active CN109360786B (zh) 2018-09-29 2018-09-29 一种侧向外延生长的方法及半导体结构

Country Status (1)

Country Link
CN (1) CN109360786B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020206960A1 (zh) * 2019-04-12 2020-10-15 广东致能科技有限公司 一种高电子迁移率晶体管(hemt)及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091234A (ja) * 1998-09-07 2000-03-31 Nec Corp 窒化物系ｉｉｉ−ｖ族化合物半導体の製造方法
CN1516238A (zh) * 1997-04-11 2004-07-28 ���ǻ�ѧ��ҵ��ʽ���� 氮化物半导体的生长方法、氮化物半导体衬底及器件
CN1725448A (zh) * 2004-06-17 2006-01-25 三星电子株式会社 半导体器件的制造方法、半导体器件和晶体管
CN101473075A (zh) * 2006-06-20 2009-07-01 住友电气工业株式会社 AlxGa1-xN晶体的生长方法和AlxGa1-xN晶体衬底
CN101816061A (zh) * 2007-10-04 2010-08-25 应用材料股份有限公司 在使用mocvd和hvpe来生长iii-v氮化物膜中的寄生微粒抑制
CN103548116A (zh) * 2011-05-20 2014-01-29 应用材料公司 用于预处理iii族氮化物沉积的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1516238A (zh) * 1997-04-11 2004-07-28 ���ǻ�ѧ��ҵ��ʽ���� 氮化物半导体的生长方法、氮化物半导体衬底及器件
JP2000091234A (ja) * 1998-09-07 2000-03-31 Nec Corp 窒化物系ｉｉｉ−ｖ族化合物半導体の製造方法
CN1725448A (zh) * 2004-06-17 2006-01-25 三星电子株式会社 半导体器件的制造方法、半导体器件和晶体管
CN101473075A (zh) * 2006-06-20 2009-07-01 住友电气工业株式会社 AlxGa1-xN晶体的生长方法和AlxGa1-xN晶体衬底
CN101816061A (zh) * 2007-10-04 2010-08-25 应用材料股份有限公司 在使用mocvd和hvpe来生长iii-v氮化物膜中的寄生微粒抑制
CN103548116A (zh) * 2011-05-20 2014-01-29 应用材料公司 用于预处理iii族氮化物沉积的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020206960A1 (zh) * 2019-04-12 2020-10-15 广东致能科技有限公司 一种高电子迁移率晶体管(hemt)及其制造方法

Also Published As

Publication number Publication date
CN109360786B (zh) 2021-08-10

Similar Documents

Publication Publication Date Title
JP5554826B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP5371430B2 (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
US8030638B2 (en) Quasi single crystal nitride semiconductor layer grown over polycrystalline SiC substrate
US8592864B2 (en) Semiconductor device and method for forming the same
JP5316359B2 (ja) 窒化ガリウム系半導体電子デバイスを作製する方法、エピタキシャル基板、及び窒化ガリウム系半導体電子デバイス
JP2009256154A (ja) 半導体結晶成長用基板および半導体結晶
US8969178B2 (en) Method of manufacturing large area gallium nitride substrate
US9029860B2 (en) Structure including gallium nitride substrate and method of manufacturing the gallium nitride substrate
US8501597B2 (en) Method for fabricating group III-nitride semiconductor
CN109360786A (zh) 一种侧向外延生长的方法及半导体结构
KR20180069403A (ko) 질화 갈륨 기판의 제조 방법
US10094045B2 (en) Method of manufacturing a gallium nitride substrate
JP2012004486A (ja) 窒化物半導体装置及び窒化物半導体装置の製造方法
KR102161547B1 (ko) 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법
CN107408492B (zh) 用于制作基于第iii族元素氮化物的钝化半导体结构的方法以及这样的结构
JP2006347786A (ja) Ｉｉｉ族窒化物半導体基板およびｉｉｉ族窒化物半導体基板の製造方法
US11735418B2 (en) Method for forming semiconductor layers
EP4328956A1 (en) Semiconductor substrate and production method and production device for same, semiconductor device and production method and production device for same, electronic apparatus
JP2019071339A (ja) 半導体装置、及び半導体装置の製造方法
JP5534049B2 (ja) 多結晶ＳｉＣ基板を有する化合物半導体ウエハ、化合物半導体装置とそれらの製造方法
JP2013069939A (ja) 半導体基板および半導体基板の製造方法
JP2013069938A (ja) 半導体基板の製造方法
US11939215B2 (en) Microelectromechanical structure including a functional element situated in a cavity of the microelectromechanical structure
Mita Polarity control in GaN epilayers grown by metalorganic chemical vapor deposition
US9349591B2 (en) Crystal formation on non-lattice matched substrates

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant