CN109326640A - 一种门极换流晶闸管及其制造方法 - Google Patents

一种门极换流晶闸管及其制造方法 Download PDF

Info

Publication number
CN109326640A
CN109326640A CN201811249973.3A CN201811249973A CN109326640A CN 109326640 A CN109326640 A CN 109326640A CN 201811249973 A CN201811249973 A CN 201811249973A CN 109326640 A CN109326640 A CN 109326640A
Authority
CN
China
Prior art keywords
buried layer
doped zone
layer
conduction type
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201811249973.3A
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Penglang Trading Co Ltd
Original Assignee
Shenzhen Penglang Trading Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Penglang Trading Co Ltd filed Critical Shenzhen Penglang Trading Co Ltd
Priority to CN201811249973.3A priority Critical patent/CN109326640A/zh
Publication of CN109326640A publication Critical patent/CN109326640A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747—Bidirectional devices, e.g. triacs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H01L29/66386—Bidirectional thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)

Abstract

本发明提供一种门极换流晶闸管及其制造方法，充分利用硅片衬底的特性，将衬底电阻率设计的较高，且厚度较厚，与相反导电类型的埋层能够形成超宽耗尽层，因此可以承受更高的反向击穿电压，器件两面相同导电类型的埋层注入条件一样，且同时进行了热扩散，因此器件两面相同导电类型的埋层具有一致的结深和浓度分布，因此本发明的门极换流晶闸管在两个方向上拥有极其对称的导通和关断特性。

Description

一种门极换流晶闸管及其制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种门极换流晶闸管及其制造方法。
背景技术
门极换流晶闸管(Gate Commutated Thyristors，GCT)是一种新型的半导体功率器件，它是在门极可关断晶闸管(Gate Turn-off Thyristor，GTO)的结构上演变而来的，GCT通常由五层半导体层组成，五层半导体掺杂类型依次为N+/P/N-/N/P+。GCT典型的工作状态为导通状态、阻断状态以及状态转换的开通过程和关断过程。GCT的电极有门极(Gate)，阳极(Anode)和阴极(Cathode)。
双向门极换流晶闸管，简称双向GCT，有两个主电极和一个控制极，通常把这两个主电极称为T1电极和T2电极，控制极称为G极。双向GCT相当于两个单向GCT反向并联在一起，有一个共同的控制极。双向GCT与单向GCT一样，也具有开通和关断的特性。传统的双向GCT由于器件结构和制造工艺的一些技术限制，其两个方向的阻断电压在600V～1800V，无法实现更高耐压且动态特性较差。
发明内容
本发明提供一种门极换流晶闸管及其制造方法，使得其衬底的电阻率较高，且厚度较厚，衬底与相反导电类型的埋层能够形成超宽耗尽层，使其在两个方向的反向击穿电压更高，且具有非常对称的关断和导通特性。
一方面，本发明提供一种门极换流晶闸管，包括：
第一导电类型的衬底；
第一导电类型的第一埋层，所述第一埋层注入形成于所述衬底上表面；
第一导电类型的第二埋层，所述第二埋层注入形成于所述衬底下表面，所述第一埋层与所述第二埋层在垂直于所述衬底表面方向的投影不重叠；
第二导电类型的第三埋层，所述第三埋层注入形成于所述衬底上表面，所述第三埋层和所述第一埋层连接；
第二导电类型的第四埋层，所述第四埋层注入形成于所述衬底下表面，所述第四埋层和所述第二埋层连接；
场区，所述场区生长于所述衬底下表面，位于所述第二埋层和所述第四埋层的连接处；
第一导电类型的第一高掺杂区，所述第一高掺杂区注入形成于所述第一埋层靠近所述第三埋层的一端；
第一导电类型的第二高掺杂区，所述第二高掺杂区注入形成于所述第三埋层远离所述第一埋层的一端；
第一导电类型的第三高掺杂区，所述第三高掺杂区注入形成于所述第四埋层，所述第三高掺杂区与所述场区连接；
第二导电类型的第四高掺杂区，所述第四高掺杂区注入形成于所述第一埋层，所述第四高掺杂区与所述第一高掺杂区不连接；
第二导电类型的第五高掺杂区，所述第五高掺杂区注入形成于所述第三埋层，所述第五高掺杂区与所述第一高掺杂区连接；
第二导电类型的第六高掺杂区，所述第六高掺杂区注入形成于所述第二埋层，所述第六高掺杂区与所述场区连接；
背面金属，所述背面金属形成于所述衬底下表面；
正面金属，所述正面金属包括第一正面金属和第二正面金属，所述第一正面金属分别与所述第二高掺杂区和所述第四高掺杂区连接，所述第二正面金属与所述第一高掺杂区以及所述第五高掺杂区连接。
另一方面，本发明提供一种门极换流晶闸管的制造方法，包括：
提供第一导电类型的衬底；
在所述衬底的上表面和下表面各生长一层二氧化硅层；
在所述二氧化硅层上各生长形成一层氮化硅层；
去除所述衬底上表面的一部分所述氮化硅层，注入形成第一导电类型的第一埋层；
去除所述衬底下表面的一部分所述氮化硅层，注入形成第一导电类型的第二埋层，所述第一埋层与所述第二埋层在垂直于所述衬底表面方向的投影不重叠；
对所述二氧化硅层进行双面生长，并去除剩余的所述氮化硅层；
在所述衬底上表面注入形成第二导电类型的第三埋层，所述第三埋层和所述第一埋层连接；
在所述衬底下表面注入形成第二导电类型的第四埋层，所述第四埋层和所述第二埋层连接；
在所述衬底下表面生长形成场区，所述场区位于所述第二埋层和所述第四埋层的连接处；
在所述第一埋层、所述第三埋层以及所述第四埋层分别注入形成第一导电类型的第一高掺杂区、第一导电类型的第二高掺杂区以及第一导电类型的第三高掺杂区，所述第一高掺杂区注入形成于所述第一埋层靠近所述第三埋层的一端，所述第二高掺杂区注入形成于所述第三埋层远离所述第一埋层的一端，所述第三高掺杂区与所述场区连接；
在所述第一埋层、所述第三埋层以及所述第二埋层分别注入形成第二导电类型的第四高掺杂区、第二导电类型的第五高掺杂区以及第二导电类型的第六高掺杂区，所述第四高掺杂区与所述第一高掺杂区不连接，所述第五高掺杂区与所述第一高掺杂区连接，所述第六高掺杂区与所述场区连接；
在所述衬底下表面形成背面金属；
在所述衬底上表面形成第一正面金属和第二正面金属，所述第一正面金属分别与所述第二高掺杂区和所述第四高掺杂区连接，所述第二正面金属与所述第一高掺杂区以及所述第五高掺杂区连接。
本发明技术方案充分利用硅片衬底的特性，衬底电阻率较高，且厚度较厚，与相反导电类型的埋层能够形成超宽耗尽层，因此可以承受更高的反向击穿电压，器件两面相同导电类型的埋层注入条件一样，且同时进行了热扩散，因此器件两面相同导电类型的埋层具有一致的结深和浓度分布，因此本发明的门极换流晶闸管在两个方向上拥有极其对称的导通和关断特性。
附图说明
构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明一些实施例所述的门极换流晶闸管的整体结构示意图；
图2为本发明一些实施例所述的门极换流晶闸管的工作电流示意图；
图3为本发明另一些实施例所述的门极换流晶闸管的工作电流示意图；
图4为本发明实施例所述的门极换流晶闸管的制造流程示意图；
图5为在衬底两侧形成二氧化硅层和氮化硅层后的结构示意图；
图6为注入形成第一埋层后的结构示意图；
图7为注入形成第二埋层后的结构示意图；
图8为对二氧化硅层进行双面生长后的结构示意图；
图9为注入形成第三埋层和第四埋层后的结构示意图；
图10为注入形成场区后的结构示意图；
图11为注入形成第一高掺杂区、第二高掺杂区和第三高掺杂区后的结构示意图；
图12为注入形成第四高掺杂区、第五高掺杂区和第六高掺杂区后的结构示意图；
图13为形成背面金属后的结构示意图。
附图标记说明：
1-衬底；2-二氧化硅层；3-氮化硅层；101-第一埋层；102-第二埋层；103-第三埋层；104-第四埋层；105-场区；106-第一高掺杂区；107-第二高掺杂区；108-第三高掺杂区；109-第四高掺杂区；110-第五高掺杂区；111-第六高掺杂区；112-背面金属；113-第一正面金属；114-第二正面金属。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”、“第四”、“第五”、“第六”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”、“第四”、“第五”、“第六”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
本发明技术方案涉及半导体器件的设计和制造，半导体是指一种导电性可受控制，导电范围可从绝缘体至导体之间变化的材料，常见的半导体材料有硅、锗、砷化镓等，而硅是各种半导体材料中最具有影响力、应用最为广泛的一种。半导体分为本征半导体、P型半导体和N型半导体，不含杂质且无晶格缺陷的半导体称为本征半导体，在纯净的硅晶体中掺入三价元素(如硼、铟、镓等)，使之取代晶格中硅原子的位子，就形成P型半导体，在纯净的硅晶体中掺入五价元素(如磷、砷等)，使之取代晶格中硅原子的位置，就形成了N型半导体，P型半导体和N型半导体的导电类型不同，在本发明的实施例中，第一导电类型为N型，第二导电类型为P型，其它依据本发明实施例得来的仅变换导电类型的发明也在本发明的保护范围，在本发明的实施例中，如果没有特别说明，每种导电类型的优选掺杂离子都是可以换为具有相同导电类型的离子，以下就不再赘述。
下面将参考附图并结合实施例来详细说明本发明。
如图1所示为本发明实施例提供的门极换流晶闸管的结构示意图，包括：第一导电类型的衬底1；第一导电类型的第一埋层101，所述第一埋层101注入形成于所述衬底1上表面；第一导电类型的第二埋层102，所述第二埋层102注入形成于所述衬底1下表面，所述第一埋层101与所述第二埋层102在垂直于所述衬底1表面方向的投影不重叠；第二导电类型的第三埋层103，所述第三埋层103注入形成于所述衬底1上表面，所述第三埋层103和所述第一埋层101连接；第二导电类型的第四埋层104，所述第四埋层104注入形成于所述衬底1下表面，所述第四埋层104和所述第二埋层102连接；场区105，所述场区105生长于所述衬底1下表面，位于所述第二埋层102和所述第四埋层104的连接处；第一导电类型的第一高掺杂区106，所述第一高掺杂区106注入形成于所述第一埋层101靠近所述第三埋层103的一端；第一导电类型的第二高掺杂区107，所述第二高掺杂区107注入形成于所述第三埋层103远离所述第一埋层101的一端；第一导电类型的第三高掺杂区108，所述第三高掺杂区108注入形成于所述第四埋层104，所述第三高掺杂区108与所述场区105连接；第二导电类型的第四高掺杂区109，所述第四高掺杂区109注入形成于所述第一埋层101，所述第四高掺杂区109与所述第一高掺杂区106不连接；第二导电类型的第五高掺杂区110，所述第五高掺杂区110注入形成于所述第三埋层103，所述第五高掺杂区110与所述第一高掺杂区106连接；第二导电类型的第六高掺杂区111，所述第六高掺杂区111注入形成于所述第二埋层102，所述第六高掺杂区111与所述场区105连接；背面金属112，所述背面金属112形成于所述衬底1下表面；正面金属，所述正面金属包括第一正面金属113和第二正面金属114，所述第一正面金属113分别与所述第二高掺杂区107和所述第四高掺杂区109连接，所述第二正面金属114与所述第一高掺杂区106以及所述第五高掺杂区110连接。
本发明技术方案充分利用硅片衬底1的特性，第一导电类型衬底1电阻率较高，且厚度较厚，与第二导电类型的第三埋层103和第四埋层104能够形成超宽耗尽层，因此其在两个方向上都可以承受更高的反向击穿电压，器件上表面和下表面的第一埋层101和第二埋层102注入条件一样，第三埋层103和第四埋层104注入条件一样，且同时进行了热扩散，因此器件上表面和下表面相同导电类型的埋层具有一致的结深和浓度分布，因此本发明的门极换流晶闸管在两个方向上拥有极其对称的导通和关断特性。
具体的，如图2所示为当器件阳极电压大于阴极电压时，器件左侧导通时的电流方向，如图3所示为当器件阳极电压小于阴极电压时，器件右侧导通时的电流方向。
具体的，请参见图5，所述衬底1的材质可以为硅衬底1、锗衬底1等，衬底1的作用主要是起到支撑器件的作用，器件各部分制作在衬底1之上，所述衬底1的材质通常优选为硅衬底1，硅为最常见、低廉且性能稳定的半导体材料。本发明实施例为了使器件获得更高的方向击穿电压，因而衬底1电阻率设计的较高，且厚度较厚，与第二导电类型的埋层能够形成超宽耗尽层，因此可以承受更高的反向击穿电压，作为优选，衬底1的电阻率为300～450Ω*cm，厚度为300～400μm，使其具有2000V～3000V的高耐压，远远超过传统的双向GCT600V～1800V的耐压。
具体的，请参见图5，在注入埋层之前先在所述衬底1的上下表面同时各生长一层二氧化硅层2，二氧化硅层2的厚度为生长形成二氧化硅层2之后，在衬底1的上下表面同时再各生长一层氮化硅层3，氮化硅层3的厚度为由于本发明实施例需要在衬底1的上下表面制作，因此生长二氧化硅层2和氮化硅层3的作用主要是为了保护器件。
具体的，请参见图6，第一埋层101注入形成于所述衬底1上表面，作为优选，第一埋层101的注入元素为磷，注入剂量为3.5E12～5.5E12CM-2，注入能量为120KeV。更具体的，首先对硅片上表面通过光刻定义出第一埋层101的窗口，用湿法腐蚀将硅片上面第一埋层101的窗口处的氮化硅层3去除，并进行第一埋层101的注入，然后去除光刻胶。作为优选，使用85℃的热磷酸，腐蚀时间为45～60分钟，以去除硅片上表面第一埋层101窗口处的氮化硅层3。
具体的，请参见图7，在衬底1的下表面注入形成第二埋层102，优选的，第二埋层102的注入条件与第一埋层101保持一致，利于两侧对称性。更具体的，注入第二埋层102前对硅片下表面通过光刻定义出第二埋层102的窗口，用湿法腐蚀将硅片下表面第二埋层102的窗口处的氮化硅层3去除，并进行第二埋层102的注入，然后去除光刻胶。作为优选，腐蚀第二埋层102的窗口处的氮化硅层3的工艺条件需与腐蚀第一埋层101的窗口处的氮化硅层3的条件一致。作为优选，第二埋层102的位置与第一埋层101的位置，需要保证在垂直衬底1表面方向上不能有交叠，即要完全错开。
具体的，请参见图8，注入第一埋层101和第二埋层102后，将硅片放入炉管进行双面二氧化硅层2生长，作为优选，二氧化硅层2生长厚度为0.6～0.85μm，采用湿法方式生长，即在炉管内通入氢气和氧气混合气体，进行较快速的生长，然后去除双面剩余的氮化硅层3，作为优选，在去除双面氮化硅层3前，需先将硅片浸入氢氟酸溶剂进行短时间的清洗，以便将氮化硅层3表面生成的含氧的复合物质去除，然后再将硅片浸入热磷酸将氮化硅层3完全去除。在生长双面二氧化硅层2的过程中，第一埋层101与第二埋层102同时也进行扩散。
具体的，请参见图8-9，在衬底1的上表面和下表面依次注入形成第三埋层103和第四埋层104，然后进行热扩散推结，再将表面的所有二氧化硅层2去除。作为优选，第三埋层103与第四埋层104的注入条件相同，均注入硼元素，注入剂量为2.8E12～5.6E12CM-2，注入能量为120KeV。由于第一埋层101和第二埋层102上均有较厚的二氧化硅层2作为阻挡，故本步骤不需要光刻版定义第三埋层103和第四埋层104的图形，使用了自对准工艺，因此省去了一张光刻版，降低了工艺加工难度，直接将注入离子整面注入硅片上表面和下表面，即可形成第三埋层103和第四埋层104。作为优选，热扩散推结的工艺条件为1200℃，时间为280～320分钟。作为优选，热扩散后用缓冲氧化物刻蚀液将表面所有二氧化硅层2去除，缓冲氧化物刻蚀液由氢氟酸(49％)与水或氟化铵与水混合而成。
本发明器件上表面和下表面的第一埋层101和第二埋层102的注入条件一样，上表面和下表面的第三埋层103和第四埋层104的注入条件也一样，且同时进行了热扩散，因此上表面和下表面的第一埋层101和第二埋层102具有特别一致的结深和浓度分布，上表面和下表面的第三埋层103和第四埋层104也具有特别一致的结深和浓度分布，因此本发明实施例的双向换流晶闸管在两个方向上拥有极其对称的导通和关断特性。
具体的，请参见图10，对硅片下表面进行局部氧化层生长，形成场区105，场区105为二氧化硅，场区105位于第二埋层102与第四埋层104之间，作为优选，场区105的二氧化硅生长厚度为0.6～0.7μm，本发明在硅片的下表面加入了场区105，减小了阴极的表面漏电流，提高了器件长期使用的安全可靠性。
具体的，请参见图11，通过光刻在硅片的上表面和下表面依次进行选择性注入形成第一导电类型的高掺杂区。上表面分别形成第一高掺杂区106和第二高掺杂区107，第一高掺杂区106注入形成于第一埋层101内，第二高掺杂区107注入形成于第三埋层103内，下表面注入形成第三高掺杂区108，第三高掺杂区108注入形成于第四埋层104内。作为优选，两次高掺杂区注入条件一致，注入元素为砷元素，注入剂量为6E15～8E15CM-2，注入能量为80KeV。作为优选，第一高掺杂区106靠近第三埋车灯103，第二高掺杂区107远离第一埋层101，第三高掺杂区108连接场区105。
具体的，请参见图12，通过光刻在硅片的上表面和下表面依次进行选择性注入第二导电类型的高掺杂区，并进行热退火。上表面分别注入形成第四高掺杂区109和第五高掺杂区110，在下表面注入形成第六高掺杂区111，优选的，第四高掺杂区109远离第三埋层103，并不与第一高掺杂区106连接，第五高掺杂区110靠近第一埋层101，与第一高掺杂区106连接，不与第二高掺杂区107连接，第六高掺杂区111与场区105连接。作为优选，两次第二导电类型的高掺杂区注入条件相同，注入元素为二氟化硼，注入剂量为4E15～6E15CM-2，注入能量为60KeV，以保证注入深度较浅，且注入杂质集中分布于硅表面附近。作为优选，退火工艺为在炉管内900～920℃的环境下，进行30分钟的退火，以激活注入离子，修复晶格损伤。
具体的，请参见图13，在硅片下表面生长形成背面金属112，背面金属112作为T2极金属。更具体的，在淀积金属之前，有一个非常关键的步骤，就是清洗硅片。一般用氢氟酸溶液清洗掉硅片表面的自然二氧化硅层，得到新鲜的硅片表面。并且在清洗之后的48小时内要做金属层的淀积，以防止清洗得到的新鲜表面再次生长自然二氧化硅层和受到其他污染。一般采用金属溅射法淀积金属层，相比使用蒸镀法淀积的金属层，溅射法可以得到均匀性更好的质量更高的金属层，当然蒸镀法淀积金属同样受到本发明的保护。本发明实施例采用的金属层材质为掺杂有硅的铝层，金属层铝层具有导电性能好，容易制备，价格便宜等优点，掺杂硅是为了防止期间中的硅和金属层中的铝相互扩散引起的尖端效应，在其他实施例中，采用其他金属淀积金属层同样应受到本发明的保护。作为优选，下表面背面金属112厚度为15～30μm，以保证金属有足够的电流能力。
具体的，请参见图1，对硅片上表面进行金属溅射形成正面金属，并对正面金属进行光刻和金属刻蚀，然后分别形成第一正面金属113和第二正面金属114，第一正面金属113分别与第二高掺杂区107和第四高掺杂区109连接，第一正面金属113作为T1极金属，第二正面金属114与第一高掺杂区106和第五高掺杂区110连接，第二正面金属114作为门极金属，上表面的金属溅射方法与下表面的金属溅射方法相同，此处不再赘述。作为优选，正面金属厚度仍为15～30μm，以保证金属有足够的电流能力。
如图4所示为本发明实施例提供的晶闸管的制造流程示意图，包括：
S101：提供第一导电类型的衬底1。
具体的，请参见图5，所述衬底1的材质可以为硅衬底1、锗衬底1等，衬底1的作用主要是起到支撑器件的作用，器件各部分制作在衬底1之上，所述衬底1的材质通常优选为硅衬底1，硅为最常见、低廉且性能稳定的半导体材料。本发明实施例为了使器件获得更高的方向击穿电压，因而衬底1电阻率设计的较高，且厚度较厚，与第二导电类型的埋层能够形成超宽耗尽层，因此可以承受更高的反向击穿电压，作为优选，衬底1的电阻率为300～450Ω*cm，厚度为300～400μm，使其具有2000V～3000V的高耐压，远远超过传统的双向GCT600V～1800V的耐压。
S103：在所述衬底1的上表面和下表面各生长一层二氧化硅层2。
具体的，请参见图5，在所述衬底1的上下表面同时各生长一层二氧化硅层2，二氧化硅层2的厚度为
S105：在所述二氧化硅层2上各生长形成一层氮化硅层3。
具体的，请参见图5，生长形成二氧化硅层2之后，在衬底1的上下表面同时再各生长一层氮化硅层3，氮化硅层3的厚度为由于本发明实施例需要在衬底1的上下表面制作，因此生长二氧化硅层2和氮化硅层3的作用主要是为了保护器件。
S107：去除所述衬底1上表面的一部分所述氮化硅层3，注入形成第一导电类型的第一埋层101。
具体的，请参见图6，第一埋层101注入形成于所述衬底1上表面，作为优选，第一埋层101的注入元素为磷，注入剂量为3.5E12～5.5E12CM-2，注入能量为120KeV。更具体的，首先对硅片上表面通过光刻定义出第一埋层101的窗口，用湿法腐蚀将硅片上面第一埋层101的窗口处的氮化硅层3去除，并进行第一埋层101的注入，然后去除光刻胶。作为优选，使用85℃的热磷酸，腐蚀时间为45～60分钟，以去除硅片上表面第一埋层101窗口处的氮化硅层3。
S109：去除所述衬底1下表面的一部分所述氮化硅层3，注入形成第一导电类型的第二埋层102，所述第一埋层101与所述第二埋层102在垂直于所述衬底1表面方向的投影不重叠。
具体的，请参见图7，在衬底1的下表面注入形成第二埋层102，优选的，第二埋层102的注入条件与第一埋层101保持一致，利于两侧对称性。更具体的，注入第二埋层102前对硅片下表面通过光刻定义出第二埋层102的窗口，用湿法腐蚀将硅片下表面第二埋层102的窗口处的氮化硅层3去除，并进行第二埋层102的注入，然后去除光刻胶。作为优选，腐蚀第二埋层102的窗口处的氮化硅层3的工艺条件需与腐蚀第一埋层101的窗口处的氮化硅层3的条件一致。作为优选，第二埋层102的位置与第一埋层101的位置，需要保证在垂直衬底1表面方向上不能有交叠，即要完全错开。
S111：对所述二氧化硅2进行双面生长，并去除剩余的所述氮化硅层3。
具体的，请参见图8，注入第一埋层101和第二埋层102后，将硅片放入炉管进行双面二氧化硅层2生长，作为优选，二氧化硅层2生长厚度为0.6～0.85μm，采用湿法方式生长，即在炉管内通入氢气和氧气混合气体，进行较快速的生长，然后去除双面剩余的氮化硅层3，作为优选，在去除双面氮化硅层3前，需先将硅片浸入氢氟酸溶剂进行短时间的清洗，以便将氮化硅层3表面生成的含氧的复合物质去除，然后再将硅片浸入热磷酸将氮化硅层3完全去除。在生长双面二氧化硅层2的过程中，第一埋层101与第二埋层102同时也进行扩散。
S113：在所述衬底1上表面注入形成第二导电类型的第三埋层103，所述第三埋层103和所述第一埋层101连接。
具体的，请参见图8-9，在衬底1的上表面注入形成第三埋层103，第三埋层103与第一埋层101连接。作为优选，第三埋层103的注入条件为注入硼元素，注入剂量为2.8E12～5.6E12CM-2，注入能量为120KeV。
S115：在所述衬底1下表面注入形成第二导电类型的第四埋层104，所述第四埋层104和所述第二埋层102连接。
具体的，请参见图8-9，在衬底1下表面注入形成第四埋层104，第四埋层104和第二埋层102连接，然后进行热扩散推结，再将表面的所有二氧化硅层2去除。作为优选，第三埋层103与第四埋层104的注入条件相同，均注入硼元素，注入剂量为2.8E12～5.6E12CM-2，注入能量为120KeV。由于第一埋层101和第二埋层102上均有较厚的二氧化硅层2作为阻挡，故本步骤不需要光刻版定义第三埋层103和第四埋层104的图形，使用了自对准工艺，因此省去了一张光刻版，降低了工艺加工难度，直接将注入离子整面注入硅片上表面和下表面，即可形成第三埋层103和第四埋层104。作为优选，热扩散推结的工艺条件为1200℃，时间为280～320分钟。作为优选，热扩散后用缓冲氧化物刻蚀液将表面所有二氧化硅层2去除，缓冲氧化物刻蚀液由氢氟酸(49％)与水或氟化铵与水混合而成。
本发明器件上表面和下表面的第一埋层101和第二埋层102的注入条件一样，上表面和下表面的第三埋层103和第四埋层104的注入条件也一样，且同时进行了热扩散，因此上表面和下表面的第一埋层101和第二埋层102具有特别一致的结深和浓度分布，上表面和下表面的第三埋层103和第四埋层104也具有特别一致的结深和浓度分布，因此本发明实施例的双向换流晶闸管在两个方向上拥有极其对称的导通和关断特性。
S117：在所述衬底1下表面生长形成场区105，所述场区105位于所述第二埋层102和所述第四埋层104的连接处。
具体的，请参见图10，对硅片下表面进行局部氧化层生长，形成场区105，场区105为二氧化硅，场区105位于第二埋层102与第四埋层104之间，作为优选，场区105的二氧化硅生长厚度为0.6～0.7μm，本发明在硅片的下表面加入了场区105，减小了阴极的表面漏电流，提高了器件长期使用的安全可靠性。
S119：在所述第一埋101、所述第三埋层103以及所述第四埋层104分别注入形成第一导电类型的第一高掺杂区106、第一导电类型的第二高掺杂区107以及第一导电类型的第三高掺杂区108，所述第一高掺杂区106注入形成于所述第一埋层101靠近所述第三埋层103的一端，所述第二高掺杂区107注入形成于所述第三埋层103远离所述第一埋层101的一端，所述第三高掺杂区108与所述场区105连接。
具体的，请参见图11，通过光刻在硅片的上表面和下表面依次进行选择性注入形成第一导电类型的高掺杂区。上表面分别形成第一高掺杂区106和第二高掺杂区107，第一高掺杂区106注入形成于第一埋层101内，第二高掺杂区107注入形成于第三埋层103内，下表面注入形成第三高掺杂区108，第三高掺杂区108注入形成于第四埋层104内。作为优选，两次高掺杂区注入条件一致，注入元素为砷元素，注入剂量为6E15～8E15CM-2，注入能量为80KeV。作为优选，第一高掺杂区106靠近第三埋层103，第二高掺杂区107远离第一埋层101，第三高掺杂区108连接场区105。
S121：在所述第一埋层101、所述第三埋层103以及所述第二埋层102分别注入形成第二导电类型的第四高掺杂区109、第二导电类型的第五高掺杂区110以及第二导电类型的第六高掺杂区111，所述第四高掺杂区109与所述第一高掺杂区106不连接，所述第五高掺杂区110与所述第一高掺杂区106连接，所述第六高掺杂区111与所述场区105连接。
具体的，请参见图12，通过光刻在硅片的上表面和下表面依次进行选择性注入第二导电类型的高掺杂区，并进行热退火。上表面分别注入形成第四高掺杂区109和第五高掺杂区110，在下表面注入形成第六高掺杂区111，优选的，第四高掺杂区109远离第三埋层103，并不与第一高掺杂区106连接，第五高掺杂区110靠近第一埋层101，与第一高掺杂区106连接，不与第二高掺杂区107连接，第六高掺杂区111与场区105连接。作为优选，两次第二导电类型的高掺杂区注入条件相同，注入元素为二氟化硼，注入剂量为4E15～6E15CM-2，注入能量为60KeV，以保证注入深度较浅，且注入杂质集中分布于硅表面附近。作为优选，退火工艺为在炉管内900～920℃的环境下，进行30分钟的退火，以激活注入离子，修复晶格损伤。
S123：在所述衬底1下表面形成背面金属112。
具体的，请参见图13，在硅片下表面生长形成背面金属112，背面金属112作为T2极金属。更具体的，在淀积金属之前，有一个非常关键的步骤，就是清洗硅片。一般用氢氟酸溶液清洗掉硅片表面的自然二氧化硅层，得到新鲜的硅片表面。并且在清洗之后的48小时内要做金属层的淀积，以防止清洗得到的新鲜表面再次生长自然二氧化硅层和受到其他污染。一般采用金属溅射法淀积金属层，相比使用蒸镀法淀积的金属层，溅射法可以得到均匀性更好的质量更高的金属层，当然蒸镀法淀积金属同样受到本发明的保护。本发明实施例采用的金属层材质为掺杂有硅的铝层，金属层铝层具有导电性能好，容易制备，价格便宜等优点，掺杂硅是为了防止期间中的硅和金属层中的铝相互扩散引起的尖端效应，在其他实施例中，采用其他金属淀积金属层同样应受到本发明的保护。作为优选，下表面背面金属112厚度为15～30μm，以保证金属有足够的电流能力。
S125：在所述衬底1上表面形成第一正面金属113和第二正面金属114，所述第一正面金属113分别与所述第二高掺杂区107和所述第四高掺杂区109连接，所述第二正面金属114与所述第一高掺杂区106以及所述第五高掺杂区110连接。
具体的，请参见图1，对硅片上表面进行金属溅射形成正面金属，并对正面金属进行光刻和金属刻蚀，然后分别形成第一正面金属113和第二正面金属114，第一正面金属113分别与第二高掺杂区107和第四高掺杂区109连接，第一正面金属113作为T1极金属，第二正面金属114与第一高掺杂区106和第五高掺杂区110连接，第二正面金属114作为门极金属，上表面的金属溅射方法与下表面的金属溅射方法相同，此处不再赘述。作为优选，正面金属厚度仍为15～30μm，以保证金属有足够的电流能力。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (10)

1.一种门极换流晶闸管，其特征在于，包括：
第一导电类型的衬底；
第一导电类型的第一埋层，所述第一埋层注入形成于所述衬底上表面；
第一导电类型的第二埋层，所述第二埋层注入形成于所述衬底下表面，所述第一埋层与所述第二埋层在垂直于所述衬底表面方向的投影不重叠；
第二导电类型的第三埋层，所述第三埋层注入形成于所述衬底上表面，所述第三埋层和所述第一埋层连接；
第二导电类型的第四埋层，所述第四埋层注入形成于所述衬底下表面，所述第四埋层和所述第二埋层连接；
场区，所述场区生长于所述衬底下表面，位于所述第二埋层和所述第四埋层的连接处；
第一导电类型的第一高掺杂区，所述第一高掺杂区注入形成于所述第一埋层靠近所述第三埋层的一端；
第一导电类型的第二高掺杂区，所述第二高掺杂区注入形成于所述第三埋层远离所述第一埋层的一端；
第一导电类型的第三高掺杂区，所述第三高掺杂区注入形成于所述第四埋层，所述第三高掺杂区与所述场区连接；
第二导电类型的第四高掺杂区，所述第四高掺杂区注入形成于所述第一埋层，所述第四高掺杂区与所述第一高掺杂区不连接；
第二导电类型的第五高掺杂区，所述第五高掺杂区注入形成于所述第三埋层，所述第五高掺杂区与所述第一高掺杂区连接；
第二导电类型的第六高掺杂区，所述第六高掺杂区注入形成于所述第二埋层，所述第六高掺杂区与所述场区连接；
背面金属，所述背面金属形成于所述衬底下表面；
正面金属，所述正面金属包括第一正面金属和第二正面金属，所述第一正面金属分别与所述第二高掺杂区和所述第四高掺杂区连接，所述第二正面金属与所述第一高掺杂区以及所述第五高掺杂区连接。
2.根据权利要求1所述的一种门极换流晶闸管，其特征在于，所述衬底电阻率为300～450Ω*cm，厚度为300～400μm。
3.根据权利要求1所述的一种门极换流晶闸管，其特征在于，所述第一埋层和所述第二埋层的注入剂量为3.5E12～5.5E12CM-2，注入能量为120KeV。
4.根据权利要求1所述的一种门极换流晶闸管，其特征在于，所述第三埋层和所述第四埋层的注入剂量为2.8E12～5.6E12CM-2，注入能量为120KeV。
5.根据权利要求1所述的一种门极换流晶闸管，其特征在于，所述场区厚度为0.6～0.7μm。
6.一种门极换流晶闸管的制造方法，其特征在于，包括：
提供第一导电类型的衬底；
在所述衬底的上表面和下表面各生长一层二氧化硅层；
在所述二氧化硅层上各生长形成一层氮化硅层；
去除所述衬底上表面的一部分所述氮化硅层，注入形成第一导电类型的第一埋层；
去除所述衬底下表面的一部分所述氮化硅层，注入形成第一导电类型的第二埋层，所述第一埋层与所述第二埋层在垂直于所述衬底表面方向的投影不重叠；
对所述二氧化硅层进行双面生长，并去除剩余的所述氮化硅层；
在所述衬底上表面注入形成第二导电类型的第三埋层，所述第三埋层和所述第一埋层连接；
在所述衬底下表面注入形成第二导电类型的第四埋层，所述第四埋层和所述第二埋层连接；
在所述衬底下表面生长形成场区，所述场区位于所述第二埋层和所述第四埋层的连接处；
在所述第一埋层、所述第三埋层以及所述第四埋层分别注入形成第一导电类型的第一高掺杂区、第一导电类型的第二高掺杂区以及第一导电类型的第三高掺杂区，所述第一高掺杂区注入形成于所述第一埋层靠近所述第三埋层的一端，所述第二高掺杂区注入形成于所述第三埋层远离所述第一埋层的一端，所述第三高掺杂区与所述场区连接；
在所述第一埋层、所述第三埋层以及所述第二埋层分别注入形成第二导电类型的第四高掺杂区、第二导电类型的第五高掺杂区以及第二导电类型的第六高掺杂区，所述第四高掺杂区与所述第一高掺杂区不连接，所述第五高掺杂区与所述第一高掺杂区连接，所述第六高掺杂区与所述场区连接；
在所述衬底下表面形成背面金属；
在所述衬底上表面形成第一正面金属和第二正面金属，所述第一正面金属分别与所述第二高掺杂区和所述第四高掺杂区连接，所述第二正面金属与所述第一高掺杂区以及所述第五高掺杂区连接。
7.根据权利要求6所述的一种门极换流晶闸管的制造方法，其特征在于，去除氮化硅层采用85℃的热磷酸腐蚀，腐蚀时间为45～60分钟。
8.根据权利要求6所述的一种门极换流晶闸管的制造方法，其特征在于，所述二氧化硅层的生长厚度为0.6～0.85μm。
9.根据权利要求6所述的一种门极换流晶闸管的制造方法，其特征在于，所述背面金属厚度为15～30μm。
10.根据权利要求6所述的一种门极换流晶闸管的制造方法，其特征在于，所述第三埋层和所述第四埋层的注入剂量为2.8E12～5.6E12CM-2，注入能量为120KeV。
CN201811249973.3A 2018-10-25 2018-10-25 一种门极换流晶闸管及其制造方法 Withdrawn CN109326640A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811249973.3A CN109326640A (zh) 2018-10-25 2018-10-25 一种门极换流晶闸管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811249973.3A CN109326640A (zh) 2018-10-25 2018-10-25 一种门极换流晶闸管及其制造方法

Publications (1)

Publication Number Publication Date
CN109326640A true CN109326640A (zh) 2019-02-12

Family

ID=65261619

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811249973.3A Withdrawn CN109326640A (zh) 2018-10-25 2018-10-25 一种门极换流晶闸管及其制造方法

Country Status (1)

Country Link
CN (1) CN109326640A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5133986A (ja) * 1974-07-15 1976-03-23 Rerudon Hatosun Jiirudo Handotaisuitsuchioyobi handotaisuitsuchisoshi
US3972014A (en) * 1974-11-11 1976-07-27 Hutson Jearld L Four quadrant symmetrical semiconductor switch
US3988772A (en) * 1974-05-28 1976-10-26 General Electric Company Current isolation means for integrated power devices
US4190853A (en) * 1974-07-15 1980-02-26 Hutson Jearld L Multilayer semiconductor switching devices
CN201562681U (zh) * 2009-11-27 2010-08-25 西安电力电子技术研究所 正反向对称类台面负角造型晶闸管结终端
CN106229349A (zh) * 2016-09-30 2016-12-14 安徽富芯微电子有限公司 一种超低电容低压半导体放电管芯片及其制造方法
CN108242465A (zh) * 2016-12-23 2018-07-03 株洲中车时代电气股份有限公司 一种门极换流晶闸管及其制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3988772A (en) * 1974-05-28 1976-10-26 General Electric Company Current isolation means for integrated power devices
JPS5133986A (ja) * 1974-07-15 1976-03-23 Rerudon Hatosun Jiirudo Handotaisuitsuchioyobi handotaisuitsuchisoshi
US4190853A (en) * 1974-07-15 1980-02-26 Hutson Jearld L Multilayer semiconductor switching devices
US3972014A (en) * 1974-11-11 1976-07-27 Hutson Jearld L Four quadrant symmetrical semiconductor switch
CN201562681U (zh) * 2009-11-27 2010-08-25 西安电力电子技术研究所 正反向对称类台面负角造型晶闸管结终端
CN106229349A (zh) * 2016-09-30 2016-12-14 安徽富芯微电子有限公司 一种超低电容低压半导体放电管芯片及其制造方法
CN108242465A (zh) * 2016-12-23 2018-07-03 株洲中车时代电气股份有限公司 一种门极换流晶闸管及其制备方法

Similar Documents

Publication Publication Date Title
CN106252396A (zh) 半导体器件及其制造方法
CN104051540B (zh) 超级结器件及其制造方法
CN105810722B (zh) 一种碳化硅mosfet器件及其制备方法
CN106711207B (zh) 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法
CN109216276B (zh) 一种mos管及其制造方法
CN106876256B (zh) SiC双槽UMOSFET器件及其制备方法
CN108122971A (zh) 一种rc-igbt器件及其制备方法
CN110896098B (zh) 一种基于碳化硅基的反向开关晶体管及其制备方法
CN110190129A (zh) 一种场效应管及其制备方法
CN109300988A (zh) 一种ldmos及其制造方法
EP2897159B1 (en) High-voltage super-junction igbt manufacturing method
CN109119342A (zh) 一种功率器件及其制备方法
CN103928309B (zh) N沟道碳化硅绝缘栅双极型晶体管的制备方法
CN104517837B (zh) 一种绝缘栅双极型晶体管的制造方法
US20130026536A1 (en) Insulated gate semiconductor device with optimized breakdown voltage, and manufacturing method thereof
CN206574721U (zh) 一种集成肖特基二极管的SiC双沟槽型MOSFET器件
CN105826195B (zh) 一种超结功率器件及其制作方法
CN106098561A (zh) 一种mosfet器件的制造方法及其器件
CN109326640A (zh) 一种门极换流晶闸管及其制造方法
CN103178103A (zh) 半导体器件及其制造方法
CN102931081B (zh) 带场阻挡层的半导体器件的制造方法
CN109449205A (zh) 一种静电感应晶闸管及其制造方法
CN109119341A (zh) 一种vdmos器件终端结构及其制作方法
CN209016063U (zh) Igbt器件
CN104347403A (zh) 一种绝缘栅双极性晶体管的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20190212