CN109324277B - 集成电路中栅极氧化层的tddb测试装置 - Google Patents

集成电路中栅极氧化层的tddb测试装置 Download PDF

Info

Publication number
CN109324277B
CN109324277B CN201811115214.8A CN201811115214A CN109324277B CN 109324277 B CN109324277 B CN 109324277B CN 201811115214 A CN201811115214 A CN 201811115214A CN 109324277 B CN109324277 B CN 109324277B
Authority
CN
China
Prior art keywords
test
electric field
breakdown
oxide layer
field strength
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811115214.8A
Other languages
English (en)
Other versions
CN109324277A (zh
Inventor
杨盛玮
韩坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201811115214.8A priority Critical patent/CN109324277B/zh
Publication of CN109324277A publication Critical patent/CN109324277A/zh
Application granted granted Critical
Publication of CN109324277B publication Critical patent/CN109324277B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G01R31/2603—Apparatus or methods therefor for curve tracing of semiconductor characteristics, e.g. on oscilloscope

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明涉及一种集成电路中栅极氧化层的TDDB测试装置，包括电源、连接端子和控制设备。所述电源用于施加测试电场。所述连接端子用于连接所述电源和栅极氧化层。所述控制设备连接所述电源，所述控制设备被配置为：获得对所述栅极氧化层进行斜坡电压测试所确定的击穿场强；在所述测试电场下对所述栅极氧化层进行TDDB测试，获得击穿时间；根据所述斜坡电压测试的斜坡率、所述击穿场强、所述击穿时间以及所述测试电场场强确定电场加速因子；以及使用所述电场加速因子计算所述栅极氧化层的寿命。

Description

集成电路中栅极氧化层的TDDB测试装置
技术领域
本发明涉及一种半导体器件的可靠性测试，尤其涉及集成电路中栅极氧化层的TDDB(Time-Dependent Dielectric Breakdown，时间相关电介质击穿)测试装置。
背景技术
集成电路制造中，栅极氧化层(Gate Oxide)是基本单元器件中最重要的部分，其质量的优劣决定了器件的性能。
关于栅极氧化层的可靠性估计的方法包括斜坡电压(Voltage ramp)测试和时间相关介质击穿(TDDB)测试，以下简称为Vramp测试和TDDB测试。可以通过Vramp测试和TDDB测试对栅极氧化层的可靠性做出评估。然而一些方法要得到集成电路中栅极氧化层的寿命，需要使用3种不同的电场强度进行3组TDDB测试(3E)，这需要大量的时间。
发明内容
本发明所要解决的技术问题是提供一种集成电路中栅极氧化层的TDDB测试装置，可以显著缩短测试时间。
本发明为解决上述技术问题而采用的技术方案是提出一种集成电路中栅极氧化层的TDDB测试装置，包括电源、连接端子和控制设备。所述电源用于施加测试电场。所述连接端子用于连接所述电源和栅极氧化层。所述控制设备连接所述电源，所述控制设备被配置为：获得对所述栅极氧化层进行斜坡电压测试所确定的击穿场强；在所述测试电场下对所述栅极氧化层进行TDDB测试，获得击穿时间；根据所述斜坡电压测试的斜坡率、所述击穿场强、所述击穿时间以及所述测试电场场强确定电场加速因子；以及使用所述电场加速因子计算所述栅极氧化层的寿命。
在本发明的一实施例中，所述击穿场强为根据击穿场强分布确定的平均击穿场强。
在本发明的一实施例中，所述控制设备配置为获得在所述测试电场下的击穿时间分布，且根据所述击穿时间分布确定所述击穿时间。
在本发明的一实施例中，所述控制设备配置为在单个测试电场下进行所述TDDB测试，获得单个测试电场场强下的击穿时间分布。
在本发明的一实施例中，所述控制设备根据所述斜坡电压测试的斜坡率、所述击穿场强、所述击穿时间以及所述测试电场场强确定电场加速因子的公式为：TF＝γ·R·exp[γ(Ebd-E)]，其中TF为所述击穿时间，γ为所述电场加速因子，R为所述斜坡率，Ebd为所述击穿场强，E为所述测试电场场强。
本发明由于采用以上技术方案，只需通过1组TDDB测试即可确定电场加速因子γ，大大缩短了测试时间。相比之下，一些参考的方法需要通过3种不同的电场强度进行3组TDDB测试(3E)才能确定电场加速因子γ。尤其是，本发明可以挑选一个时间测试较短的电场强度来进行测试，从而可以更显著地缩短测试时间。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1是本发明一实施例的集成电路中栅极氧化层的TDDB测试装置示意图。
图2是本发明一实施例的集成电路中栅极氧化层的TDDB测试方法流程图。
图3是根据本发明一实施例的Vramp测试所获得的击穿电压分布图。
图4是根据本发明一实施例的TDDB测试所获得的击穿时间分布图。
具体实施方式
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。
应当理解的是，当单元或模块被描述为“连接”其它单元、模块或块时，其可以指直接连接，或者与其它单元、模块或块通信，或者可以存在中间的单元、模块或块，除非上下文明确指明其它方式。本文所使用的术语“和/或”可包括一个或多个相关列出项目的任意与所有组合。
本发明的实施例描述半导体器件，例如栅极氧化层的可靠性测试方法，尤其是栅极氧化层的TDDB测试方法。可靠性测试通常包括Vramp测试和TDDB测试。Vramp测试方法为：选择一组样品，在栅极氧化层上施加斜坡电压，直至该栅极氧化击穿，此时在该栅极氧化层上施加的电压即为该栅极氧化层的击穿电压；将这样一组击穿电压与工业标准(常用的工业标准是2.3倍的工作电压)相比，确定所测的栅极氧化层是否受到非本征因素的影响(例如颗粒污染等)；如果击穿电压大于工业标准，说明所测的栅极氧化层符合斜坡电压测试的可靠性要求，此时可以利用TDDB测试，确定所测的栅极氧化层的寿命特性。
TDDB测试方法为：在半导体器件测试结构的需要测试的栅极氧化层上施加TDDB测试电压，经过时间t后该栅极氧化层击穿，利用相应的寿命模型以及面积相关寿命缩放公式，计算出该栅极氧化层的时间相关介质击穿时间。
图1是本发明一实施例的集成电路中栅极氧化层的TDDB测试装置示意图。参考图1所示，本实施例的测试装置100可包括电源110、多个连接端子120、控制设备130。电源110可用于施加测试电压。连接端子120连接电源110和被测试的半导体器件10的栅极氧化层11，用于将电压施加到栅极氧化层11上，构成测试电场。尽管图中仅示出2个连接端子，但可以理解，连接端子120的数量可根据需要同时测试的半导体器件10的数量而定。在本发明的实施例中，半导体器件10可以是存储器、处理器、混合器件或者其它器件。
控制设备130连接电源，用于控制测试过程的进行。举例来说，电源110输出的测试电压是可变，由控制设备130控制。控制设备130可具有微处理器(MPU)131和存储器132。MPU131可执行一系列计算机指令以实施控制过程。存储器132可连接到MPU 131，用于储存前述的计算机指令，以及测试过程中的中间数据和/或结果数据。在一个实例中，控制设备130可以是计算机，例如个人计算机、工作站或者服务器等。
在本发明的实施例中，根据对控制设备130的配置，测试装置100可用于进行半导体器件的可靠性测试，例如Vramp测试和/或TDDB测试。
在Vramp测试中，可在栅极氧化层11上施加一定斜坡率(Ramp Rate)R的斜坡电压，直至栅极氧化层11被击穿，此时在栅极氧化层11上施加的电压即为栅极氧化层的击穿电压。图3是根据本发明一实施例的Vramp测试所获得的击穿电压分布图。为方便后续计算，可将击穿电压转换为一系列击穿场强Ebd，这些击穿场强的分布典型地符合韦伯分布(Weibulldistribution)。可以根据击穿场强分布确定平均击穿场强(Ebd63)。
在Vramp测试中获得的平均击穿场强将被用于TDDB测试中的寿命计算。
图2是本发明一实施例的集成电路中栅极氧化层的TDDB测试方法流程图。图2所示的方法例如可以在图1所示的测试装置100中进行，但不以此为限。图2所示的方法也可以在其他测试装置中进行。在一些实施例中，图2所示的方法中的一部分步骤可由人工执行。下面参考图2所示描述本实施例的TDDB测试方法。
在步骤202，获得对栅极氧化层进行Vramp测试所确定的击穿场强。
在此步骤中，可获得经过Vramp测试后确定的栅极氧化层的击穿场强。击穿场强例如为根据击穿场强分布确定的平均击穿场强Ebd63。
以图1的测试装置100为例，控制设备130可事先进行Vramp测试，确定平均击穿场强Ebd63后保存在存储器132中。在此步骤中，可从存储器132获得平均击穿场强Ebd63。
在步骤204，在测试电场下对栅极氧化层进行TDDB测试，获得击穿时间。
在此步骤中，可以对栅极氧化层施加测试电压，形成测试电场，经过时间t后该栅极氧化层击穿。经过测试可以得到由一系列击穿时间Tbd构成的击穿时间分布。图4是根据本发明一实施例的TDDB测试所获得的击穿时间分布图。这些击穿时间的分布典型地符合韦伯分布(Weibull distribution)。可以根据击穿时间分布确定平均击穿时间(Tbd63)。另外，还可以确定其他一些和寿命计算有关的参数，例如韦伯分布概率0.1％处对应的Tbd的值Tbd0.1、韦伯离散程度(Weibull Slope)β。
以图1的测试装置100为例，控制设备130可控制电源110进行TDDB测试，确定击穿时间分布。控制设备130中的微处理器131可经过运算获得平均击穿时间Tbd63后保存在存储器132中。微处理器131还可获得Tbd0.1和β，并保存在存储器132中。
在步骤206，根据斜坡电压测试的斜坡率、击穿场强、击穿时间以及测试电场场强确定电场加速因子。
在此步骤中，可以根据前面获得各种参数，如斜坡电压测试的斜坡率R、击穿场强(以平均击穿场强Ebd63代表)、击穿时间(以平均击穿时间Tbd63代表)以及测试电场场强E，来确定电场加速因子γ。
以图1的测试装置100为例，控制设备130中的微处理器131可根据已经获得的各种参数来计算电场加速因子γ，并可保存在存储器132中。
在步骤208，使用电场加速因子计算栅极氧化层的寿命。
在此步骤中，可以使用电场加速因子γ计算栅极氧化层的寿命。
以图1的测试装置100为例，控制设备130中的微处理器131可根据已经获得的各种参数来计算栅极氧化层的寿命，其中包括电场加速因子γ，并可将计算结果保存在存储器132中。示例性的计算公式为：
Figure BDA0001810369930000051
其中Tbd0.1为韦伯分布概率0.1％处对应的Tbd的值，β韦伯离散程度(WeibullSlope)，Estr为测试电场场强，Eop为工作电场场强，Ratioarea为芯片和测试结构的面积比。
本申请中使用了流程图用来说明根据本申请的实施例的方法所执行的操作。应当理解的是，前面或下面操作不一定按照顺序来精确地执行。相反，可以按照倒序或同时处理各种步骤。例如上述的步骤202可以在步骤204之后进行。同时，或将其他操作添加到这些过程中，或从这些过程移除某一步或数步操作。
在此实施例中，在步骤204只需对栅极氧化层施加单个测试电压，形成单个测试电场场强，然后检测单个测试电场场强下的击穿时间分布。在步骤206，可以根据斜坡电压测试的斜坡率、击穿场强、击穿时间以及测试电场场强来计算电场加速因子γ。示例性的计算公式为：
TF＝γ·R·exp[γ(Ebd-E)] (2)
其中TF为击穿时间，γ为电场加速因子，R为斜坡率，Ebd为击穿场强，E为测试电场场强。
使用公式(2)的原理在于，厚度(Tox)>4nm的栅极氧化层的TDDB都满足下述E模型：
TF＝A0·exp(-γE0x) (3)
TF代表击穿时间，A0为系数，γ代表电场加速因子，时间的自然对数与电场呈线性关系，其斜率即是电场加速因子γ，Eox为栅极氧化层的电场强度。
如果将Vramp测试过程看做多个外加电场逐渐增大的短时间TDDB stress，可以将Vramp测试与TDDB测试联系起来，得到上述公式(2)。
电场加速因子γ是TDDB测试中获得的关键参数。一些参考的方法需要通过3种不同的电场强度进行3组TDDB测试(3E)才能确定电场加速因子γ。相比之下，本实施例只需通过1组TDDB测试(1E)即可确定电场加速因子γ，大大缩短了测试时间。尤其是，本实施例可以挑选一个时间测试较短的电场强度来进行测试，从而可以更显著地缩短测试时间。例如本实施例可以将测试时间由38小时降低到4小时，约为原来的10％。
在本发明的实施例中，控制设备130被配置为实现步骤202-208。举例来说，微处理器131可执行一系列计算机指令以实现步骤202-208。这些计算机指令可存储在存储器132中，并在需要时载入到微处理器131。
一些实施例中使用了描述成分、属性数量的数字，应当理解的是，此类用于实施例描述的数字，在一些示例中使用了修饰词“大约”、“近似”或“大体上”来修饰。除非另外说明，“大约”、“近似”或“大体上”表明所述数字允许有±20％的变化。相应地，在一些实施例中，说明书和权利要求中使用的数值参数均为近似值，该近似值根据个别实施例所需特点可以发生改变。在一些实施例中，数值参数应考虑规定的有效数位并采用一般位数保留的方法。尽管本申请一些实施例中用于确认其范围广度的数值域和参数为近似值，在具体实施例中，此类数值的设定在可行范围内尽可能精确。
同时，本申请使用了特定词语来描述本申请的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、结构或特点。因此，应强调并注意的是，本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一替代性实施例”并不一定是指同一实施例。此外，本申请的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。
本申请使用了特定词语来描述本申请的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、结构或特点。因此，应强调并注意的是，本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一替代性实施例”并不一定是指同一实施例。此外，本申请的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。
虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，在没有脱离本发明精神的情况下还可作出各种等效的变化或替换，因此，只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。

Claims (5)

1.一种集成电路中栅极氧化层的TDDB测试装置，包括：
电源，用于施加测试电场；
连接端子，用于连接所述电源和所述栅极氧化层；
控制设备，连接所述电源，所述控制设备被配置为：
获得对所述栅极氧化层进行斜坡电压测试所确定的击穿场强；
在所述测试电场下对所述栅极氧化层进行TDDB测试，获得击穿时间；
根据所述斜坡电压测试的斜坡率、所述击穿场强、所述击穿时间以及所述测试电场场强确定电场加速因子；以及
使用所述电场加速因子计算所述栅极氧化层的寿命；
其中，所述控制设备根据所述斜坡电压测试的斜坡率、所述击穿场强、所述击穿时间以及所述测试电场场强确定电场加速因子的公式为：
TF＝γ·R·exp[γ(Ebd-E)]，
其中TF为所述击穿时间，γ为所述电场加速因子，R为所述斜坡率，Ebd为所述击穿场强，E为所述测试电场场强。
2.如权利要求1所述的TDDB测试装置，其特征在于，所述击穿场强为根据击穿场强分布确定的平均击穿场强。
3.如权利要求1所述的TDDB测试装置，其特征在于，所述控制设备配置为获得在所述测试电场下的击穿时间分布，且根据所述击穿时间分布确定所述击穿时间。
4.如权利要求3所述的TDDB测试装置，其特征在于，所述控制设备配置为在单个测试电场下进行所述TDDB测试，获得单个测试电场场强下的击穿时间分布。
5.如权利要求3所述的TDDB测试装置，其特征在于，所述击穿时间分布为韦伯分布。
CN201811115214.8A 2018-09-25 2018-09-25 集成电路中栅极氧化层的tddb测试装置 Active CN109324277B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811115214.8A CN109324277B (zh) 2018-09-25 2018-09-25 集成电路中栅极氧化层的tddb测试装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811115214.8A CN109324277B (zh) 2018-09-25 2018-09-25 集成电路中栅极氧化层的tddb测试装置

Publications (2)

Publication Number Publication Date
CN109324277A CN109324277A (zh) 2019-02-12
CN109324277B true CN109324277B (zh) 2020-04-14

Family

ID=65265901

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811115214.8A Active CN109324277B (zh) 2018-09-25 2018-09-25 集成电路中栅极氧化层的tddb测试装置

Country Status (1)

Country Link
CN (1) CN109324277B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109307831B (zh) * 2018-09-25 2020-03-31 长江存储科技有限责任公司 集成电路中栅极氧化层的tddb测试方法
CN113495203B (zh) * 2020-04-03 2022-05-03 长鑫存储技术有限公司 测试电路及半导体测试方法
CN116754919B (zh) * 2023-08-18 2023-12-01 河北博威集成电路有限公司 外场寿命评估方法、装置、电子设备及存储介质

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2921270B2 (ja) * 1992-07-16 1999-07-19 三菱電機株式会社 経時絶縁膜破壊評価方法および経時絶縁膜破壊評価装置
JPH10214966A (ja) * 1997-01-28 1998-08-11 Matsushita Electric Ind Co Ltd プロセス管理方法
JP2006258686A (ja) * 2005-03-18 2006-09-28 Agilent Technol Inc 信頼性測定装置および測定方法
CN102221668B (zh) * 2010-04-14 2013-05-29 中芯国际集成电路制造(上海)有限公司 检测半导体器件介质层可靠性的方法和装置
CN104182582A (zh) * 2014-08-22 2014-12-03 中国航空综合技术研究所 一种基于仿真技术的半导体器件tddb失效测试方法

Also Published As

Publication number Publication date
CN109324277A (zh) 2019-02-12

Similar Documents

Publication Publication Date Title
CN109324277B (zh) 集成电路中栅极氧化层的tddb测试装置
Moazzami et al. Projecting gate oxide reliability and optimizing reliability screens
JP2006258686A (ja) 信頼性測定装置および測定方法
CN113901675B (zh) 电子元器件寿命预测方法、装置、计算机设备和存储介质
CN116087767A (zh) 发电机可靠性试验和寿命预测方法、装置、设备及介质
CN109307831B (zh) 集成电路中栅极氧化层的tddb测试方法
CN108051722A (zh) 热载流子注入效应的寿命评估方法和系统
Liu Highly accelerated life stress testing (HALST) of base-metal electrode multilayer ceramic capacitors
US6469516B2 (en) Method for inspecting capacitors
Khowja et al. Lifetime estimation of enameled wires under accelerated thermal aging using curve fitting methods
Ogden et al. Charge transport model to predict dielectric breakdown as a function of voltage, temperature, and thickness
CN114152823A (zh) 一种高可靠长寿命液晶显示器件快速可靠性评价方法
CN111812445B (zh) 智能电容器误差校正方法、装置、计算机设备和存储介质
CN112485626B (zh) 一种功率器件质量等级分类方法
JP6986910B2 (ja) 電圧印加装置および出力電圧波形の形成方法
KR102164784B1 (ko) 열전냉각소자의 수명시험 방법
JPH06201761A (ja) 絶縁膜の経時絶縁破壊特性測定方法
JP3644284B2 (ja) 経時絶縁破壊特性の予測方法及び予測装置
Hirler et al. Alternating Temperature Stress and Deduction of Effective Stress Levels from Mission Profiles for Semiconductor Reliability
CN114442593B (zh) 一种电控系统高温应力可靠性强化试验方法
Srivastava et al. Optimal design of accelerated degradation test plan under modified ramp-stress loading
RU2664759C1 (ru) Способ повышения надежности гибридных и монолитных интегральных схем
CN115712047A (zh) 一种功率器件栅氧化层寿命评估方法
JP2017059564A (ja) 半導体ウエハーの検査方法及び半導体装置の製造方法
CN114487727A (zh) 变频电机使用温度测量方法、装置、计算机和存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant