CN109314175B - Cmos控制元件的二维阵列 - Google Patents

Cmos控制元件的二维阵列 Download PDF

Info

Publication number
CN109314175B
CN109314175B CN201780027434.2A CN201780027434A CN109314175B CN 109314175 B CN109314175 B CN 109314175B CN 201780027434 A CN201780027434 A CN 201780027434A CN 109314175 B CN109314175 B CN 109314175B
Authority
CN
China
Prior art keywords
cmos control
control elements
row
cmos
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780027434.2A
Other languages
English (en)
Other versions
CN109314175A (zh
Inventor
詹姆斯·克里斯蒂安·萨尔维亚
迈克尔·H·佩罗特
玛丽安·弗罗斯
埃尔德温·Ng
朱丽叶斯·明林·蔡
尼克尔·艾佩特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
InvenSense Inc
Original Assignee
InvenSense Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/205,743 external-priority patent/US10656255B2/en
Priority claimed from US15/294,186 external-priority patent/US10325915B2/en
Priority claimed from US15/294,130 external-priority patent/US10315222B2/en
Application filed by InvenSense Inc filed Critical InvenSense Inc
Publication of CN109314175A publication Critical patent/CN109314175A/zh
Application granted granted Critical
Publication of CN109314175B publication Critical patent/CN109314175B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/06—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction
    • B06B1/0607—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements
    • B06B1/0622—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements on one surface
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/0072—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks of microelectro-mechanical resonators or networks
    • H03H3/0073—Integration with other electronic structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Transducers For Ultrasonic Waves (AREA)
  • Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)

Abstract

本发明涉及一种电子设备，其包括被布置成二维阵列的多个CMOS控制元件，其中，所述多个CMOS控制元件中的每个CMOS控制元件都包括两个半导体器件。所述多个CMOS控制元件包括第一CMOS控制元件子集和第二CMOS控制元件子集，第一CMOS控制元件子集中的每个CMOS控制元件包括第一类半导体器件和第二类半导体器件，第二CMOS控制元件子集中的每个CMOS控制元件包括第一类半导体器件和第三类半导体器件。所述多个CMOS控制元件被布置成二维阵列，使得：一类CMOS半导体器件仅与其他的同类CMOS半导体器件相邻。

Description

CMOS控制元件的二维阵列
相关申请的交叉引用
本申请要求共同未决的美国非临时专利申请No.15/205,743的优先权，并且是该申请的部分继续申请，并且要求共同未决的美国非临时专利申请No.15/205,743的权益，所述共同未决的美国非临时专利申请No.15/205,743由Ng等人于2016年7月8日提交、题为“APIEZOELECTRIC MICROMACHINED ULTRASONIC TRANSDUCER(PMUT)(一种压电微机械超声波换能器(PMUT))”并且代理人案号为IVS-681，并且被转让给本申请的受让人，其全部内容通过引用并入本文。
美国非临时专利申请No.15 205,743要求Ng等人于2016年5月4日提交的题为“PINNED ULTRASONIC TRANSDUCERS(销固定的超声波换能器)”、代理人档号为IVS-681.PR的共同未决的美国临时专利申请62/331,919的优先权，该共同未决的美国临时专利申请62/331,919被转让给本申请的受让人，并通过引用将美国临时专利申请62/331,919整体并入。
本申请还要求Ng等人于2016年5月4日提交的题为“PINNED ULTRASON ICTRANSDUCERS(销固定的超声波换能器)”、代理人案号为IVS-681.PR的共同未决的美国临时专利申请62/331,919的优先权，该共同未决的美国临时专利申请62/331,919被转让给本申请的受让人，其全部内容通过引用并入本文。
本申请还要求于由Salvia于2016年5月10日提交的题为“LAYOUT OF MIXEDSIGNAL CMOS FOR MEMS ARRAY(MEMS阵列的混合信号CMOS的布局)”、代理人案号为IVS-685.PR的共同未决的美国临时专利申请62/334,394的优先权和权益，其被转让给本申请的受让人并且其全部内容通过引用并入本文。
本申请还是共同未决的美国专利申请No.15/294,130的继续申请，并且要求该共同未决的美国专利申请No.15/294,130的优先权，该共同未决的美国专利申请No.15/294,130由Salvia等人于2016年10月14日、题为“TWO-DIMENSIONAL ARRAY OF CMOS CONTROLELEMENTS(CMOS控制元件的二维阵列)”并且代理人案号为IVS-685，并且其被转让给本申请的受让人并且通过引用整体并入本文。
本申请还是共同未决的美国专利申请No.15/294,186的继续申请，并且要求该共同未决的美国专利申请No.15/294,186的优先权，该共同未决的美国专利申请No.15/294,186由Salvia等人于2016年10月14日、题为“TWO-DIMENSIONAL ARRAY OF CMOS CONTROLELEMENTS(CMOS控制元件的二维阵列)”并且代理人案号为IVS-719，并且其被转让给本申请的受让人并且通过引用整体并入本文。
背景技术
微机电系统(MEMS)器件可以与互补金属氧化物半导体(CMOS)电子器件集成以用于进行控制。例如，MEMS装置阵列可以覆盖相应的CMOS控制元件阵列。
附图说明
结合在具体实施方式中并且形成具体实施方式的一部分的附图示出了主题的各种实施例，并且与具体实施方式一起用于说明下面所讨论的主题的原理。除非明确指出，否则该附图说明中所涉及的附图应当理解为并非按比例绘制的。在本文中，相同的部件用相同的附图标记标注。
图1是示出了根据一些实施例的具有中心用销固定的膜的PMUT装置的图。
图2是示出了根据一些实施例的在PMUT装置的启动期间膜移动的示例的图示。
图3是根据一些实施例的图1的PMUT装置的俯视图。
图4是示出了根据一些实施例的图1至图3中所示出的PMUT装置的膜的最大竖向移位的模拟图。
图5是根据一些实施例的呈圆形形状的示例性PMUT装置的俯视图。
图6是根据一些实施例的呈六边形形状的示例性PMUT装置的俯视图。
图7示出了根据一些实施例的圆形PMUT装置的示例性阵列。
图8示出了根据一些实施例的方形PMUT装置的示例性阵列。
图9示出了根据一些实施例的六边形PMUT装置的示例性阵列。
图10示出了根据一些实施例的PMUT阵列中的一对示例性PMUT装置，其中，每个PMUT均具有不同的电极图案。
图11A、图11B、图11C以及图11D示出了根据各种实施例的内部支承结构的替代性示例。
图12示出了根据一些实施例的用于超声指纹感测系统的PMUT阵列。
图13示出了根据一些实施例的通过将用于限定PMUT装置的CMOS逻辑晶片与微机电(MEMS)晶片进行晶片键合而形成的示例性集成指纹传感器。
图14示出了根据实施例的示例性感测系统。
图15示出了根据实施例的示例性CMOS控制元件，其包括第一类半导体器件、包括第二类半导体器件并且包括第三类半导体器件。
图16示出了根据实施例的具有第一布置的、图15的CMOS控制元件的示例性二维阵列。
图17示出了根据实施例的具有第二布置的、图15的CMOS控制元件的示例性二维阵列。
图18示出了根据实施例的包括两个CMOS控制元件的示例性CMOS控制块，其中，一个CMOS控制元件包括第一类半导体器件和第二类半导体器件，并且其中，另一CMOS控制元件包括第一类半导体器件和第三类半导体器件。
图19示出了根据实施例的图18的CMOS控制元件的示例性二维阵列。
图20示出了根据实施例的图18的CMOS控制元件的示例性二维阵列。
图21示出了根据实施例的包括三个CMOS控制元件的示例性CMOS控制块，其中，第一CMOS控制元件包括第一类半导体器件，第二CMOS控制元件包括第二类半导体器件，以及第三CMOS控制元件包括第三类半导体器件。
图22示出了根据实施例的具有第一布置的图21的CMOS控制元件的示例性二维阵列。
图23示出了根据实施例的具有第二布置的图21的CMOS控制元件的示例性二维阵列。
图24示出了根据实施例的CMOS控制元件的示例性二维阵列。
图25示出了根据实施例的包括PMOS半导体器件部分和NMOS半导体器件部分的示例性CMOS控制元件。
图26示出了根据实施例的图25的CMOS控制元件的示例性二维阵列。
图27示出了根据实施例的包括两个CMOS控制元件的示例CMOS控制块，其中，一个CMOS控制元件包括PMOS半导体器件部分，并且其中，另一CMOS控制元件包括NMOS半导体器件部分。
图28示出了根据实施例的图27的CMOS控制元件的示例性二维阵列。
具体实施方式
以下具体实施方式仅仅是示例，而并不限制本发明。此外，在前面的背景技术中或以下的具体实施方式中提出的任何明确的或暗指的理论也不会限制本发明。
现在将详细参照本主题的各种实施例，这些实施例的示例被示出在附图中。尽管本文论述了各种实施例，但是应当理解的是，这并非旨在限于这些实施例。相反，所呈现的实施例旨在覆盖替代方案、改型和等同方案，这些替代方案、改型和等同方案可以包括在如由所附权利要求限定的各种实施例的精神和范围内。此外，在该具体实施方式中，阐述了许多具体细节以提供对本主题的各实施例的透彻理解。然而，也可以在没有这些具体细节的情况下实施各实施例。在其他情况下，并未详细地描述公知的方法、公知的过程、公知的部件以及公知的电路，以免不必要地模糊所描述的实施例的方面。
符号和术语
接下来的详细描述的一些部分是根据对电气设备内的数据的操作的过程、逻辑块、处理和其他符号表示来呈现的。这些描述和表示是数据处理领域的技术人员用来将他们工作的实质最有效地传达给本领域其他技术人员的手段。在本申请中，过程、逻辑块、处理等被设想为是促成期望结果的一个或更多个自洽过程或指令。过程是那些需要物理操纵物理量的过程。通常，尽管不是必须的，但是这些量采取能够由电子设备发送和接收的声学(例如，超声波)信号的形式和/或采取能够在电气设备中被存储、传送、组合、比较和以其他方式操纵的电或磁信号的形式。
然而，应该记住的是，所有这些和类似术语都与适当的物理量相关联，并且所有这些和类似术语仅仅是应用于这些量的方便标签。除非在以下论述中明确地另外说明，否则应当理解的是，在整个实施例的描述中，利用诸如“发射”、“接收”、“感测”、“生成”、“成像”之类的术语的论述指电子设备比如电气设备的动作和过程。
可以在驻留在由一个或更多个计算机或其他设备执行的某种形式的非暂时性处理器可读介质比如程序模块上的处理器可执行指令的一般上下文中对本文中所描述的实施例进行论述。通常，程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、部件、数据结构等。在各种实施例中，可以根据需要组合或分发程序模块的功能。
在附图中，单个块可以被描述为执行一个或多个功能，然而，在实际实践中，由该块执行的一个功能或多个功能可以在单个部件中执行或跨多个部件执行，并且或者由该块执行的一个功能或多个功能可以使用硬件、使用软件、或者使用硬件和软件的组合来执行。为了清楚地说明硬件和软件的这种可互换性，已经在其功能方面一般性地描述了各种说明性的部件、块、模块、逻辑、电路和步骤。将此功能实施为硬件还是软件取决于特定应用和强加于整个系统的设计约束。技术人员可以针对每个特定应用以不同的方式实现所描述的功能，但是这种实现决策不应被解释为导致脱离本公开的范围。此外，本文中所描述的示例性指纹感测系统和/或移动电子设备可以包括除了示出的那些部件之外的部件，包括公知的部件。
除非明确地描述为以特定方式实施，否则本文中所描述的各种技术可以用硬件、软件、固件或其任意组合来实现。描述为模块或部件的任何特征也可以在集成逻辑设备中一起实现，或者作为离散但可互操作的逻辑设备单独实现。如果以软件实施，则所述技术可以至少部分地由包含指令的非暂时性处理器可读存储媒体来实现，所述指令在被执行时执行本文中所描述的方法中的一种或更多种方法。非暂时性处理器可读数据存储介质可以形成计算机程序产品的一部分，该计算机程序产品可以包括封装材料。
非暂时性处理器可读存储介质可以包括：随机存取存储器(RAM)比如同步动态随机存取存储器(SDRAM)、只读存储器(ROM)、非易失性随机存取存储器(NVRAM)、电可擦除可编程只读存储器(EEPROM)、闪存，其他已知的存储介质等。附加地或替代性地，所述技术可以至少部分地由处理器可读通信介质来实现，该处理器可读通信介质以指令或数据结构的形式承载或传送代码并且可以由计算机或其他处理器访问、读取和/或执行。
本文中所描述的各种实施例可以由一个或更多个处理器执行，所述一个或更多个处理器比如为一个或更多个运动处理单元(MPU)、传感器处理单元(SPU)、主处理器或其核、数字信号处理器(DSP)、通用微处理器、专用集成电路(ASIC)、专用指令集处理器(ASIP)、现场可编程门阵列(FPGA)、可编程逻辑控制器(PLC)、复杂可编程逻辑装置(CPLD)、分立栅极或晶体管逻辑、分立硬件部件、或其设计成用于执行本文中所描述的功能的任意组合、或其他等效的集成或离散逻辑电路。本文中所使用的术语“处理器”可以指任何前述结构或适合于实现本文所述技术的任何其他结构。如在本说明书中所采用的，术语“处理器”可以指基本上任何计算处理单元或设备，计算处理单元或设备包括但不限于包括单核处理器；具有软件多线程执行能力的单处理器；多核处理器；具有软件多线程执行能力的多核处理器；具有硬件多线程技术的多核处理器；并行平台；以及具有分布式共享内存的并行平台。此外，处理器可以利用纳米级架构——比如但不限于基于分子和量子点的晶体管、开关和门——以优化空间使用或增强用户装备的性能。处理器也可以实现为计算处理单元的组合。
另外，在一些方面，可以在如本文所述配置的专用软件模块或硬件模块内提供本文中所描述的功能。此外，这些技术可以在一个或更多个电路或逻辑元件中完全实现。通用处理器可以是微处理器，但在替代方案中，处理器可以是任何常规的处理器、控制器、微控制器或状态机。处理器还可以实现为计算设备的组合，例如SPU/MPU和微处理器的组合、多个微处理器的组合、一个或更多个微处理器结合SPU核、MPU核或任何其他这样的配置。
讨论概述
结合各种实施例开始讨论示例性的压电微机械超声波换能器(PMUT)。随后对包括PMUT装置的示例性阵列进行描述。然后对CMOS控制元件的示例性布置进行描述。
本文描述的实施例涉及CMOS控制元件的二维阵列。MEMS装置利用诸如CMOS控制元件之类的控制电子器件来控制MEMS装置的操作。在MEMS装置以二维阵列布置的情况下，相应的CMOS控制元件的二维阵列也可用于控制MEMS装置的二维阵列的操作。例如，CMOS控制元件可以包括多类半导体器件，例如低压(LV)器件(例如，LV NMOS器件和LV PMOS器件)、高压(HV)NMOS以及HV PMOS器件。然而，制造和设计规则可以规定不同类别的CMOS半导体器件之间的特定间隔距离(例如，间隔规则)。应当理解的是，间隔规则可能需要CMOS控制元件的特定部分之间的间隔距离。例如，在一些实施例中，所述间隔距离介于1)HV NMOS器件的漏极和相邻CMOS控制元件的N型阱中的P型扩散，以及2)HV PMOS器件的漏极和在相邻CMOS控制元件的P型衬底或P型阱中的N型扩散之间。例如，在一些制造场景中，HV NMOS器件和HVPMOS器件必须相隔至少40microns(微米)以确保正确的制造和性能。
间隔规则特别重要，因为MEMS装置的应用情况使用更小且更紧凑定位的MEMS装置阵列。例如，为了更好的性能，利用超声波换能器的指纹传感器可能需要将超声波换能器布置在二维阵列内，该二维阵列并不允许超声波换能器与相应的CMOS控制元件之间一一对应，因为所需要的半导体器件可能不适合在CMOS控制元件的区域内。这里所描述的实施例提供了CMOS控制元件在二维阵列内的布置，其解释了由制造过程施加的间隔规则，同时允许相应的MEMS装置(例如，超声波换能器)具有紧凑布局。应当理解的是，根据各种实施例，LV器件(例如，LV NMOS器件和LV PMOS器件)在本文中共同描述，因为LV器件的间隔需求通常远小于HV器件的间距需求(例如，约1微米)，并且因此不会影响制造规则和规格。因此，根据各种实施例，CMOS控制元件内的LV器件可以包括多种类型或类别的LV器件，并且出于简单起见在本文中被共同描述。
在一个实施例中，一种电子设备包括以二维阵列布置的多个CMOS控制元件，其中，所述多个CMOS控制元件中的每个CMOS控制元件都包括两个半导体器件。所述多个CMOS控制元件包括第一CMOS控制元件子集和第二CMOS控制元件子集，第一CMOS控制元件子集中的每个CMOS控制元件包括第一类半导体器件和第二类半导体器件，第二CMOS控制元件子集中的每个CMOS控制元件包括第一类半导体器件和第三类半导体器件。所述多个CMOS控制元件被布置成二维阵列，使得第一类CMOS半导体器件仅与其他第一类CMOS半导体器件相邻，第二类CMOS半导体器件仅与其他第二类CMOS半导体器件相邻，以及第三类CMOS半导体器件仅与其他第三类CMOS半导体器件相邻。
在另一实施例中，一种电子设备包括被布置成二维阵列的多个CMOS控制元件，其中，所述多个CMOS控制元件中的每个CMOS控制元件都包括三个半导体器件。在本实施例中，这三个半导体器件中的每个半导体器件被布置在CMOS控制元件的不同拐角处并且以间隔宽度间隔开，其中，这些半导体器件包括第一类半导体器件、第二类半导体器件以及第三类半导体器件。所述多个CMOS控制元件被布置成二维阵列，使得第一类CMOS半导体器件仅与其他第一类CMOS半导体器件相邻，第二类CMOS半导体器件仅与其他第二类CMOS半导体器件相邻，以及第三类CMOS半导体器件仅与其他第三类CMOS半导体器件相邻。
在另一实施例中，一种电子设备包括以二维阵列布置的多个CMOS控制元件，所述多个CMOS控制元件中的每个CMOS控制元件都包括半导体器件。所述多个CMOS控制元件包括第一CMOS控制元件子集，其包括第一类半导体器件；所述多个CMOS控制元件还包括第二CMOS控制元件子集，其包括第二类半导体器件，以及所述多个CMOS控制元件还包括第三CMOS控制元件子集，其包括第三类半导体器件。所述多个CMOS控制元件被布置成二维阵列，使得第一类CMOS半导体器件仅与其他第一类CMOS半导体器件相邻，第二类CMOS半导体器件仅与其他第二类CMOS半导体器件相邻，以及第三类CMOS半导体器件仅与其他第三类CMOS半导体器件相邻。
在另一实施例中，一种电子设备包括以二维阵列布置的多个CMOS控制元件，每个CMOS控制元件都包括半导体器件。所述多个CMOS控制元件均包括PMOS半导体器件部分和NMOS半导体器件部分，PMOS半导体器件部分包括高压PMOS器件和低压PMOS器件，NMOS半导体器件部分包括高压NMOS器件和低压NMOS器件。所述多个CMOS控制元件被布置成二维阵列，使得所述多个CMOS控制元件中的CMOS控制元件的PMOS半导体器件部分仅与所述多个CMOS控制元件中的相邻CMOS控制元件的其他PMOS半导体器件部分相邻，并且使得所述多个CMOS控制元件的CMOS控制元件的NMOS半导体器件部分仅与所述多个CMOS控制元件中的相邻CMOS控制元件的其他NMOS半导体器件部分相邻。
在另一实施例中，一种电子设备包括以二维阵列布置的多个CMOS控制元件，每个CMOS控制元件都包括半导体器件。所述多个CMOS控制元件包括第一CMOS控制元件子集和第二CMOS控制元件子集，第一CMOS控制元件子集包括PMOS半导体器件部分，所述PMOS半导体器件部分包括高压PMOS器件和低压PMOS器件，第二CMOS控制元件子集包括NMOS半导体器件部分，所述NMOS半导体器件部分包括高压NMOS器件和低压NMOS器件。所述多个CMOS控制元件被布置成二维阵列，使得第一CMOS控制元件子集中的CMOS控制元件的PMOS半导体器件部分仅与第一CMOS控制元件子集中的相邻CMOS控制元件的其他PMOS半导体器件部分相邻，并且使得第二CMOS控制元件子集中的CMOS控制元件的NMOS半导体器件部分仅与第二CMOS控制元件子集中的相邻CMOS控制元件的其他NMOS半导体器件部分相邻。
压电微机械超声波换能器(PMUT)
在一个或更多个方面中，本文中所公开的系统和方法提供关于声换能器(例如，压电致动换能器或者PMUT)的有效结构。现在参照附图对一个或更多个实施例进行描述，其中，相同的附图标记始终用于表示相同的元件。在以下描述中，出于说明的目的，阐述了许多具体细节以便提供对各种实施例的透彻理解。然而，明显的是，可以在没有这些具体细节的情况下实施各种实施例。在其他实例中，为了更详细地描述各实施例，以框图形式示出了公知的结构和装置。
如在本申请中所使用的那样，术语“或”旨在表示包含性的“或”而不是排他性的“或”。也就是说，除非另有说明或者从上下文中能够清楚得知，否则“X采用A或者B”旨在表示任何自然的包含性排列。也就是说，如果X采用A、X采用B、或者X采用A和B两者，则在任何前述情况下均满足“X采用A或B”。另外，本申请和所附权利要求中使用的冠词“一”和“一个”通常应理解为表示“一个或更多个”，除非另有说明或从上下文清楚地指向单数形式。另外，词语“耦接”在本文中用于表示直接或间接的电或机械耦接。另外，词语“示例”在本文中用于表示用作示例、实例或图示。
图1示出了根据一些实施例的具有中心用销固定的膜的PMUT装置100。该PMUT装置100包括内部用销固定的膜120，该内部用销固定的膜120被布置在基板140上方以限定腔130的边界。在一个实施例中，膜120被附接至周围的边缘支承件102和内部支承件104。在一个实施例中，边缘支承件102连接至电位。边缘支承件102和内部支承件104可以由导电材料制成，所述导电材料诸如是铝、钼或钛但不限于铝、钼或钛。边缘支承件102和内部支承件104也可以由诸如比如二氧化硅、氮化硅或氧化铝之类的介电材料制成，所述介电材料在通过边缘支承件102或内部支承件104的侧面或通孔中具有电连接，并且所述介电材料将下电极106电耦接至基板140中的电线。
在一个实施例中，边缘支承件102和内部支承件104两者都被附接至基板140。在各种实施例中，基板140可以包括硅或氮化硅中的至少一者，但不限于此。应当理解的是，基板140可以包括电线和连接，诸如铝或铜。在一个实施例中，基板140包括键合至边缘支承件102和内部支承件104的CMOS逻辑晶片。在一个实施例中，膜120包括多层。在示例性实施例中，膜120包括下电极106、压电层110和上电极108，其中，下电极106和上电极108被耦接至压电层110的相对侧。如示出的那样，下电极106被耦接至压电层110的下表面，并且上电极108被耦接至压电层110的上表面。应当理解的是，在各种实施例中，PMUT装置100是微机电(MEMS)装置。
在一个实施例中，膜120还包括用于对多层进行机械地加强的机械支承层112(例如，加强层)。在各种实施例中，机械支承层112可以包括硅、氧化硅、氮化硅、铝、钼、钛等中的至少一者，但不限于此。在一个实施例中，PMUT装置100还包括声学耦接层114，该声学耦接层114位于膜120上方、用于支持声学信号的传输。应当理解的是，声学耦接层可以包括空气、流体、凝胶状材料、或用于支持声学信号传输的其他材料。在一个实施例中，PMUT装置100还包括压板层116，该压板层116位于声学耦接层114上方，用于容纳声学耦接层114并且为PMUT装置100提供关于手指或者其他感测对象的接触表面。应当理解的是，在各种实施例中，声学耦接层114提供接触表面，使得压板层116是可选的。此外，应当理解的是，声学耦接层114和/或压板层116可以包括在多个PMUT装置中或者结合多个PMUT装置一起使用。例如，PMUT装置阵列可以与单个声学耦接层114和/或压板层116耦接。
图2示出了根据一些实施例的在PMUT装置100的启动期间膜移动的示例。如图2所示，在操作中，响应于靠近压板层116的对象，电极106和电极108将高频电荷传递至压电层110，从而使膜120的未用销固定至周围的边缘支承件102或内部支承件104的那些部分向上移位到声学耦接层114中。这将产生可以用于对象进行信号探测的压力波。返回的回波可以被检测为引起膜运动的压力波，而压电材料在膜中的压缩引起与压力波的振幅成比例的电信号。
所描述的PMUT装置100可以与几乎任何将压力波转换成机械振动和/或电信号的电气设备一起使用。一方面，PMUT装置100可以包括生成和感测超声波的声学感测元件(例如，压电元件)。所生成的声波的路径中的对象可以产生干扰(例如，频率或相位、反射信号、回声等的变化)，所述干扰随后可以被检测到。所述干扰可以被分析以确定诸如(但不限于)对象的距离、密度和/或速度之类的物理参数。例如，PMUT装置100可以用于各种应用中，所述各种应用比如但不限于适用于无线设备、工业系统、汽车系统、机器人、通信设备、安全设施、医疗设备等的指纹传感器或者生理传感器。例如，PMUT装置100可以是传感器阵列的一部分，其包括各种逻辑电子设备、控制电子设备和通信电子设备以及沉积在晶片上的多个超声波换能器。传感器阵列可以包括同质的或者相同的PMUT装置100或者许多不同或异质的装置结构。
在各种实施例中，PMUT装置100采用压电层110，压电层110由比如但不限于氮化铝(AlN)、锆钛酸铅(PZT)、石英、聚偏二氟乙烯(PVDF)和/或氧化锌的材料构成，以促进声学信号的产生和感测。压电层110可以在机械应力下产生电荷，并且相反地在存在电场的情况下经历机械应变。例如，压电层110可以感测由超声信号引起的机械振动并且以该振动的频率(例如，超声频率)产生电荷。附加地，压电层110可以通过以可以与由施加在压电层110上的交流(AC)电压产生的输入电流的频率(例如，超声频率)相同的频率的振荡方式进行振动以生成超声波。应当理解的是，压电层110可以包括几乎任何具有压电特性的材料(或材料的组合)，使得材料的结构不具有对称中心，并且施加至材料的拉伸或压缩应力会改变电池中正电荷位置与负电荷位置之间的间隔，从而导致材料表面的极化。极化与所施加的应力成正比，并且极化取决于方向，使得压缩应力和拉伸应力导致相反极化的电场。
此外，PMUT装置100包括向压电层110供给电荷和/或从压电层110收集电荷的电极106和电极108。应当理解的是，电极106和电极108可以是连续电极和/或图案化电极(例如，在连续层和/或图案化层中)。例如，如示出的那样，电极106是图案化电极，并且电极108是连续电极。例如，电极106和电极108可以由几乎任何金属层——比如但不限于铝(Al)/钛(Ti)、钼(Mo)等——构成，电极106和电极108与压电层110的相对侧耦接。在一个实施例中，PMUT装置还包括第三电极，如图10所示和如下所述。
根据实施例，声学耦接层114的声阻抗被选择为类似于压板层116的声阻抗，使得声波通过声学耦接层114和压板层116有效地传播至膜120或从膜120有效地传播。例如，压板层116可以包括具有0.8MRayl至4MRayl范围内的声阻抗的各种材料，所述各种材料比如但不限于塑料、树脂、橡胶、特氟隆、环氧树脂等。在另一示例中，压板层116可以包括具有高声阻抗(例如，大于10MRayl的声阻抗)的各种材料，所述各种材料比如但不限于玻璃、铝基合金、蓝宝石等。通常，可以基于传感器的应用来选择压板层116。例如，在指纹识别应用中，压板层116可以具有与人体皮肤的声阻抗(例如，1.6×106Rayl)相匹配(例如，精确地或近似地)的声阻抗。此外，一方面，压板层116还可以包括薄的抗刮擦材料层。在各种实施例中，压板层116的小于待产生和/或感测的声波的波长，以在声波传播期间提供最小干扰。例如，抗刮擦层可以包括各种硬且耐刮擦的材料(例如，莫氏硬度超过7的莫氏硬度)，所述材料比如但不限于蓝宝石、玻璃、MN、氮化钛(TiN)、碳化硅(SiC)、金刚石等。例如，PMUT装置100可以在20MHz频率下被操作，并且因此通过声学耦接层114和压板层116传播的声波的波长可以是70微米至150微米。在该示例性场景中，通过利用厚度为1微米的抗刮擦层和整体厚度为1毫米至2毫米的压板层116，可以减少插入损耗并且可以提高声波传播效率。应当指出的是，本文中所使用的术语“抗刮擦材料”涉及耐刮擦和/或防刮擦的材料并且提供防刮擦标记的实质性保护。
根据各种实施例，PMUT装置100可以包括被图案化以形成特定形状(例如，环形、圆形、方形、八边形、六边形等)的电极106的金属层(例如，铝(Al)/钛(Ti)、钼(Mo)等)，金属层与膜120限定在平面中。电极可以放置在膜120的最大应变区域处，或者放置在靠近周围的边缘支承件102和内部支承件104中的任一者或两者处。此外，在一个示例中，电极108可以形成为连续层，从而提供与机械支承层112相接触的接地平面，机械支承层112可以由硅或其他合适的机械加强材料形成。在其他实施例中，电极106可以沿着内部支承件104布线，与沿着边缘支承件102布线相比，这有利地减小了寄生电容。
例如，当致动电压被施加至电极时，膜120将变形并移出平面。然后，该运动推动与其相接触的声学耦接层114，并且产生了声学波(超声波)。通常，在腔130内存在真空，因此可以忽略由腔130内的介质产生的阻尼。然而，膜120的另一侧上的声学耦接层114可以基本上改变PMUT装置100的阻尼。例如，当PMUT装置100在具有大气压力的空气中操作时(例如，声学耦接层114是空气)，可以观察到大于20的品质因数，并且如果PMUT装置100在水中操作时(例如，声学耦接层114是水)，则可以观察到降低到低于2的品质因数。
图3是图1的PMUT装置100的俯视图，该PMUT装置100呈大致方形，其部分地对应于沿着图3中的虚线101的横截面。示出了周围的边缘支承件102、内部支承件104和下电极106的布局，而未示出其他连续层。应当理解的是，术语“大致方形”中的“大致”旨在表达PMUT装置100呈大致方形，从而允许因制造工艺和公差引起的变化，并且与方形形状略有偏差(例如，圆角、略微摇摆的线、与完全正交的角或交叉点的偏差等)可以存在于制造的装置中。尽管示出了大致方形布置的PMUT装置，但是可以想到包括矩形、六边形、八边形、圆形或椭圆形的替代实施例。在其他实施例中，可以使用包括不规则和非对称布局的更复杂的电极或PMUT装置的形状，比如用于边缘支承件和电极的人字形或五边形。
图4示出了图1至图3中示出的PMUT装置100的膜120的最大竖向移位的模拟地形图400。如所指出的，最大移位通常沿着下电极的中心轴线发生，其中，角区域具有最大移位。与其他图一样，出于说明的目的，图4未按比例绘制，其中，竖向移位被夸大，并且最大竖向移位是水平表面区域的包括PMUT装置100的一部分。在示例性PMUT装置100中，最大竖向移位可以以纳米为单位测量，而单个PMUT装置100的表面区域可以以平方微米测量。
图5是图1的PMUT装置100的另一示例的俯视图，该PMUT装置100呈大致圆形形状，其部分地对应于沿着图5中的虚线101的横截面。示出了周围的边缘支承件102、内部支承件104和下电极106的布局，而未示出其他连续层。应当理解的是，术语“大致圆形形状”中的“大致”旨在表达PMUT装置100呈大致圆形，从而允许因制造工艺和公差引起的变化，并且与圆形形状略有偏差(例如，与中心的径向距离的轻微偏差等)可以存在于制造的装置中。
图6是图1的PMUT装置100的另一示例的俯视图，该PMUT装置100呈大致六边形形状，其部分地对应于沿着图6中的虚线101的横截面。示出了周围的边缘支承件102、内部支承件104和下电极106的布局，而未示出其他连续层。应当理解的是，术语“大致六边形形状”中的“大致”旨在表达PMUT装置100呈大致六边形，从而允许因制造工艺和公差引起的变化，并且与六边形形状略有偏差(例如，圆角、略微摇摆的线、与完全正交的角或交叉点的偏差等)可以存在于制造的装置中。
图7示出了由PMUT装置形成的圆形PMUT装置701的示例性二维阵列700，PMUT装置具有与结合图1、图2和图5所论述的圆形形状类似的大致圆形形状。示出了圆形周围的边缘支承件702、内部支承件704和围绕内部支承件704的环状或环形下电极706的布局，而为清楚起见，并未示出其他连续层。如示出的那样，阵列700包括偏移的多列圆形PMUT装置701。应当理解的是，圆形PMUT装置701可以更靠近在一起，使得多列圆形PMUT装置701的边缘重叠。此外，应当理解的是，圆形PMUT装置701可以彼此接触。在各种实施例中，相邻的圆形PMUT装置701电隔离。在其他实施例中，多组相邻的圆形PMUT装置701电连接，其中，多组相邻的圆形PMUT装置701电隔离。
图8示出了由PMUT装置形成的方形PMUT装置801的示例性二维阵列800，PMUT装置与结合图1、图2和图3所论述的PUMT装置具有类似的大体上方形形状。示出了方形周围的边缘支承件802、内部支承件804、和围绕内部支承804的方形下电极806的布局，而为清楚起见，并未示出其他连续层。如所示出的那样，阵列800包括成行和成列的多列方形PMUT装置801。应当理解的是，多行方形PMUT装置801或者多列方形PMUT装置801可以偏移。此外，应当理解的是，方形PMUT装置801可以彼此接触或者间隔开。在各种实施例中，相邻的方形PMUT装置801电隔离。在其他实施例中，多组相邻的方形PMUT装置801电连接，其中，多组相邻的方形PMUT装置801电隔离。
图9示出了由PMUT装置形成的六边形PMUT装置901的示例性二维阵列900，PMUT装置与结合图1、图2和图6所讨论的PMUT装置具有类似的大体上方形的形状。示出了六边形周围的边缘支承件902、内部支承件904、和围绕内部支承件904的六边形下电极906的布局，而为清楚起见，而未示出其他连续层。应当理解的是，多行六边形PMUT装置901或者多列六边形PMUT装置901可以偏移。此外，应该理解的是，六边形PMUT装置901可以彼此接触或者间隔开。在各种实施例中，相邻的六边形PMUT装置901电隔离。在其他实施例中，多组相邻的六边形PMUT装置901电连接，其中，多组相邻的六边形PMUT装置901电隔离。而图7、图8和图9示出了具有不同形状的PMUT装置的示例性布局，应当理解的是，可以使用许多不同的布局。此外，根据各种实施例，PMUT装置阵列包括在MEMS层内。
在操作中，在传输期间，二维阵列中的选择的PMUT装置组可以传输声学信号(例如，短超声脉冲)，并且在感测期间，二维阵列中的一组有源PMUT装置可以检测到声学信号与对象的干扰(在声波的路径中)。然后，可以分析所接收到的干扰信号(例如，基于来自对象的声学信号的反射、回声等而产生)。作为示例，可以基于干扰信号的频率和/或相位与声学信号的频率和/或相位的比较来确定对象的图像、对象与感测部件的距离、对象的密度、对象的运动等。此外，可以通过显示设备(未示出)进一步分析或呈现所产生的结果。
图10示出了PMUT阵列中的一对示例性PMUT装置1000，其中，每个PMUT均共用至少一个公共边缘支承件1002。如示出的，PMUT装置具有被标记为1006和1026的两组独立下电极。这些不同的电极图案实现了PMUT装置1000的反相操作，并且增加了装置操作的灵活性。在一个实施例中，这对PMUT可以是相同的，但是这两个电极可以驱动相同PMUT反相的不同部分(一个收缩，而一个膨胀)，使得PMUT移位变大。尽管为清楚起见，未示出其他连续层，但是每个PMUT均还包括上电极(例如，图1的上电极108)。因此，在各种实施例中，PMUT装置可以包括至少三个电极。
图11A、图11B、图11C以及图11D示出了根据各种实施例的内部支承结构的替代性示例。内部支承结构也可以称为“用销固定的结构”，这是因为内部支承结构操作成将膜用销固定至基板。应当理解的是，内部支承结构可以定位在PMUT装置的腔内的任何位置处，并且可以具有任何类型的形状(或各种形状)，并且在PMUT装置内可以存在多于一个的内部支承结构。而图11A、图11B、图11C和图11D示出了内部支承结构的替代性示例，应当理解的是，出于说明的目的，这些示例并不旨在限制PMUT装置的内部支承结构的数量、位置或类型。
例如，内部支承结构不必在PMUT装置区域的中心定位，而是可以非中心地定位在腔内。如图11A所示，内部支承件1104a定位在关于边缘支承件1102的非中心离轴位置。在其他实施例中，比如图11B中所看到的，可以使用多个内部支承件1104b。在该实施例中，一个内部支承件相对于边缘支承件1102居中定位，而多个不同形状和尺寸的内部支承件围绕中心定位的支承件。在其他实施例中，比如参见图11C和图11D，内部支承件(分别为1104c和1104d)可以接触公共边缘支承件1102。在图11D中示出的实施例中，内部支承件1104d可以有效地将PMUT装置分成子像素。这将使得能够例如启动较小区域以产生高频超声波，并且利用PMUT装置的较大区域来感测返回的超声回波。应当理解的是，各个用销固定的结构可以组合成阵列。
图12示出了在超声指纹感测系统1250中使用的PMUT阵列的实施例。指纹感测系统1250可以包括压板1216，人手指1252可以在压板1216上进行接触。PMUT装置阵列1200生成和接收超声信号，并且超声信号通过声学耦接层1214和压板1216来回传播。使用直接附接至PMUT装置的处理逻辑模块1240(例如，控制逻辑电路)进行信号分析(通过晶片键合或其他合适的技术)。可以理解的是，图12中示出的压板1216和其他元件的尺寸可以根据特定应用而比如图中所示的尺寸大得多(例如，手印的尺寸)或小得多(例如，仅是指尖)。
在用于指纹识别应用的该示例中，人手指1252和处理逻辑模块1240可以基于声学信号与手指上的皮肤的谷和/或脊的干涉的差异来确定描绘手指的表皮层和/或真皮层的图像。此外，处理逻辑模块1240可以将图像与一组已知指纹图像进行比较，以便于识别和/或认证。此外，在一个示例中，如果找到匹配(或实质匹配)，则可以验证用户的身份。在另一示例中，如果找到匹配(或实质匹配)，则可以基于分配给所标识的用户的授权权限来执行命令/操作。在又一示例中，可以授权所识别的用户访问物理位置和/或网络/计算机资源(例如，文档、文件、应用程序等)。
在另一示例中，对于基于手指的应用，手指的移动可以用于光标跟踪/移动应用。在这样的实施例中，显示屏上的指针或光标可以响应于手指运动来移动。应当指出的是，处理逻辑模块1240可以包括一个或更多个处理器或者被连接至一个或更多个处理器，所述一个或更多个处理器被配置成至少部分地赋予系统1250的功能。为此，一个或更多个处理器可以执行存储在存储器例如易失性存储器和/或非易失性存储器中的代码指令。
图13示出了根据一些实施例的通过将限定PMUT装置的CMOS逻辑晶片与MEMS晶片进行晶片键合而形成的集成传感器1300。图13以局部截面图示出了通过将限定PMUT装置(例如PMUT装置100)的基板1340CMOS逻辑晶片与MEMS晶片进行晶片键合而形成的集成传感器的一个实施例，该PMUT装置具有公共边缘支承件1302和单独的内部支承件1304。例如，MEMS晶片可以使用铝和锗共晶合金经由层1370键合至CMOS逻辑晶片，如美国专利No.7,442,570中所描述的那样。PMUT装置1300具有形成在腔1330上方的内部用销固定的膜1320(包括压电层)。膜1320被附接到周围的边缘支承件1302和内部支承件1304两者。膜1320由多层形成。根据各种实施例，集成指纹传感器由被布置成一维阵列或二维阵列的多个集成传感器元件1300(或者装置)制成。每个器件由键合MEMS层和CMOS层的边缘支承件1302限定。只要使用了具有多个元件的MEMS阵列，就可以支承除PMUT之外的应用。
CMOS层包括控制电子器件1360。在各种实施例中，控制电子器件1360是通过互补金属氧化物半导体(CMOS)工艺制造的复杂的混合信号设计。在各种实施例中，控制电子器件1360包括低电压(LV)数字逻辑，用于选择阵列中的元件(或像素)并控制元件级的行为，并且包括接收信号(例如，超声波波形)的LV模拟信号处理。控制电子设备包括高压(HV)设备，高压(HV)设备用于对在一方面电域和另一方面机械域之间转换的信号进行致动、放大或调节。HV器件包括单独的NMOS部分和PMOS部分，单独的NMOS部分和PMOS部分各自的晶体管使用负沟道或正沟道传输。在PMUT的情况下，HV器件用于生成高压致动波形，高压致动波形被施加至膜1320的压电层以将信号从电域转换到超声域。在各种实施例中，LV器件包括单独的NMOS部分和PMOS部分。
除了晶片级以外，还可以将MEMS和CMOS元件集成为管芯级。出于清楚起见，图13示出了具有比实际装置厚得多的层的纵横比。图13还示出了控制电子器件1360的相对对称且简化的草图，其中省略了示例性六层CMOS工艺的许多细节。
CMOS控制元件的二维阵列
使用半导体制造工艺制造微机电系统(MEMS)器件，并且通过机械装置、光学装置或其他装置与世界接口。惯性MEMS装置的示例包括来自InvenSense(应美盛)的加速度计和陀螺仪，加速度计和陀螺仪测量线性和旋转运动。光学MEMS装置的示例包括开关器件，其通常包括小且可移动的镜子以用于反射空间中的光。诸如数字光处理器(DLP)之类的显示器MEMS也使用小且可移动的镜子来产生可见光谱中的图像。MEMS技术还用于压力传感器、麦克风、喷墨打印机、指纹传感器以及其他应用。MEMS技术有许多好处。半导体制造的使用允许器件小、均匀和可重复。鉴于这些益处，许多单独的MEMS装置还被组织为均匀的元件阵列或至少相似的元件阵列。
MEMS装置的机械部分或光学部分需要控制并且与电子器件接口，其包括配备终端用户器件的系统电子器件。控制电子器件通常通过类似于互补金属氧化物半导体(CMOS)电子器件的半导体技术提供。用于控制MEMS装置的电子器件可以是复杂的混合信号设计。CMOS控制电子器件可以包括低电压(LV)数字逻辑和模拟信号处理，以选择阵列中的元件并控制元件级的行为。控制电子设备还可以包括高压(HV)设备，高压(HV)设备用于对在电气领域和机械领域或者光学领域之间转换的信号进行致动、放大或调节。HV器件可以包括单独的NMOS部分和PMOS部分，单独的NMOS部分和PMOS部分各自的晶体管使用负沟道或正沟道传输。然而，就CMOS电子器件包括混合信号的情况而言——特别是HV NMOS和HV PMOS——设计规则决定了这些类型元件之间的间隔。
例如，这可能是在通过后处理制造步骤产生CMOS控制电子器件之后添加MEMS元件的情况。可替代地，MEMS元件在第一晶片中制造，控制电子器件在第二晶片中制造，以及第一晶片和第二晶片键合在一起以形成完整的器件。来自两个独立的晶片的元件的键合可以按照管芯级或晶片级进行。就设计的封装和稳健性而言，晶片键合也可能是有益的。如果MEMS元件是器件阵列，则通常存在每个MEMS元件到CMOS控制元件的配准，使得阵列中的每个MEMS元件与相关的控制元件块一一对应。每个控制电子器件块中也可能包含一些胶合逻辑，以将整个阵列的功能联系在一起。
尽管通常与控制电子设备具有一一对应关系的传统MEMS装置阵列提供了MEMS的许多益处，但这些益处也受限。具体地，如果CMOS控制电子元件包括多种类型的元件——包括LV器件(例如LV NMOS器件和LV PMOS器件)、HV NMOS器件以及HV PMOS器件——制造工艺所要求的CMOS设计规则可能会妨碍MEMS阵列的封装，出于对控制电子设备块的密切关联程度的限制。这可能通过要求元件之间的某个最小间距尺寸来限制阵列的密度。这可以通过限制可配合在适当间隔的元件内并且仍然符合设计规则的控制线的数量来限制阵列的尺寸。这可以通过限制可通过控制电子设备驱动并且被驱动至器件的电压来限制阵列中各个元件的性能。本文所描述的实施例通过描述用于开发和制造MEMS装置阵列的CMOS控制元件的布置来解决了这些问题。
例如，制造包括MEMS装置(例如，PMUT 100)的图像传感器，其中，MEMS装置具有大约70微米×70微米的面积。相应的CMOS控制元件包括三类半导体器件(例如，LV器件、HVPMOS器件以及HV NMOS器件)，但也必须保持相同的70微米×70微米约束。在当前的示例中，间隔规则要求HV PMOS器件和HV NMOS器件与其他类别或类型的半导体器件间隔至少40微米。因此，可能无法将所有半导体器件配合在每个CMOS控制元件内，或者如果将所有半导体器件配合到每个CMOS控制元件内，则CMOS控制元件上可能会存在大量未使用的空间。
本文所描述的系统的实施例涉及由均匀的或大体上均匀的装置或元件(例如，超声波换能器)制成的MEMS阵列。这可以是单维阵列(例如，线)或二维阵列(例如，网格)。与MEMS阵列相关联的是混合信号控制电子器件，混合信号控制电子器件被布置成使得控制电子器件的布局与MEMS阵列中的每个MEMS装置之间存在多对一的对应关系。例如，CMOS控制电子器件块可以包括一个或多个CMOS控制元件，并且可以与一个或多个MEMS装置相关联。示例性CMOS控制电子器件块被布置成使得两个MEMS装置、三个MEMS装置或者更多个MEMS装置的公共部分基于CMOS设计规则被分组在一起。在一个实施例中，一个或多个MEMS装置中的每个的HV NMOS部分被分组在第一区域中，一个或多个MEMS装置中的每个的HV PMOS部分被分组在第二区域中，等等。通过布置控制电子器件的不对称布局(例如，CMOS控制元件包括不同的半导体器件和/或被进行不同的定向)，可以克服先前描述的许多限制，使得MEMS元件与传统MEMS阵列中的控制电子器件之间通常具有一一对应关系。
在一个实施例中，控制电子设备的一对多块进一步以交替模式进行布置，使得控制电子设备的布置在块与块之间共享井边界。例如，相邻的控制电子器件块将包括这些控制电子器件块各自的沿共用边缘HV NMOS部分。这进一步限制了CMOS设计规则的影响，CMOS设计规则要求HV NMOS部分与HV PMOS部分之间进行间隔开。在该技术的示例性实施例中，提供了MEMS装置的二维阵列。包括LV器件、HV NMOS器件以及HV PMOS器件的控制电子器件被布置成块的形式，每个控制电子器件块对应于两个均匀或者大体上相似的MEMS装置。这些两个像素的控制电子器件沿着阵列的第一维度按照条纹布置，然后沿着阵列的第二维度交替翻转以包括用于控制MEMS元件的整个阵列。
在一个实施例中，各个PMUT装置(例如，图1中的PMUT装置100)的二维阵列对应于在两个设备块中组织的控制电子设备。两个器件模块包括LV部分、HV NMOS部分以及HVPMOS部分。LV部分还包括中心旋转非对称。这些块以对应于PMUT阵列的条带/翻转布置进行布置。所描述的实施例的技术适用于具有集成控制电子器件的其他类型的MEMS阵列。这包括但不限于应用于惯性传感器、光学装置、显示装置、压力传感器、麦克风、喷墨打印机以及具有用于控制的集成混合信号电子设备的MEMS技术的其他应用。应当理解的是，尽管所描述的实施例可以参考用于控制MEMS装置和/或PMUT装置的CMOS控制元件，但是所描述的实施例并不旨在限于这样的实施例。
图14示出了根据一个实施例的示例性的感测系统1400的剖视侧视图。例如，感测系统1400可以是用于成像和感测人类指纹的指纹感测系统。在一个实施例中，感测系统1400包括装置层1402(例如，MEMS层)、互连层1404以及CMOS层1406。在所示的实施例中，示出了五个MEMS装置和五个相应的CMOS控制元件。然而，应该理解的是，感测系统1400可以包括任何数量的MEMS装置(或其他装置)和CMOS控制元件。此外，应当理解的是，尽管示出了剖视图，但是仅示出了单行(或者一部分)装置层1402和CMOS层1406，并且装置层1402和CMOS层1406可以包括相应的组件阵列。
在一个实施例中，装置层1402包括可由CMOS层1406的CMOS控制元件1420a至1420e控制的多个装置1410a至1410e(例如，MEMS装置或PMUT装置)。互连层1404被布置在装置层1402和CMOS层1406之间，并且包括用于将每个器件1410a至1410e电耦接至CMOS控制层1406的半导体器件的电连接。
图15示出了根据实施例的示例性CMOS控制元件，其包括第一类半导体器件(例如，LV器件)、包括第二类半导体器件(例如，HV PMOS器件)，以及包括第三类半导体器件(例如，HV NMOS器件)。在一个实施例中，图15示出了用于MEMS阵列的一个CMOS控制元件1500的控制电子器件(例如，半导体器件)的布局，其中，一个MEMS装置与一个CMOS控制元件之间存在一一对应关系。CMOS控制元件1500包括LV半导体器件(例如，数字逻辑和/或模拟信号处理)1522，以选择阵列中的元件(或像素)并控制元件级的行为。LV器件1522逻辑包括CMOS电路，其以饱和、线性和截止模式操作，从而提供用于数字控制的逻辑0和1。LV器件还包括所接收的信号(例如，超声波形)的模拟信号处理。在一个实施例中，LV器件包括LV NMOS器件和LVPMOS器件。
CMOS控制元件1500还包括HV器件，该HV器件以模拟或数字模式操作，以用于对在电气领域和机械领域之间转换的信号进行致动、放大或调节。HV器件说明性地包括HV PMOS器件1524和单独的HV NMOS器件1526。HV NMOS器件1526中的晶体管使用负沟道操作(电子被传送)。HV PMOS器件1524中的晶体管使用正沟道传输(空穴被传送)。来自半导体工艺的设计规则对混合信号CMOS控制元件1500的布局施加间距约束。例如，HV PMOS部分1524和HVNMOS部分1526之间需要加间隔1540。在一个示例中，HV PMOS部分1524和HV NMOS部分1526之间需要40微米的间距。
图16示出了根据实施例的具有第一布置的图15所示的CMOS控制元件1500的示例性二维阵列。图16示出了按照二维阵列配置的多个CMOS控制元件1500的布局。CMOS控制元件1500的示例阵列是4×4，包括16个CMOS控制元件。然而，应当理解的是，该示例配置可以在任何数量的CMOS控制元件的阵列内使用，而不限于所示的实施例。在一个实施例中，与控制块的每个像素相关联的是一个MEMS装置(未示出)。MEMS装置可以是PMUT元件，或者是其他类型的MEMS元件。半导体工艺的设计规则可以防止阵列紧密堆积。HV NMOS部分和HVPMOS部分之间的间隔1550类似于单个控制块内这些部分之间的间隔1540。还示出了LV器件和HV NMOS器件之间的间隔1560。
应当理解的是，根据设计规范，间隔1550和间隔1560可以是相同的距离或不同的距离。在一个实施例中，其中，所有的HV器件(NMOS器件或PMOS器件)必须与其他器件(HV器件或LV器件)分开相同的距离，间隔1550和间隔1560是相同的距离。在一个示例性实施例中，间隔1550和间隔1560为至少40微米。应该理解的是，这些间隔是说明性的而非按比例绘制的。关于图16和这里示出的其他示例实施例，可以预期使用不同尺寸的阵列、非对称阵列(即，N×M)以及非正方形像素(诸如圆形、椭圆形、矩形、六边形和其他形状)，并且所设想的实施例不限于所描述的实施例。
图17示出了根据实施例的具有第二布置的、图15所示的CMOS控制元件的示例性二维阵列。图17示出了按照二维阵列配置的CMOS控制元件的替代性布局，其中，一些CMOS控制元件与其他CMOS控制元件具有反射对称性，并且一些CMOS控制元件与其他CMOS控制元件具有180度旋转对称性。图17示出了4×4阵列的CMOS控制元件，其包括16个元件。然而，应当理解的是，该示例配置可以在任何数量的CMOS控制元件的阵列内使用，而不限于所示的实施例。在一个实施例中，CMOS控制元件和MEMS装置之间存在一一对应关系(未示出)。
图17的布局通过减少(并且可能消除)相邻CMOS控制元件之间垂直方向上和水平方向上的间隔而改进了图16的布局。这种改进通过调整控制块内的布局来实现。CMOS控制元件1500继续作为第一类型控制块。CMOS控制元件1510与CMOS控制元件1500沿着如线1570所示的相邻边缘具有反射对称性。换句话说，CMOS控制元件1500是CMOS控制元件1510沿着线1570的镜像。类似地，CMOS控制元件1500与CMOS控制元件1520沿着如线1580所示的相邻边缘具有反射对称性，CMOS控制元件1510与CMOS控制元件1530沿着如线1580所示的相邻边缘具有反射对称性，以及CMOS控制元件1520与CMOS控制元件1530沿着如线1570所示的相邻边缘具有反射对称性。此外，如图所示，CMOS控制元件1500与CMOS控制元件1530关于相邻拐角(例如，关于由线1570和线1580的交叉点所限定的点)具有180度旋转对称性，并且CMOS控制元件1510与CMOS控制元件1520关于相邻拐角(例如，关于由线1570和线1580的交叉点所限定的点)具有180度旋转对称性。
所示的实施例通过将半导体器件定位在每个CMOS控制元件内来减小/消除间隔要求，使得：对于相邻CMOS控制元件而言，相同类别的半导体器件相邻地定位。例如，CMOS控制元件1500的HV NMOS器件与CMOS控制元件1510的HV NMOS器件相邻。在间距要求不要求相同类别的半导体器件具有间隔宽度的情况下，消除了相邻CMOS控制元件之间的任何间隔要求(假设CMOS控制元件具有足够的尺寸以使得不同类别的半导体器件与CMOS控制元件分离)。在阵列的区域上重复CMOS控制元件1500、CMOS控制元件1510、CMOS控制元件1520以及CMOS控制元件1530的四个元件分组。在各种实施例中，CMOS控制元件的相邻边缘共享相邻的LV区域、HV NMOS区域以及HV PMOS区域。
图18示出了根据实施例的包括两个CMOS控制元件的示例性CMOS控制块，其中，一个CMOS控制元件包括第一类半导体器件(例如，LV器件)和第二类半导体器件(例如，HVPMOS器件)，并且其中，另一CMOS控制元件包括第一类半导体器件和第三类半导体器件(例如，HV NMOS器件)。
在一个实施例中，图18示出了用于MEMS阵列的一个控制块的控制电子器件(例如，半导体器件)的布局，其中，两个MEMS装置和一个控制块之间存在二对一的对应关系。控制块包括与两个MEMS装置相关联的混合信号电子器件。这些MEMS装置可以类似或者基本相似，而单个控制块将两个MEMS装置之间的类似元件关联在控制块的某些部分上。部分1822包括用于CMOS控制元件1800和CMOS控制元件1805二者的LV器件。为了改善LV器件1822的性能，其布局中存在对称性，其中，用于第一MEMS装置的某些电路(例如，LV PMOS器件)包含在子块1830内，而用于第二MEMS装置的相应电路包含在子块1832内，子块1832与子块1830沿着对角轴定位。在用于PMUT设备的控制电子设备的示例中，对角定向的LV子块1830和LV子块1832可以涉及各个像素的接收器电路。因此，寄生电容——仅仅因为电子电路的部分彼此接近而存在于电子电路的部分之间的不需要的电容——在涉及两个像素的有源接收周期期间受限。类似地，其他低压器件(例如，LV NMOS器件)位于子块1834和子块1836内。
控制块还包括作为混合信号装置的高压电路。供两个MEMS装置使用的HV PMOS器件1824位于CMOS控制元件1800内，供两个MEMS装置使用的HV NMOS器件1826位于CMOS控制元件1805内。换句话说，用于两个MEMS装置的HV PMOS器件包含在控制块的第一CMOS控制元件内，并且用于两个MEMS装置的HV NMOS器件在控制块的第二CMOS控制元件内。
可以提供HV PMOS器件1824和HV NMOS器件1826的部分的对称布局，这类似于LV器件的子块1830和子1832所示出的布局。总之，相同元件的分组为MEMS系统的设计和控制提供了增强的能力。这通过限制强制CMOS控制元件之间的某些最小间距尺寸的约束的数量来实现阵列的更大密度。这使得能够通过为控制线创建更多空间以配合适当间隔的CMOS控制元件并且仍然符合设计规则来对阵列进行缩放。这还通过扩展下述电压范围来增强阵列中各个元件的性能，所述电压范围可以通过控制电子设备驱动并且被驱动至相关设备。
图19示出了根据实施例的图18所示的CMOS控制元件的示例性二维阵列。图19示出了使用示例条带和翻转配置的为二维阵列的图18的多个控制块的布局。图19示出了4×4阵列的CMOS控制元件，其包括16个元件。在一个实施例中，控制块和MEMS像素之间存在一对二的对应关系(未示出)。因此，在示例性阵列中示出了八个控制块。第一水平条纹控制块(前两行CMOS控制元件)包括四个CMOS控制元件1800和四个CMOS控制元件1805。第二水平条纹控制块(底部的两行CMOS控制元件)包括CMOS控制元件1815和四个CMOS控制元件1810，其中，CMOS控制元件1815与CMOS控制元件1805沿着由线1850所示的相邻边缘具有反射对称性，并且CMOS控制元件1810与CMOS控制元件1800沿着由线1850所示的相邻边缘具有反射对称性。
如图所示，CMOS控制元件被定位成使得相同类别的半导体器件相邻(例如，CMOS控制元件1800的LV器件和CMOS控制元件1805的LV器件相邻，并且CMOS控制元件1805的HVNMOS器件和CMOS控制元件1815的HV NMOS器件相邻)。应当理解的是，尽管CMOS控制元件的半导体器件被示出被定位成在每个CMOS控制元件上水平延伸，但是半导体器件还可以垂直定位(例如，相对于所示的实施例旋转90度)。
图20示出了根据实施例的图18所示的CMOS控制元件的示例性二维阵列。图20示出了CMOS控制元件的类似布局，其类似于图19所示的CMOS控制元件的布局，其在较大的CMOS控制元件阵列中。图20示出了8×6阵列的CMOS控制元件，其包括48个元件。如上所述的那样，应当理解的是，可以预期任何尺寸的CMOS控制元件阵列，其中，所示的实施例是示例。例如，CMOS控制元件阵列可以是48×144，并且利用与图20中所示的布局图案类似的布局图案。如图20所示，CMOS控制元件被定位成使得相同类别的半导体器件相邻定位。
图21示出了根据实施例的示例性CMOS控制块，其包括三个CMOS控制元件，其中，第一CMOS控制元件包括第一类半导体器件(例如，LV器件)，第二CMOS控制元件包括第二类半导体器件(例如，HV PMOS器件以及第三CMOS控制元件包括第三类半导体器件(例如，HVNMOS器件)。
图21中的控制块包括与三个MEMS装置相关联的混合信号电子器件。这些MEMS装置可以类似或者基本相似，而单个控制块将两个MEMS装置之间的类似元件关联在控制块的某些部分上。CMOS控制元件2000包括HV PMOS器件2024，CMOS控制元件2005包括LV器件2022，以及CMOS控制元件2010包括HV NMOS器件2026。如图所示，半导体器件位于相应CMOS控制元件的大致中间。然而，应当理解的是，只要在将CMOS控制元件定位在阵列内时满足间隔要求，半导体器件可以位于相应CMOS控制元件内的任何位置。
图22示出了根据实施例的具有第一布置的、图21所示的CMOS控制元件的示例性二维阵列。图22示出了使用第一条带配置的、为二维阵列的图21的多个控制块的布局。图22示出了6×6阵列的CMOS控制元件，其包括36个元件。在一个实施例中，控制块和MEMS装置之间存在一对三的对应关系(未示出)。因此，在示例性阵列中示出了十二个控制块。第一水平条带控制块(前三行CMOS控制元件)包括六个CMOS控制元件2000、六个CMOS控制元件2005以及六个CMOS控制元件2010。第二水平条纹控制块(底部三行CMOS控制元件)重复第一水平条纹的布局。换句话说，多行CMOS控制元件以ABCABC模式进行重复，其中，A、B和C表示具有不同类别的半导体器件的CMOS控制元件。
图23示出了根据实施例的具有第二布置的、图21所示的CMOS控制元件的示例性二维阵列。图23示出了6×6阵列的CMOS控制元件，其包括36个元件。第一(上)行CMOS控制元件包括六个CMOS控制元件2000，第二行包括六个CMOS控制元件2005，第三行包括六个CMOS控制元件2010，第四行包括六个CMOS控制元件2005，第五行包括六个CMOS控制元件2000，以及第六行包括六个CMOS控制元件2005。换句话说，多行CMOS控制元件以ABACAB模式进行重复，其中，A、B和C表示具有不同类别的半导体器件的CMOS控制元件。
图24示出了根据实施例的CMOS控制元件的示例性二维阵列。图24示出了4×6阵列的CMOS控制元件，其包括24个元件。然而，应当理解的是，该示例配置可以在任何数量的CMOS控制元件的阵列内使用，而不限于所示的实施例。在一个实施例中，与控制块的每个像素相关联的是一个MEMS装置(未示出)。MEMS装置可以是PMUT元件，或者是其他类型的MEMS元件。
如图所示，控制块2440包括四个CMOS控制元件，其中，半导体器件位于控制块2440的CMOS控制元件内，如图所示。控制块2410是控制块2440沿着线2420的镜像，并且控制块2410沿着由线2420限定的边缘将阵列的第一个2×4部分中的八个器件的相邻HV NMOS部分关联在一起。控制块2430和控制块2460分别是控制块2440和控制块2410沿着线2450的镜像。然后重复控制块2440、控制块2410、控制块2430以及控制块2460的16个像素分组。边界共享相邻的LV区域、HV NMOS区域以及HV PMOS区域。在此示例中，对于最右边的两列仅重复半个模式。
在其他示例中，间隔规则可以规定HV PMOS器件必须与任何NMOS器件分开指定的间隔距离，并且HV NMOS器件必须与任何PMOS器件分开指定的间隔距离。然而，在当前示例中，这些间隔规则不要求HV PMOS器件具有与LV PMOS器件类似的间隔距离，并且HV NMOS器件具有与LV NMOS器件类似的间隔距离。例如，将制造包括MEMS装置(例如，PMUT 100)的图像传感器，其中MEMS装置具有大约70微米×70微米的面积。相应的CMOS控制元件包括HVPMOS器件、LV PMOS器件、HV NMOS器件以及LV NMOS器件，但也必须保持相同的70微米×70微米约束。在当前示例中，间隔规则要求HV PMOS器件与任何NMOS器件间隔开至少40微米，并且HV NMOS器件与任何PMOS器件间隔开至少40微米。因此，可能无法将所有半导体器件配合在每个CMOS控制元件内，或者如果将所有半导体器件配合到每个CMOS控制元件内，则CMOS控制元件上可能会存在大量未使用的空间。
本文所描述的系统的实施例涉及由均匀的或大体上均匀的装置或元件(例如，超声波换能器)制成的MEMS阵列。这可以是单维阵列(例如，线)或二维阵列(例如，网格)。与MEMS阵列相关联的是混合信号控制电子器件，混合信号控制电子器件被布置成使得控制电子器件的布局与MEMS阵列中的每个MEMS装置之间存在一一对应关系或者多对一的对应关系。例如，CMOS控制电子器件块可以包括一个或多个CMOS控制元件，并且可以与一个或多个MEMS装置相关联。示例性CMOS控制电子器件块被布置成使得两个MEMS装置、三个MEMS装置或者更多个MEMS装置的公共部分基于CMOS设计规则被分组在一起。在一个实施例中，一个或多个MEMS装置中的每个的NMOS部分被分组在第一区域中，并且一个或多个MEMS装置中的每个的PMOS部分被分组在第二区域中。通过提供控制电子器件的不对称布局(例如，CMOS控制元件包括不同的半导体器件和/或不同地定向)，可以克服先前描述的许多限制，其中MEMS之间通常具有一一对应关系。传统MEMS阵列中的元件和控制电子器件。
在一个实施例中，控制电子设备的一对多块进一步以交替模式进行布置，使得控制电子设备的布置在块与块之间共享井边界。例如，相邻的控制电子器件块将沿共享边缘包括它们各自的NMOS部分，其中NMOS部分包括HV NMOS半导体器件和LV NMOS半导体器件。这进一步限制了CMOS设计规则的影响，CMOS设计规则要求HV NMOS部分与任何PMOS部分之间进行间隔开。在该技术的示例性实施例中，提供了MEMS装置的二维阵列。包括NMOS器件(LV器件和HV器件)和PMOS器件(LV器件和HV器件)的控制电子器件以块的形式布置，每个控制电子器件块对应于两个均匀或基本相似的MEMS装置。这些两个像素的控制电子器件沿着阵列的第一维度按照条纹布置，然后沿着阵列的第二维度交替翻转以包括用于控制MEMS元件的整个阵列。
在一个实施例中，各个PMUT设备的二维阵列(例如，图1的PMUT设备100)对应于在一个或两个设备块中组织的控制电子设备。器件模块包括PMOS部分和NMOS部分。这些块以对应于PMUT阵列的条带/翻转布置进行布局。所描述的实施例的技术适用于具有集成控制电子器件的其他类型的MEMS阵列。这包括但不限于应用于惯性传感器、光学装置、显示装置、压力传感器、麦克风、喷墨打印机以及具有用于控制的集成混合信号电子设备的MEMS技术的其他应用。应当理解，虽然所描述的实施例可以指代用于控制MEMS装置和/或PMUT装置的CMOS控制元件，但是所描述的实施例并不旨在限于这些实现。
图25示出了根据实施例的包括PMOS半导体器件部分2510和NMOS半导体器件部分2520的示例性CMOS控制元件2500。在所示的实施例中，PMOS半导体器件部分2510包括HVPMOS半导体器件2512和LV PMOS半导体器件2514，并且NMOS半导体器件部分2520包括HVNMOS半导体器件2522和LV NMOS半导体器件2524。在一个实施例中，图25示出了用于MEMS阵列的一个CMOS控制元件2500的控制电子器件(例如，半导体器件)的布局，其中，一个MEMS装置与一个CMOS控制元件之间存在一一对应关系。PMOS半导体器件部分2510包括LV PMOS半导体器件2512(例如，数字逻辑和/或模拟信号处理)，并且NMOS半导体器件部分2520包括LVNMOS半导体器件2522，用于选择阵列中的元件(或像素)并控制元素级别的行为。LV器件逻辑包括以饱和模式、线性模式和截止模式操作以用于为数字控制提供逻辑0和1的小型CMOS电路，并且包括接收信号的LV模拟信号(例如，超声波形)处理。
PMOS半导体器件部分2510还包括HV PMOS半导体器件2514，并且NMOS半导体器件部分2520还包括HV NMOS半导体器件2524，其以模拟或数字模式操作以致动，放大或调节在它们之间转换的信号。一方面是电气领域，另一方面是机械领域。HV NMOS半导体器件2524中的晶体管使用负沟道操作(电子被传送)。HV PMOS半导体器件2514中的晶体管使用正沟道传输(空穴被传送)。来自半导体工艺的设计规则对混合信号CMOS控制元件2500的布局施加间距约束。例如，PMOS半导体器件部分2510和NMOS半导体器件部分2520之间需要间隔2530。在一个示例中，PMOS半导体器件部分2510和NMOS半导体器件部分2520之间需要40微米的距离。
图26示出了根据实施例的图25所示的CMOS控制元件的示例性二维阵列。图26示出了使用示例条带和翻转配置的、为二维阵列的图25所示的CMOS控制元件2500的布局。图26示出了4×4阵列的CMOS控制元件，其包括16个CMOS控制元件2500。然而，应当理解的是，该示例配置可以在任何数量的CMOS控制元件的阵列内使用，而不限于所示的实施例。在一个实施例中，控制块和MEMS像素之间存在一一对应关系(未示出)。因此，在示例阵列中示出了十六个控制块，其中，每个CMOS控制元件是控制块。
如图所示，CMOS控制元件2500被定位成使得PMOS半导体器件部分相邻并且使得NMOS半导体器件部分相邻。例如，相邻行的CMOS控制元件2500被定位成使得相邻的CMOS控制元件具有反射对称性。例如，顶行的CMOS控制元件2500与第二行的CMOS控制元件250沿着如线2550所示的相邻边缘具有反射对称性。应当理解的是，尽管CMOS控制元件的半导体器件部分被示出被定位成在每个CMOS控制元件上水平延伸，但是半导体器件还可以垂直定位(例如，相对于所示的实施例旋转90度)。
图27示出了根据实施例的示例CMOS控制块，其包括CMOS控制元件2700和CMOS控制元件2705二者，其中，CMOS控制元件2700包括PMOS半导体器件部分2710并且CMOS控制元件2705包括NMOS半导体器件部分2720。在一个实施例中，图27示出了用于MEMS阵列的一个控制块的控制电子器件(例如，半导体器件)的布局，其中，两个MEMS装置和一个控制块之间存在二对一的对应关系。控制块包括与两个MEMS装置相关联的混合信号电子器件。这些MEMS装置可以类似或者基本相似，而单个控制块将两个MEMS装置之间的类似元件关联在控制块的某些部分上。
在所示的实施例中，CMOS控制元件2700的PMOS半导体器件部分2710包括HV PMOS半导体器件2712和LV PMOS半导体器件2714。CMOS控制元件2705的NMOS半导体器件部分2720包括HV NMOS半导体器件2722和LV NMOS半导体器件2724。PMOS半导体器件部分2710包括LV PMOS半导体器件2712(例如，数字逻辑和/或模拟信号处理)，并且NMOS半导体器件部分2720包括LV NMOS半导体器件2722，用于选择阵列中的元件(或像素)并控制元素级别的行为。LV器件逻辑包括以饱和模式、线性模式和截止模式操作以用于为数字控制提供逻辑0和1的小型CMOS电路，并且包括接收信号的LV模拟信号(例如，超声波形)处理。
PMOS半导体器件部分2710还包括HV PMOS半导体器件2714，并且NMOS半导体器件部分2720还包括HV NMOS半导体器件2724，操作成以模拟模式或者数字模式对在电学领域和机器领域之间转换的信号进行致动、放大或调节。HV NMOS半导体器件2724中的晶体管使用负沟道操作(电子被传送)。HV PMOS半导体器件2714中的晶体管使用正沟道传输(空穴被传送)。来自半导体工艺的设计规则对混合信号CMOS控制元件2700和混合信号CMOS控制元件2705的布局施加间距约束。例如，PMOS半导体器件部分2710和NMOS半导体器件部分2720之间需要间隔2730。在一个示例中，PMOS半导体器件部分2710和NMOS半导体器件部分2720之间需要40微米的距离。
图28示出了根据实施例的图27所示的CMOS控制元件的示例性二维阵列。图28示出了使用示例条带和翻转配置的、呈二维阵列的图27的CMOS控制元件2700和CMOS控制元件2705的布局。图28示出了4×4阵列的CMOS控制元件，其包括8个CMOS控制元件2700并且包括8个CMOS控制元件2705。然而，应当理解的是，该示例配置可以在任何数量的CMOS控制元件的阵列内使用，而不限于所示的实施例。在一个实施例中，控制块和MEMS像素之间存在一一对应关系(未示出)。因此，在示例阵列中示出了十六个控制块，其中，每个CMOS控制元件是控制块。
如图所示，CMOS控制元件2700和CMOS控制元件2705被定位成使得PMOS半导体器件部分和NMOS半导体器件部分彼此不相邻并且以预定的间隔距离分开。例如，第一行(例如，顶行)的CMOS控制元件2700的PMOS半导体器件部分2710位于与第二行的CMOS控制元件2705相对的边缘上。此外，第二行的CMOS控制元件2705和第三行的CMOS控制元件2705具有反射对称性，使得NMOS半导体器件部分2720相邻。应当理解的是，尽管CMOS控制元件的半导体器件部分被示出被定位成在每个CMOS控制元件上水平延伸，但是半导体器件还可以垂直定位(例如，相对于所示的实施例旋转90度)。
参考图14，互连层1404被布置在装置层1402和CMOS层1406之间，并且包括用于将每个器件1410a至1410e电耦接至CMOS控制层1406的半导体器件的电连接。应当理解的是，互连层1404的所示电连接是示例性，并且可以预期不同类型和布局的电连接。此外，感测系统1400示出了与图19和图20中所示的CMOS控制元件的二维阵列的布局类似的示例。然而，本领域普通技术人员应当理解的是，图14的原理适用于其他实施例，例如图16、图17以及图22至图24中所示的CMOS控制元件的二维阵列。
如图所示，每个器件1410a至1410e被耦接至LV器件、HV PMOS器件以及HV NMOS器件。例如，器件1410a经由电连接1431电耦接至CMOS控制元件1420a的HV PMOS器件1424，并且经由电连接1430被电耦接至CMOS控制元件1420b的HV NMOS器件1426。类似地，器件1410b经由电连接1432被电耦接至CMOS控制元件1420a的HV PMOS器件1424，并且经由电连接1433被电耦接至CMOS控制元件1420b的HV NMOS器件1426。如图所示，尽管每个器件被电耦接至不同类别的半导体器件，但它们不一定被电耦接至其覆盖层的CMOS控制元件。相反，存在二对一的关系，由此两个相邻的设备共享两个相应的CMOS控制元件的半导体器件。
在所示的实施例中，每个CMOS控制元件包括LV器件。因此，每个器件被电耦接至其覆盖的CMOS控制元件的LV器件。例如，器件1410c经由电连接1434被电耦接至CMOS控制元件1420c的LV器件1422。在各种实施例中，LV器件通过电容器电隔离。如图所示，在一个实施例中，电连接1434包括电容器1436，使得LV器件1422通过电容器1436被电耦接至器件1410c。应当理解的是，可以使用电隔离LV器件的其他方式，例如通过另一高压器件连接。
在一个实施例中，一种电子设备包括以二维阵列布置的多个CMOS控制元件，其中，所述多个CMOS控制元件中的每个CMOS控制元件都包括两个半导体器件。所述多个CMOS控制元件包括第一CMOS控制元件子集(例如，CMOS控制元件1800)，第一CMOS控制元件子集中的每个CMOS控制元件包括第一类半导体器件和第二类半导体器件，第二CMOS控制元件子集(例如，CMOS控制元件1805)中的每个CMOS控制元件包括第一类半导体器件和第三类半导体器件。
在一个实施例中，第一类半导体器件包括低压器件(例如，LV器件1822)，第二类半导体器件包括高压PMOS器件(例如，HV PMOS器件1824)，以及第三类半导体器件包括高压NMOS器件(例如，HV NMOS器件1826)。在一个实施例中，第一类半导体器件包括低压器件，其包括低压PMOS器件(例如，子块1830)和低压NMOS器件(子块1836)。在一个实施例中，高压NMOS器件与高压PMOS器件和低压器件间隔至少40微米，并且其中，高压PMOS器件与低压器件间隔至少40微米。
所述多个CMOS控制元件被布置成二维阵列，使得第一类CMOS半导体器件仅与其他第一类CMOS半导体器件相邻，第二类CMOS半导体器件仅与其他第二类CMOS半导体器件相邻，以及第三类CMOS半导体器件仅与其他第三类CMOS半导体器件相邻。
在一个实施例中，电子设备还包括被布置成二维阵列的多个超声波换能器(例如，装置1410a至1410e)，其中，所述多个超声波换能器中的每个超声波换能器与多个CMOS控制元件中的CMOS控制元件相关联。在一个实施例中，超声波换能器是压电微机械超声波换能器(PMUT)装置(例如，PMUT装置100)。
在一个实施例中，电子设备还包括布置在多个CMOS控制元件和多个超声波换能器之间的互连层(例如，互连层1404)，所述互连层包括用于将每个超声波换能器电耦接至第一类半导体器件、第二类半导体器件以及第三类半导体器件的电连接。在一个实施例中，每个超声波换能器通过电容器电耦接至第一类器件。
在一个实施例中，二维阵列包括多行，其包括四行CMOS控制元件。第一行包括第一CMOS控制元件子集中的CMOS控制元件，其中，第二类半导体器件与第一行CMOS控制元件的第一边缘相邻，第一类半导体器件与第一行CMOS控制元件的第二边缘相邻，其中，第一行的第一边缘和第一行的第二边缘是第一行CMOS控制元件的相对置的边缘。第二行包括第二CMOS控制元件子集中的CMOS控制元件，其中，第一类半导体器件与第二行CMOS控制元件的第一边缘相邻，并且第三类半导体器件与第二行CMOS控制元件的第二边缘相邻，其中，第二行的第一边缘和第二行的第二边缘是第二行CMOS控制元件的相对置的边缘，并且其中，第二行的第一类半导体器件与第一行的第一类半导体器件相邻。第三行包括第二CMOS控制元件子集中的CMOS控制元件，其中，第三类半导体器件与第三行CMOS控制元件的第一边缘相邻，并且第一类半导体器件与第三行CMOS控制元件的第二边缘相邻，其中，第三行的第一边缘和第三行的第二边缘是第三行CMOS控制元件的相对置的边缘，并且其中，第三行的第三类半导体器件与第二行的第三类半导体器件相邻。并且，第四行包括第一CMOS控制元件子集中的CMOS控制元件，其中，第一类半导体器件与第四行CMOS控制元件的第一边缘相邻，并且第二类半导体器件与第四行CMOS控制元件的第二边缘相邻，其中，第四行的第一边缘和第四行的第二边缘是第四行CMOS控制元件的相对置的边缘，并且其中，第四行的第一类半导体器件与第三行的第一类半导体器件相邻。
在另一实施例中，二维阵列包括多行，其包括第一对行组和第二对行组。第一对行组包括第一CMOS控制元件子集中的CMOS控制元件，其中，第一对行组的第一行的CMOS控制元件与第一对行组的第二行的CMOS控制元件关于第一对行组的第一行与第一对行组的第二行的相邻边缘具有反射对称性。第二对行组包括第二CMOS控制元件子集中的CMOS控制元件，其中，第二对行组的第一行的CMOS控制元件与第二对行组的第二行的CMOS控制元件关于第二对行组的第一行与第二对行组的第二行的相邻边缘具有反射对称性。第一对行组和第二对行组在二维阵列内交错。
在另一实施例中，一种电子设备包括以二维阵列布置的多个CMOS控制元件，其中，所述多个CMOS控制元件中的每个CMOS控制元件都包括三个半导体器件。在本实施例中，这三个半导体器件中的每个半导体器件被布置在CMOS控制元件的不同拐角处并且以间隔宽度间隔开，其中，半导体器件包括第一类半导体器件、第二类半导体器件以及第三类半导体器件。
在一个实施例中，第一类半导体器件包括低压器件(例如，LV器件1522)，第二类半导体器件包括高压PMOS器件(例如，HV PMOS器件1524)，以及第三类半导体器件包括高压NMOS器件(例如，HV NMOS器件1526)。在一个实施例中，第一类半导体器件包括低压器件，其包括低压PMOS器件和低压NMOS器件。在一个实施例中，高压NMOS器件与高压PMOS器件和低压器件间隔至少40微米，并且其中，高压PMOS器件与低压器件间隔至少40微米。
所述多个CMOS控制元件被布置成二维阵列，使得第一类CMOS半导体器件仅与其他第一类CMOS半导体器件相邻，第二类CMOS半导体器件仅与其他第二类CMOS半导体器件相邻，以及第三类CMOS半导体器件仅与其他第三类CMOS半导体器件相邻。
在一个实施例中，电子设备还包括被布置成二维阵列的多个超声波换能器，其中，所述多个超声波换能器中的每个超声波换能器与多个CMOS控制元件中的CMOS控制元件相关联。在一个实施例中，超声波换能器是压电微机械超声波换能器(PMUT)装置(例如，PMUT装置100)。
在一个实施例中，电子设备还包括布置在多个CMOS控制元件和多个超声波换能器之间的互连层(例如，互连层1404)，所述互连层包括用于将每个超声波换能器电耦接至第一类半导体器件、第二类半导体器件以及第三类半导体器件的电连接。在一个实施例中，每个超声波换能器通过电容器电耦接至第一类器件。
在一个实施例中，多个CMOS控制元件被布置在二维阵列内，使得具有相邻边缘的CMOS控制元件内的半导体器件关于CMOS控制元件的相邻边缘具有反射对称性。在一个实施例中，多个CMOS控制元件布置在二维阵列内，使得具有相邻拐角的CMOS控制元件内的半导体器件关于CMOS控制元件的相邻拐角具有180度旋转对称性。
在另一实施例中，一种电子设备包括以二维阵列布置的多个CMOS控制元件，所述多个CMOS控制元件中的每个CMOS控制元件都包括半导体器件。所述多个CMOS控制元件包括第一CMOS控制元件子集，其包括第一类半导体器件；第二CMOS控制元件子集，其包括第二类半导体器件，以及第三CMOS控制元件子集，其包括第三类半导体器件。
在一个实施例中，第一类半导体器件包括低压器件(例如，LV器件2022)，第二类半导体器件包括高压PMOS器件(例如，HV PMOS器件2024)，以及第三类半导体器件包括高压NMOS器件(例如，HV NMOS器件2026)。在一个实施例中，第一类半导体器件包括低压器件，其包括低压PMOS器件和低压NMOS器件。在一个实施例中，高压NMOS器件与高压PMOS器件和低压器件间隔至少40微米，并且其中，高压PMOS器件与低压器件间隔至少40微米。
所述多个CMOS控制元件被布置成二维阵列，使得第一类CMOS半导体器件仅与其他第一类CMOS半导体器件相邻，第二类CMOS半导体器件仅与其他第二类CMOS半导体器件相邻，以及第三类CMOS半导体器件仅与其他第三类CMOS半导体器件相邻。
在一个实施例中，电子设备还包括被布置成二维阵列的多个超声波换能器，其中，所述多个超声波换能器中的每个超声波换能器与多个CMOS控制元件中的CMOS控制元件相关联。在一个实施例中，超声波换能器是压电微机械超声波换能器(PMUT)装置(例如，PMUT装置100)。
在一个实施例中，电子设备还包括布置在多个CMOS控制元件和多个超声波换能器之间的互连层(例如，互连层1404)，所述互连层包括用于将每个超声波换能器电耦接至第一类半导体器件、第二类半导体器件以及第三类半导体器件的电连接。在一个实施例中，每个超声波换能器通过电容器电耦接至第一类器件。
在一个实施例中，二维阵列是多行CMOS控制元件。第一行包括第一CMOS控制元件子集(例如，控制元件2005)中的CMOS控制元件，其中，第一类半导体器件被布置在第一CMOS控制元件子集中的CMOS控制元件内并跨越或占据第一CMOS控制元件子集中的CMOS控制元件的宽度，使得第一行中的相邻CMOS控制元件中的第一类半导体器件相邻。第二行包括第二CMOS控制元件子集(例如，控制元件2000)中的CMOS控制元件，其中，第二类半导体器件被布置在第二CMOS控制元件子集中的CMOS控制元件内并跨越或占据第二CMOS控制元件子集中的CMOS控制元件的宽度，使得第二行中的相邻CMOS控制元件中的第二类半导体器件相邻。第三行包括第三CMOS控制元件子集(例如，控制元件2010)中的CMOS控制元件，其中，第三类半导体器件被布置在第三CMOS控制元件子集中的CMOS控制元件内并跨越或占据第三CMOS控制元件子集中的CMOS控制元件的宽度，使得第三行中的相邻CMOS控制元件中的第三类半导体器件相邻。
在一个实施例中，所述多行以ABACAB模式进行布置。例如，所述模式包括多个第一行中的第一行(A)、多个第二行中的第二行(B)、多个第一行中的第一行(A)、多个第三行中的第三行(C)，以及多个第一行中的第一行(A)。在另一个实施例中，多行以ABCABC模式排列。例如，所述模式包括多个第一行中的第一行(A)、多个第二行中的第二行(B)、多个第三行中的第三行(C)以及多个第一行中的第一行(A)。应当理解的是，可以预期用于布置行的其他模式。
在一个实施例中，电子设备包括被布置成二维阵列的多个CMOS控制元件，其中，多个CMOS控制元件中的每个CMOS控制元件包括半导体器件。所述多个CMOS控制元件均包括PMOS半导体器件部分和NMOS半导体器件部分，PMOS半导体器件部分包括高压PMOS器件和低压PMOS器件，NMOS半导体器件部分包括高压NMOS器件和低压NMOS器件。所述多个CMOS控制元件被布置成二维阵列，使得所述多个CMOS控制元件中的CMOS控制元件的PMOS半导体器件部分仅与所述多个CMOS控制元件中的相邻CMOS控制元件的其他PMOS半导体器件部分相邻，并且使得所述多个CMOS控制元件的CMOS控制元件的NMOS半导体器件部分仅与所述多个CMOS控制元件中的相邻CMOS控制元件的其他NMOS半导体器件部分相邻。在一个实施例中，PMOS半导体器件部分和NMOS半导体器件部分分隔至少40微米。
在一个实施例中，电子设备还包括被布置成二维阵列的多个超声波换能器(例如，装置1410a至1410e)，其中，所述多个超声波换能器中的每个超声波换能器与多个CMOS控制元件中的CMOS控制元件相关联。在一个实施例中，超声波换能器是压电微机械超声波换能器(PMUT)装置(例如，PMUT装置100)。
在一个实施例中，电子设备还包括布置在多个CMOS控制元件和多个超声波换能器之间的互连层(例如，互连层1404)，所述互连层包括用于将每个超声波换能器电连接至PMOS半导体器件部分的半导体器件和NMOS半导体器件部分的半导体器件的电连接。在一个实施例中，电连接用于将每个超声波换能器互连至PMOS半导体器件部分的高压PMOS器件和低压PMOS器件以及NMOS半导体器件部分的高压NMOS器件和低压NMOS器件。
在一个实施例中，二维阵列包括多行CMOS控制元件，其中，相邻行具有交替定向的CMOS控制元件，使得第一行的CMOS控制元件与第二行的CMOS控制元件关于第一行与第二行的相邻边缘具有反射对称性。在一个实施例中，CMOS控制元件与相邻的CMOS控制元件关于相邻边缘具有反射对称性。
在一个实施例中，一种电子设备包括以二维阵列布置的多个CMOS控制元件，其中，所述多个CMOS控制元件中的每个CMOS控制元件都包括半导体器件。所述多个CMOS控制包括第一CMOS控制元件子集和第二CMOS控制元件子集，第一CMOS控制元件子集包括PMOS半导体器件部分，所述PMOS半导体器件部分包括高压PMOS器件和低压PMOS器件，第二CMOS控制元件子集包括NMOS半导体器件部分，所述NMOS半导体器件部分包括高压NMOS器件和低压NMOS器件。所述多个CMOS控制元件被布置成二维阵列，使得第一CMOS控制元件子集中的CMOS控制元件的PMOS半导体器件部分仅与第一CMOS控制元件子集中的相邻CMOS控制元件的其他PMOS半导体器件部分相邻，并且使得第二CMOS控制元件子集中的CMOS控制元件的NMOS半导体器件部分仅与第二CMOS控制元件子集中的相邻CMOS控制元件的其他NMOS半导体器件部分相邻。在一个实施例中，相邻CMOS控制元件的PMOS半导体器件部分和NMOS半导体器件部分相隔至少40微米。
在一个实施例中，电子设备还包括被布置成二维阵列的多个超声波换能器(例如，装置1410a至1410e)，其中，所述多个超声波换能器中的每个超声波换能器与多个CMOS控制元件中的CMOS控制元件相关联。在一个实施例中，超声波换能器是压电微机械超声波换能器(PMUT)设备(例如，PMUT设备100)。
在一个实施例中，电子设备还包括布置在多个CMOS控制元件和多个超声波换能器之间的互连层(例如，互连层1404)，所述互连层包括用于将每个超声波换能器电连接至PMOS半导体器件部分的半导体器件和NMOS半导体器件部分的半导体器件的电连接。在一个实施例中，电连接用于将每个超声波换能器互连至PMOS半导体器件部分的高压PMOS器件和低压PMOS器件以及NMOS半导体器件部分的高压NMOS器件和低压NMOS器件。
在一个实施例中，二维阵列包括多行，其中，第一行包括第一CMOS控制元件子集中的CMOS控制元件，其中PMOS半导体器件部分的半导体器件与第一边缘相邻。第一行的CMOS控制元件，其中，第一行的第一边缘和第一行的第二边缘是第一行的CMOS控制元件的相对边缘。第二行包括第二CMOS控制元件子集中的CMOS控制元件，其中，NMOS半导体器件部分的半导体器件与第二行的CMOS控制元件的第一边缘相邻，其中，第二行的第一边缘和第二行的第二边缘是第二行的CMOS控制元件的相对边缘，并且其中，第二行的第二边缘与第一行的第二边缘相邻。第三行包括第二CMOS控制元件子集中的CMOS控制元件，其中NMOS半导体器件部分的半导体器件与第三行的CMOS控制元件的第一边缘相邻，其中，第三行的第一边缘第三行的第二边缘是第三行的CMOS控制元件的相对边缘，并且其中，第三行的第一边缘与第二行的第一边缘相邻。第四行包括第一CMOS控制元件子集中的CMOS控制元件，其中PMOS半导体器件部分的半导体器件与第四行的CMOS控制元件的第一边缘相邻，其中，第四行的第一边缘第四行的第二边缘是第四行的CMOS控制元件的相对边缘，并且第四行的第二边缘与第三行的第二边缘相邻。在一个实施例中，所述多行还包括第五行，所述第五行包括所述第一CMOS控制元件中的子集中的CMOS控制元件，其中，所述PMOS半导体器件部分的半导体器件与所述第五行CMOS控制元件的第一边缘相邻，其中，第五行的第一边缘和第五行的第二边缘是第五行CMOS控制元件的相对边缘，并且其中，第五行的第一边缘与第四行的第一边缘相邻。
在一个实施例中，二维阵列包括多行，其中，第一对行组包括第一CMOS控制元件子集中的CMOS控制元件，其中，第一对行组的第一行的CMOS控制元件与第一对行组的第二行的CMOS控制元件关于第一对行组的第一行与第一对行组的第二行的相邻边缘具有反射对称性，使得第一对行组的第一行的PMOS半导体器件部分与第一对行组的第二行的PMOS半导体器件部分相邻。第二对行组包括第二CMOS控制元件子集中的CMOS控制元件，其中，第二对行组的第一行的CMOS控制元件与第二对行组的第二行的CMOS控制元件关于第二对行组的第一行与第二对行组的第二行的相邻边缘具有反射对称性，使得第二对行组的第一行的NMOS半导体器件部分与第二对行组的第二行的NMOS半导体器件部分相邻。在各种实施例中，第一对行组和第二对行组在二维阵列内交错。
作为简短摘要，本文至少公开了以下几个主要概念：
概念1、一种电子设备，包括：
多个CMOS控制元件，所述多个CMOS控制元件阵列被布置成二维阵列，所述多个CMOS控制元件中的每个CMOS控制元件包括两个半导体器件，所述多个CMOS控制元件包括：
第一CMOS控制元件子集，所述第一CMOS控制元件子集中的每个CMOS控制元件包括第一类半导体器件和第二类半导体器件；以及
第二CMOS控制元件子集，所述第二CMOS控制元件子集中的每个CMOS控制元件包括第一类半导体器件和第三类半导体器件；
其中，所述多个CMOS控制元件被布置成二维阵列，使得第一类CMOS半导体器件仅与其他第一类CMOS半导体器件相邻，第二类CMOS半导体器件仅与其他第二类CMOS半导体器件相邻，以及第三类CMOS半导体器件仅与其他第三类CMOS半导体器件相邻。
概念2、根据概念1的电子设备，还包括：
多个超声波换能器，所述多个超声波换能器被布置成二维阵列，所述多个超声波换能器中的每个超声波换能器与所述多个CMOS控制元件中的CMOS控制元件相关联。
概念3、根据概念2所述的电子设备，其中，所述超声波换能器是压电微机械超声波换能器(PMUT)装置。
概念4、根据概念2所述的电子设备，还包括：
布置在所述多个CMOS控制元件与所述多个超声波换能器之间的互连层，所述互连层包括用于将每个超声波换能器电耦接至第一类半导体器件、第二类半导体器件以及第三类半导体器件的电连接。
概念5、根据概念4所述的电子设备，其中，每个超声波换能器通过电容器电耦接至第一类器件。
概念6、根据概念1所述的电子设备，其中，第一类半导体器件包括低压器件，第二类半导体器件包括高压PMOS器件，以及第三类半导体器件包括高压NMOS器件。
概念7、根据概念6所述的电子设备，其中，第一类半导体器件包括包括低压NMOS器件和低压PMOS器件的低压器件。
概念8、根据概念1所述的电子设备，其中，所述二维阵列包括多行，所述多行包括：
第一行，所述第一行包括第一CMOS控制元件子集中的CMOS控制元件，其中，所述第二类半导体器件与第一行的CMOS控制元件的第一边缘相邻，所述第一类半导体器件与第一行的CMOS控制元件的第二边缘相邻，其中，第一行的第一边缘和第一行的第二边缘是第一行CMOS控制元件的相对边缘；
第二行，所述第二行包括第二CMOS控制元件子集中的CMOS控制元件，其中，第一类半导体器件与第二行的CMOS控制元件的第一边缘相邻，以及第三类半导体器件与第二行的CMOS控制元件的第二边缘相邻，其中，第二行的第一边缘和第二行的第二边缘是第二行的CMOS控制元件的相对边缘，并且其中，第二行的第一类半导体器件与第一行的第一类半导体器件相邻；
第三行，所述第三行包括第二CMOS控制元件子集中的CMOS控制元件，其中，所述第三类半导体器件与第三行的CMOS控制元件的第一边缘相邻，并且第一类半导体器件与第三行的CMOS控制元件的第二边缘相邻，其中，第三行的第一边缘和第三行的第二边缘是第三行的CMOS控制元件的相对边缘，以及其中，第三行的第三类半导体器件与第二行的第三类半导体器件相邻；以及
第四行，所述第四行包括第一CMOS控制元件子集中的CMOS控制元件，其中，第一类半导体器件与第四行的CMOS控制元件的第一边缘相邻并且第二类半导体器件与第二行的CMOS控制元件的第二边缘相邻，其中，第四行的第一边缘和第四行的第二边缘是第四行的CMOS控制元件的相对边缘，以及其中，第四行的第一类半导体器件与第三行的第一类半导体器件相邻。
概念9、根据概念1所述的电子设备，其中，所述二维阵列包括多行，所述多行包括：
第一对行组，所述第一对行组包括第一CMOS控制元件子集中的CMOS控制元件，其中，第一对行组中的第一行的CMOS控制元件与第一对行组中的第二行的CMOS控制元件关于第一对行组的第一行与第一对行组的第二行的相邻边缘具有反射对称性；以及
第二对行组，所述第二对行组包括第二CMOS控制元件子集中的CMOS控制元件，其中，第二对行组中的第一行的CMOS控制元件与第二对行组中的第二行的CMOS控制元件关于第二对行组的第一行与第二对行组的第二行的相邻边缘具有反射对称性；
其中，第一对行组与第二对行组在二维阵列中交错。
概念10、一种电子设备，包括：
多个CMOS控制元件，所述多个CMOS控制元件被布置成二维阵列，所述多个CMOS控制元件中的每个CMOS控制元件包括三个半导体器件，其中，所述三个半导体器件中的每个半导体器件被布置在CMOS控制元件的不同拐角处并且通过间隔宽度分隔开，所述半导体器件包括：
第一类半导体器件；
第二类半导体器件；以及
第三类半导体器件；
其中，所述多个CMOS控制元件被布置成二维阵列，使得第一类CMOS半导体器件仅与其他第一类CMOS半导体器件相邻，第二类CMOS半导体器件仅与其他第二类CMOS半导体器件相邻，以及第三类CMOS半导体器件仅与其他第三类CMOS半导体器件相邻。
概念11、根据概念10所述的电子设备，还包括：
多个超声波换能器，所述多个超声波换能器被布置成二维阵列，所述多个超声波换能器中的每个超声波换能器与所述多个CMOS控制元件中的CMOS控制元件相关联。
概念12、根据概念11所述的电子设备，其中，所述超声波换能器是压电微机械超声波换能器(PMUT)装置。
概念13、根据概念11所述的电子设备，还包括：
布置在所述多个CMOS控制元件与所述多个超声波换能器之间的互连层，所述互连层包括用于将每个超声波换能器电耦接至第一类半导体器件、第二类半导体器件以及第三类半导体器件的电连接。
概念14、根据概念13所述的电子设备，其中，每个超声波换能器通过电容器电耦接至第一类器件。
概念15、根据概念10所述的电子设备，其中，第一类半导体器件包括低压器件，第二类半导体器件包括高压PMOS器件，以及第三类半导体器件包括高压NMOS器件。
概念16、根据概念15所述的电子设备，其中，第一类半导体器件包括包括低压NMOS器件和低压PMOS器件的低压器件。
概念17、根据概念10所述的电子设备，其中，所述多个CMOS控制元件被布置在二维阵列内，使得具有相邻边缘的CMOS控制元件内的半导体器件关于CMOS控制元件的相邻边缘具有反射对称性。
概念18、根据概念10所述的电子设备，其中，所述多个CMOS控制元件被布置在二维阵列内，使得具有相邻拐角的CMOS控制元件内的半导体器件关于CMOS控制元件的相邻拐角具有180度旋转对称性。
概念19、一种电子设备，包括
多个CMOS控制元件，所述多个CMOS控制元件被布置成二维阵列，多个CMOS控制元件中的每个CMOS控制元件包括半导体器件，所述多个CMOS控制元件包括：
包括第一类半导体器件的第一CMOS控制元件子集；
包括第二类半导体器件的第二CMOS控制元件子集；以及
包括第三类半导体器件的第三CMOS控制元件子集；
其中，所述多个CMOS控制元件被布置成二维阵列，使得：第一类CMOS半导体器件仅与其他第一类CMOS半导体器件相邻，第二类CMOS半导体器件仅与其他第二类CMOS半导体器件相邻，以及第三类CMOS半导体器件仅与其他第三类CMOS半导体器件相邻。
概念20、根据概念19所述的电子设备，还包括：
多个超声波换能器，所述多个超声波换能器被布置成二维阵列，所述多个超声波换能器中的每个超声波换能器与所述多个CMOS控制元件中的CMOS控制元件相关联。
概念21、根据概念20所述的电子设备，其中，所述超声波换能器是压电微机械超声波换能器(PMUT)装置，其中，PMUT装置包括中心用销固定的膜。
概念22、根据概念20所述的电子设备，还包括：
布置在所述多个CMOS控制元件与所述多个超声波换能器之间的互连层，所述互连层包括用于将每个超声波换能器电耦接至第一类半导体器件、第二类半导体器件以及第三类半导体器件的电连接。
概念23、根据概念22所述的电子设备，其中，每个超声波换能器通过电容器电耦接至第一类器件。
概念24、根据概念19所述的电子设备，其中，第一类半导体器件包括低压器件，第二类半导体器件包括高压PMOS器件，以及第三类半导体器件包括高压NMOS器件。
概念25、根据概念24所述的电子设备，其中，第一类半导体器件包括包括低压NMOS器件和低压PMOS器件的低压器件。
概念26、根据概念19所述的电子设备，其中，所述二维阵列包括多行，所述多行包括：
第一行，所述第一行包括第一CMOS控制元件子集中的CMOS控制元件，其中，第一类半导体器件被布置在第一CMOS控制元件子集中的CMOS控制元件内并且跨越或占据第一CMOS控制元件子集中的CMOS控制元件的宽度，使得第一行中的相邻CMOS控制元件的第一类半导体器件相邻；
第二行，所述第二行包括第二CMOS控制元件子集中的CMOS控制元件，其中，第二类半导体器件被布置在第二CMOS控制元件子集中的CMOS控制元件内并且跨越或占据第二CMOS控制元件子集中的CMOS控制元件的宽度，使得第二行中的相邻CMOS控制元件中的第二类半导体器件相邻；以及
第三行，所述第三行包括第三CMOS控制元件子集中的CMOS控制元件，其中，第三类半导体器件被布置在第三CMOS控制元件子集中的CMOS控制元件内并跨越或占据第三CMOS控制元件子集中的CMOS控制元件的宽度，使得第三行中的相邻CMOS控制元件中的第三类半导体器件相邻。
概念27、根据概念26所述的电子设备，其中，所述多行按照包括多个第一行、多个第二行以及多个第三行的模式或图案进行布置，所述模式或图案包括：
所述多个第一行中的第一行；
所述多个第二行中的第二行；
所述多个第一行中的第一行；
所述多个第三行中的第三行；以及
所述多个第一行中的第一行。
概念28、根据概念26所述的电子设备，其中，所述多行按照包括多个第一行、多个第二行以及多个第三行的模式或图案进行布置，所述模式或图案包括：
多个第一行中的第一行；
多个第二行中的第二行；
多个第三行中的第三行；以及
多个第一行中的第一行。
概念29、一种电子设备，包括：
多个CMOS控制元件，所述多个CMOS控制元件被布置成二维阵列，多个CMOS控制元件中的每个CMOS控制元件包括半导体器件，所述多个CMOS控制元件包括：
PMOS半导体器件部分，所述PMOS半导体器件部分包括高压PMOS器件和低压PMOS器件；以及
NMOS半导体器件部分，所述NMOS半导体器件部分包括高压NMOS器件和低压NMOS器件；
其中，所述多个CMOS控制元件被布置成二维阵列，使得所述多个CMOS控制元件中的CMOS控制元件的PMOS半导体器件部分仅与所述多个CMOS控制元件中的相邻CMOS控制元件的其他PMOS半导体器件部分相邻，并且使得所述多个CMOS控制元件的CMOS控制元件的NMOS半导体器件部分仅与所述多个CMOS控制元件中的相邻CMOS控制元件的其他NMOS半导体器件部分相邻。
概念30、根据概念29所述的电子设备，还包括：
多个超声波换能器，所述多个超声波换能器被布置成二维阵列，所述多个超声波换能器中的每个超声波换能器与所述多个CMOS控制元件中的CMOS控制元件相关联。
概念31、根据概念30所述的电子设备，其中，所述超声波换能器是压电微机械超声波换能器(PMUT)装置。
概念32、根据概念30所述的电子设备，还包括：
布置在所述多个CMOS控制元件与所述多个超声波换能器之间的互连层，所述互连层包括用于将每个超声波换能器电互连至所述PMOS半导体器件部分的半导体器件并且将每个超声波换能器电互连至所述NMOS半导体器件部分的半导体器件的电连接。
概念33、根据概念32所述的电子设备，所述电连接用于将每个超声波换能器互连至PMOS半导体器件部分的高压PMOS器件和低压PMOS器件以及NMOS半导体器件部分的高压NMOS器件和低压NMOS器件。
概念34、根据概念29所述的电子设备，其中，所述二维阵列包括多行CMOS控制元件，其中，相邻行具有交替定向的CMOS控制元件，使得第一行的CMOS控制元件与第二行的CMOS控制元件关于第一行与第二行的相邻边缘具有反射对称性。
概念35、根据概念29所述的电子设备，其中，CMOS控制元件与相邻CMOS控制元件关于相邻边缘具有反射对称性。
概念36、一种电子设备，包括：
多个CMOS控制元件，所述多个CMOS控制元件被布置成二维阵列，多个CMOS控制元件中的每个CMOS控制元件包括半导体器件，所述多个CMOS控制元件包括：
第一CMOS控制元件子集，所述第一CMOS控制元件子集包括PMOS半导体器件部分，所述PMOS半导体器件部分包括高压PMOS器件和低压PMOS器件；以及
第二CMOS控制元件子集，所述第二CMOS控制元件子集包括NMOS半导体器件部分，所述NMOS半导体器件部分包括高压NMOS器件和低压NMOS器件；
其中，所述多个CMOS控制元件被布置成二维阵列，使得所述第一CMOS控制元件子集中的CMOS控制元件的PMOS半导体器件部分仅与所述第一CMOS控制元件子集中的相邻CMOS控制元件的其他PMOS半导体器件部分相邻，并且使得所述第二CMOS控制元件子集中的CMOS控制元件的NMOS半导体器件部分仅与所述第二CMOS控制元件子集中的相邻CMOS控制元件的其他NMOS半导体器件部分相邻。
概念37、根据概念36所述的电子设备，还包括：
多个超声波换能器，所述多个超声波换能器被布置成二维阵列，所述多个超声波换能器中的每个超声波换能器与所述多个CMOS控制元件中的CMOS控制元件相关联。
概念38、根据概念37所述的电子设备，其中，所述超声波换能器是压电微机械超声波换能器(PMUT)装置。
概念39、根据概念37所述的电子设备，还包括：
布置在所述多个CMOS控制元件与所述多个超声波换能器之间的互连层，所述互连层包括用于将每个超声波换能器电互连至所述PMOS半导体器件部分的半导体器件和所述NMOS半导体器件部分的半导体器件的电连接。
概念40、根据概念39所述的电子设备，所述电连接用于将每个超声波换能器互连至PMOS半导体器件部分的高压PMOS器件和低压PMOS器件以及NMOS半导体器件部分的高压NMOS器件和低压NMOS器件。
概念41、根据概念36所述的电子设备，其中，所述二维阵列包括多行，所述多行包括：
第一行，所述第一行包括第一CMOS控制元件子集中的CMOS控制元件，其中，所述PMOS半导体器件部分中的半导体器件与第一行CMOS控制元件的第一边缘相邻，其中，第一行的第一边缘和第一行的第二边缘是第一行的CMOS控制元件的相对边缘；
第二行，所述第二行包括第二CMOS控制元件子集中的CMOS控制元件，其中，NMOS半导体器件部分中的半导体器件与第二行的CMOS控制元件的第一边缘相邻，其中，第二行的第一边缘和第二行的第二边缘是第二行的CMOS控制元件的相对边缘，并且其中，第二行的第二边缘与第一行的第二边缘相邻；
第三行，所述第三行包括第二CMOS控制元件子集中的CMOS控制元件，其中，NMOS半导体器件部分中的半导体器件与第三行的CMOS控制元件的第一边缘相邻，其中，第三行的第一边缘和第三行的第二边缘是第三行的CMOS控制元件的相对边缘，并且其中，第三行的第一边缘与第二行的第一边缘相邻；以及
第四行，所述第四行包括第一CMOS控制元件子集中的CMOS控制元件，其中，PMOS半导体器件部分中的半导体器件与第四行的CMOS控制元件的第一边缘相邻，其中，第四行的第一边缘和第四行的第二边缘是第四行的CMOS控制元件的相对边缘，并且其中，第四行的第二边缘与第三行的第二边缘相邻。
概念42、根据概念41所述的电子设备，其中，所述多行还包括：
第五行，所述第五行包括所述第一CMOS控制元件中的子集中的CMOS控制元件，其中，所述PMOS半导体器件部分中的半导体器件与所述第五行CMOS控制元件的第一边缘相邻，其中，第五行的第一边缘和第五行的第二边缘是第五行中的CMOS控制元件的相对边缘，并且其中，第五行的第一边缘与第四行的第一边缘相邻。
概念43、根据概念36所述的电子设备，其中，所述二维阵列包括多行，所述多行包括：
第一对行组，所述第一对行组包括第一CMOS控制元件子集中的CMOS控制元件，其中，第一对行组中的第一行的CMOS控制元件与第一对行组中的第二行的CMOS控制元件关于第一对行组的第一行与第一对行组的第二行的相邻边缘具有反射对称性，使得：第一对行组中的第一行的PMOS半导体器件部分与第一对行组中的第二行的PMOS半导体器件部分相邻；以及
第二对行组，所述第二对行组包括第二CMOS控制元件子集中的CMOS控制元件，其中，第二对行组中的第一行的CMOS控制元件与第二对行组中的第二行的CMOS控制元件关于第二对行组的第一行与第二对行组的第二行的相邻边缘具有反射对称性，使得：第二对行组中的第一行的NMOS半导体器件部分与第二对行组中的第二行的NMOS半导体器件部分相邻；
其中，第一对行组与第二对行组在二维阵列中交错。
概念44、一种电子设备，包括：
多个CMOS控制元件，所述多个CMOS控制元件被布置成二维阵列，多个CMOS控制元件中的每个CMOS控制元件包括半导体器件，所述多个CMOS控制元件各自都包括：
PMOS半导体器件部分，所述PMOS半导体器件包括高压PMOS器件和低压PMOS器件；以及
NMOS半导体器件部分，所述NMOS半导体器件部分包括高压NMOS器件和低压NMOS器件；
多个超声波换能器，所述多个超声波换能器被布置成二维阵列，所述多个超声波换能器中的每个超声波换能器都与多个CMOS控制元件中的CMOS控制元件相关联；以及
被布置在多个CMOS控制元件与多个超声波换能器之间的互连层，所述互连层包括用于将每个超声波换能器互连至PMOS半导体器件部分的高压PMOS器件和低压PMOS器件以及NMOS半导体器件部分的高压NMOS器件和低压NMOS器件的电连接；
其中，所述多个CMOS控制元件被布置成二维阵列，使得：所述多个CMOS控制元件中的CMOS控制元件的PMOS半导体器件部分仅与多个CMOS控制元件中的相邻CMOS控制元件的其他PMOS半导体器件部分相邻，并且使得：多个CMOS控制元件中的CMOS控制元件的NMOS半导体器件部分仅与多个CMOS控制元件中的相邻CMOS控制元件的其他NMOS半导体器件部分相邻。
概念45、根据概念44所述的电子设备，其中，所述二维阵列包括多行CMOS控制元件，其中，相邻行具有交替定向的CMOS控制元件，使得：第一行的CMOS控制元件与第二行的CMOS控制元件关于第一行与第二行的相邻边缘具有反射对称性。
概念46、根据概念44所述的电子设备，其中，CMOS控制元件与相邻的CMOS控制元件关于相邻边缘具有反射对称性。
概念47、根据概念44所述的电子设备，其中，所述超声波换能器是压电微机械超声波换能器(PMUT)装置。
概念48、根据概念47所述的电子设备，其中，所述PMUT设备包括中心被销固定的膜。
以上描述的内容包括本主题公开的示例。当然，出于描述主题的目的，不可能描述部件或方法的每个可想到的组合，但是应当理解的是，本主题公开的许多另外的组合和置换是可能的。因此，所要求保护的主题旨在涵盖落入所附权利要求的精神和范围内的所有这些改变、修改和变化。
特别地并且关于由上述部件、装置、电路、系统等执行的各种功能，除非另有说明，否则用于描述这些部件的术语(包括对“器件”的引用)旨在对应于执行所描述的部件的指定功能的任何部件(例如，功能等同物)，这些部件即使在结构上不等同于所公开的结构，但其在所要求保护的主题的本文中示出的示例性方面中执行功能。
已经关于若干部件之间的交互的方面对前述系统和部件进行了描述。可以理解的是，根据前述的各种排列和组合，这样的系统和部件可以包括那些部件或指定的子部件、一些指定的部件或子部件、和/或附加部件。子部件也可以实现为通信地耦接至其他部件而非被包括在父部件(分层)内的部件。另外，应该指出的是，一个或更多个部件可以组合成提供聚合功能的单个部件或者分成若干个单独的子部件。本文中所描述的任何部件还可以与本文未具体描述的一个或更多个其他部件交互。
另外，尽管可能仅关于若干实施方案中的一个实施方案而公开了本主题创新的特定特征，但是这样的特征可以与其他实施方案的一个或更多个其他特征组合，如对于任何给定或特定的应用可能期望和有利的。此外，就在详细描述或权利要求中使用的术语“包括”、“包含”、“具有”、“含有”、其变型以及其他类似词语而言，这些术语旨在以类似于术语“包括”作为开放的过渡词的方式解释而不排除任何附加或其他元件。
因此，呈现本文中所阐述的实施例和示例是为了最好地解释本发明的各种选定实施例及其特定应用，从而使本领域技术人员能够制造和使用本发明的实施例。然而，本领域技术人员将认识到的是，仅出于说明和示例的目的呈现了前述描述和示例。所阐述的描述并非旨在穷举或将本发明的实施例限于所公开的精确形式。

Claims (25)

1.一种电子设备，包括：
多个CMOS控制元件，所述多个CMOS控制元件被布置成二维阵列，所述多个CMOS控制元件中的每个CMOS控制元件包括两个半导体器件，所述多个CMOS控制元件包括：
第一CMOS控制元件子集，所述第一CMOS控制元件子集中的每个CMOS控制元件包括低压半导体器件和高压PMOS半导体器件；以及
第二CMOS控制元件子集，所述第二CMOS控制元件子集中的每个CMOS控制元件包括低压半导体器件和高压NMOS半导体器件；
其中，所述多个CMOS控制元件被布置成二维阵列，使得：低压半导体器件仅与其他低压半导体器件相邻，高压PMOS半导体器件仅与其他高压PMOS半导体器件相邻，以及高压NMOS半导体器件仅与其他高压NMOS半导体器件相邻。
2.根据权利要求1所述的电子设备，还包括：
多个超声波换能器，所述多个超声波换能器被布置成二维阵列，所述多个超声波换能器中的每个超声波换能器都与所述多个CMOS控制元件中的CMOS控制元件相关联。
3.根据权利要求2所述的电子设备，其中，所述超声波换能器是压电微机械超声波换能器PMUT装置。
4.根据权利要求2所述的电子设备，还包括：
布置在所述多个CMOS控制元件与所述多个超声波换能器之间的互连层，所述互连层包括用于将每个超声波换能器电耦接至低压半导体器件、高压PMOS半导体器件以及高压NMOS半导体器件的电连接。
5.根据权利要求4所述的电子设备，其中，每个超声波换能器通过电容器电耦接至低压半导体器件。
6.根据权利要求1所述的电子设备，其中，所述低压半导体器件包括低压NMOS器件和低压PMOS器件。
7.根据权利要求1所述的电子设备，其中，所述二维阵列包括多行，所述多行包括：
第一行，所述第一行包括所述第一CMOS控制元件子集中的CMOS控制元件，其中，所述高压PMOS半导体器件与第一行的CMOS控制元件的第一边缘相邻，所述低压半导体器件与第一行的CMOS控制元件的第二边缘相邻，其中，所述第一行的第一边缘和所述第一行的第二边缘是第一行的CMOS控制元件的相对置的边缘；
第二行，所述第二行包括所述第二CMOS控制元件子集中的CMOS控制元件，其中，低压半导体器件与第二行的CMOS控制元件的第一边缘相邻，以及高压NMOS半导体器件与第二行的CMOS控制元件的第二边缘相邻，其中，所述第二行的第一边缘和所述第二行的第二边缘是第二行的CMOS控制元件的相对置的边缘，并且其中，所述第二行的低压半导体器件与所述第一行的低压半导体器件相邻；
第三行，所述第三行包括所述第二CMOS控制元件子集中的CMOS控制元件，其中，所述高压NMOS半导体器件与第三行的CMOS控制元件的第一边缘相邻，并且低压半导体器件与第三行的CMOS控制元件的第二边缘相邻，其中，所述第三行的第一边缘和所述第三行的第二边缘是第三行的CMOS控制元件的相对置的边缘，以及其中，所述第三行的高压NMOS半导体器件与所述第二行的高压NMOS半导体相邻；以及
第四行，所述第四行包括所述第一CMOS控制元件子集中的CMOS控制元件，其中，低压半导体器件与第四行的CMOS控制元件的第一边缘相邻并且高压PMOS半导体器件与第二行的CMOS控制元件的第二边缘相邻，其中，所述第四行的第一边缘和所述第四行的第二边缘是第四行的CMOS控制元件的相对置的边缘，以及其中，所述第四行的低压半导体器件与所述第三行的低压半导体器件相邻。
8.根据权利要求1所述的电子设备，其中，所述二维阵列包括多行，所述多行包括：
第一对行组，所述第一对行组包括所述第一CMOS控制元件子集中的CMOS控制元件，其中，所述第一对行组中的第一行的CMOS控制元件与所述第一对行组中的第二行的CMOS控制元件关于所述第一对行组的第一行与所述第一对行组的第二行中的相邻边缘具有反射对称性；以及
第二对行组，所述第二对行组包括所述第二CMOS控制元件子集中的CMOS控制元件，其中，所述第二对行组中的第一行的CMOS控制元件与所述第二对行组中的第二行的CMOS控制元件关于所述第二对行组的第一行与所述第二对行组的第二行中的相邻边缘具有反射对称性；
其中，所述第一对行组与所述第二对行组在所述二维阵列中交错。
9.一种电子设备，包括：
多个CMOS控制元件，所述多个CMOS控制元件被布置成二维阵列，所述多个CMOS控制元件中的每个CMOS控制元件包括三个半导体器件，其中，所述三个半导体器件中的每个半导体器件被布置在CMOS控制元件的不同拐角处并且通过间隔宽度间隔开，所述半导体器件包括：
低压半导体器件；
高压PMOS半导体器件；以及
高压NMOS半导体器件；
其中，所述多个CMOS控制元件被布置成二维阵列，使得：低压半导体器件仅与其他低压半导体器件相邻，高压PMOS半导体器件仅与其他高压PMOS半导体器件相邻，以及高压NMOS半导体器件仅与其他高压NMOS半导体器件相邻。
10.根据权利要求9所述的电子设备，还包括：
多个超声波换能器，所述多个超声波换能器被布置成二维阵列，所述多个超声波换能器中的每个超声波换能器与所述多个CMOS控制元件中的CMOS控制元件相关联。
11.根据权利要求10所述的电子设备，其中，所述超声波换能器是压电微机械超声波换能器PMUT装置。
12.根据权利要求10所述的电子设备，还包括：
布置在所述多个CMOS控制元件与所述多个超声波换能器之间的互连层，所述互连层包括用于将每个超声波换能器电耦接至低压半导体器件、高压PMOS半导体器件以及高压NMOS半导体器件的电连接。
13.根据权利要求12所述的电子设备，其中，每个超声波换能器通过电容器电耦接至低压半导体器件。
14.根据权利要求9所述的电子设备，其中，所述低压半导体器件包括低压NMOS器件和低压PMOS器件。
15.根据权利要求9所述的电子设备，其中，所述多个CMOS控制元件被布置在二维阵列内，使得具有相邻边缘的CMOS控制元件内的半导体器件关于CMOS控制元件的相邻边缘具有反射对称性。
16.根据权利要求9所述的电子设备，其中，所述多个CMOS控制元件被布置在二维阵列内，使得具有相邻拐角的CMOS控制元件内的半导体器件关于CMOS控制元件的相邻拐角具有180度旋转对称性。
17.一种电子设备，包括：
多个CMOS控制元件，所述多个CMOS控制元件被布置成二维阵列，所述多个CMOS控制元件中的每个CMOS控制元件包括半导体器件，所述多个CMOS控制元件包括：
具有低压半导体器件的第一CMOS控制元件子集；
具有高压PMOS半导体器件的第二CMOS控制元件子集；以及
具有高压NMOS半导体器件的第三CMOS控制元件子集；
其中，所述多个CMOS控制元件被布置成二维阵列，使得：低压半导体器件仅与其他低压半导体器件相邻，高压PMOS半导体器件仅与其他高压PMOS半导体器件相邻，以及高压NMOS半导体器件仅与其他高压NMOS半导体器件相邻。
18.根据权利要求17所述的电子设备，还包括：
多个超声波换能器，所述多个超声波换能器被布置成二维阵列，所述多个超声波换能器中的每个超声波换能器与所述多个CMOS控制元件中的CMOS控制元件相关联。
19.根据权利要求18所述的电子设备，其中，所述超声波换能器是压电微机械超声波换能器PMUT装置，其中，PMUT装置包括中心被销固定的膜。
20.根据权利要求18所述的电子设备，还包括：
布置在所述多个CMOS控制元件与所述多个超声波换能器之间的互连层，所述互连层包括用于将每个超声波换能器电耦接至低压半导体器件、高压PMOS半导体器件以及高压NMOS半导体器件的电连接。
21.根据权利要求20所述的电子设备，其中，每个超声波换能器通过电容器电耦接至低压半导体器件。
22.根据权利要求17所述的电子设备，其中，低压半导体器件包括压NMOS器件和低压PMOS器件。
23.根据权利要求17所述的电子设备，其中，所述二维阵列包括多行，所述多行包括：
第一行，所述第一行包括第一CMOS控制元件子集中的CMOS控制元件，其中，低压半导体器件被布置在第一CMOS控制元件子集中的CMOS控制元件内并且跨越第一CMOS控制元件子集中的CMOS控制元件的宽度，使得所述第一行中的相邻CMOS控制元件中的低压半导体器件相邻；
第二行，所述第二行包括第二CMOS控制元件子集中的CMOS控制元件，其中，高压PMOS半导体器件被布置在第二CMOS控制元件子集中的CMOS控制元件内并且跨越第二CMOS控制元件子集中的CMOS控制元件的宽度，使得所述第二行中的相邻CMOS控制元件中的高压PMOS半导体器件相邻；以及
第三行，所述第三行包括第三CMOS控制元件子集中的CMOS控制元件，其中，高压NMOS半导体器件被布置在第三CMOS控制元件子集中的CMOS控制元件内并跨越第三CMOS控制元件子集中的CMOS控制元件的宽度，使得所述第三行中的相邻CMOS控制元件中的高压NMOS半导体器件相邻。
24.根据权利要求23所述的电子设备，其中，所述多行按照包括多个第一行、多个第二行以及多个第三行的模式进行布置，所述模式包括：
所述多个第一行中的第一行；
所述多个第二行中的第二行；
所述多个第一行中的第一行；
所述多个第三行中的第三行；以及
所述多个第一行中的第一行。
25.根据权利要求23所述的电子设备，其中，所述多行按照包括多个第一行、多个第二行以及多个第三行的模式进行布置，所述模式包括：
所述多个第一行中的第一行；
所述多个第二行中的第二行；
所述多个第三行中的第三行；以及
所述多个第一行中的第一行。
CN201780027434.2A 2016-05-04 2017-05-04 Cmos控制元件的二维阵列 Active CN109314175B (zh)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
US201662331919P 2016-05-04 2016-05-04
US62/331,919 2016-05-04
US201662334394P 2016-05-10 2016-05-10
US62/334,394 2016-05-10
US15/205,743 2016-07-08
US15/205,743 US10656255B2 (en) 2016-05-04 2016-07-08 Piezoelectric micromachined ultrasonic transducer (PMUT)
US15/294,130 2016-10-14
US15/294,186 US10325915B2 (en) 2016-05-04 2016-10-14 Two-dimensional array of CMOS control elements
US15/294,130 US10315222B2 (en) 2016-05-04 2016-10-14 Two-dimensional array of CMOS control elements
US15/294,186 2016-10-14
PCT/US2017/031134 WO2017192899A1 (en) 2016-05-04 2017-05-04 A two-dimensional array of cmos control elements

Publications (2)

Publication Number Publication Date
CN109314175A CN109314175A (zh) 2019-02-05
CN109314175B true CN109314175B (zh) 2023-07-25

Family

ID=58710094

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780027434.2A Active CN109314175B (zh) 2016-05-04 2017-05-04 Cmos控制元件的二维阵列

Country Status (3)

Country Link
EP (1) EP3453057B1 (zh)
CN (1) CN109314175B (zh)
WO (1) WO2017192899A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10315222B2 (en) 2016-05-04 2019-06-11 Invensense, Inc. Two-dimensional array of CMOS control elements
US10445547B2 (en) * 2016-05-04 2019-10-15 Invensense, Inc. Device mountable packaging of ultrasonic transducers
US10452887B2 (en) 2016-05-10 2019-10-22 Invensense, Inc. Operating a fingerprint sensor comprised of ultrasonic transducers
US11673165B2 (en) 2016-05-10 2023-06-13 Invensense, Inc. Ultrasonic transducer operable in a surface acoustic wave (SAW) mode
US10706835B2 (en) 2016-05-10 2020-07-07 Invensense, Inc. Transmit beamforming of a two-dimensional array of ultrasonic transducers
US10441975B2 (en) 2016-05-10 2019-10-15 Invensense, Inc. Supplemental sensor modes and systems for ultrasonic transducers
CN110298333B (zh) * 2019-07-05 2021-08-31 京东方科技集团股份有限公司 一种指纹识别单元及设备、指纹识别方法
US11176345B2 (en) 2019-07-17 2021-11-16 Invensense, Inc. Ultrasonic fingerprint sensor with a contact layer of non-uniform thickness
US11392789B2 (en) 2019-10-21 2022-07-19 Invensense, Inc. Fingerprint authentication using a synthetic enrollment image
US11460957B2 (en) 2020-03-09 2022-10-04 Invensense, Inc. Ultrasonic fingerprint sensor with a contact layer of non-uniform thickness
US11328165B2 (en) 2020-04-24 2022-05-10 Invensense, Inc. Pressure-based activation of fingerprint spoof detection

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6350652B1 (en) * 1998-10-23 2002-02-26 Stmicroelectronics S.R.L. Process for manufacturing nonvolatile memory cells with dimensional control of the floating gate regions
JP2011040467A (ja) * 2009-08-07 2011-02-24 Toshiba Corp 半導体装置
WO2014014968A1 (en) * 2012-07-16 2014-01-23 Cornell University Integrated circuits having integrated acoustic communication links
JP2014183229A (ja) * 2013-03-19 2014-09-29 Rohm Co Ltd 半導体装置および半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7313053B2 (en) * 2003-03-06 2007-12-25 General Electric Company Method and apparatus for controlling scanning of mosaic sensor array
TWI253746B (en) * 2003-10-24 2006-04-21 Fujitsu Ltd Semiconductor device group and method for fabricating the same, and semiconductor device and method for fabricating the same
US7052464B2 (en) * 2004-01-01 2006-05-30 General Electric Company Alignment method for fabrication of integrated ultrasonic transducer array
US7442570B2 (en) 2005-03-18 2008-10-28 Invensence Inc. Method of fabrication of a AL/GE bonding in a wafer packaging environment and a product produced therefrom
WO2007020694A1 (ja) * 2005-08-18 2007-02-22 Fujitsu Limited 半導体装置及びその製造方法
JP6319761B2 (ja) * 2013-06-25 2018-05-09 ローム株式会社 半導体装置
US9336346B2 (en) * 2014-01-30 2016-05-10 Qualcomm Technologies International, Ltd. Integral fabrication of asymmetric CMOS transistors for autonomous wireless state radios and sensor/actuator nodes
WO2016040333A2 (en) * 2014-09-08 2016-03-17 Invensense, Inc. Integrated piezoelectric microelectromechanical ultrasound transducer (pmut) on integrated circuit (ic) for fingerprint sensing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6350652B1 (en) * 1998-10-23 2002-02-26 Stmicroelectronics S.R.L. Process for manufacturing nonvolatile memory cells with dimensional control of the floating gate regions
JP2011040467A (ja) * 2009-08-07 2011-02-24 Toshiba Corp 半導体装置
WO2014014968A1 (en) * 2012-07-16 2014-01-23 Cornell University Integrated circuits having integrated acoustic communication links
JP2014183229A (ja) * 2013-03-19 2014-09-29 Rohm Co Ltd 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
EP3453057A1 (en) 2019-03-13
CN109314175A (zh) 2019-02-05
WO2017192899A1 (en) 2017-11-09
EP3453057B1 (en) 2022-03-02

Similar Documents

Publication Publication Date Title
US11440052B2 (en) Two-dimensional array of CMOS control elements
CN109314175B (zh) Cmos控制元件的二维阵列
US10325915B2 (en) Two-dimensional array of CMOS control elements
CN109196671B (zh) 压电式微加工超声换能器(pmut)
US11651611B2 (en) Device mountable packaging of ultrasonic transducers
US11471912B2 (en) Supplemental sensor modes and systems for ultrasonic transducers
CN109313890B (zh) 操作超声换能器的二维阵列
US11673165B2 (en) Ultrasonic transducer operable in a surface acoustic wave (SAW) mode
US10860831B2 (en) Image generation in an electronic device using ultrasonic transducers
US10632500B2 (en) Ultrasonic transducer with a non-uniform membrane
US8787116B2 (en) Collapsed mode operable cMUT including contoured substrate
US20200134280A1 (en) Fingerprint Sensor
CN114007765A (zh) 双层超声波换能器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant