CN109311659A - 用于集成的mems器件的装置和方法 - Google Patents
用于集成的mems器件的装置和方法 Download PDFInfo
- Publication number
- CN109311659A CN109311659A CN201780034773.3A CN201780034773A CN109311659A CN 109311659 A CN109311659 A CN 109311659A CN 201780034773 A CN201780034773 A CN 201780034773A CN 109311659 A CN109311659 A CN 109311659A
- Authority
- CN
- China
- Prior art keywords
- group
- integrated device
- integrated
- data
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000012360 testing method Methods 0.000 claims abstract description 109
- 230000005540 biological transmission Effects 0.000 claims abstract description 34
- 239000013078 crystal Substances 0.000 claims abstract description 24
- 230000004044 response Effects 0.000 claims abstract description 23
- 239000000853 adhesive Substances 0.000 claims abstract description 13
- 230000001070 adhesive effect Effects 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 34
- 238000012545 processing Methods 0.000 claims description 8
- 238000005520 cutting process Methods 0.000 claims description 4
- 230000005611 electricity Effects 0.000 claims description 3
- 241001416181 Axis axis Species 0.000 claims 1
- 241001269238 Data Species 0.000 claims 1
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 230000008569 process Effects 0.000 description 10
- 239000000463 material Substances 0.000 description 8
- 238000003860 storage Methods 0.000 description 8
- 230000033001 locomotion Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 241000234282 Allium Species 0.000 description 2
- 235000002732 Allium cepa var. cepa Nutrition 0.000 description 2
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000013101 initial test Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 101000934888 Homo sapiens Succinate dehydrogenase cytochrome b560 subunit, mitochondrial Proteins 0.000 description 1
- 102100025393 Succinate dehydrogenase cytochrome b560 subunit, mitochondrial Human genes 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 238000009924 canning Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C99/00—Subject matter not provided for in other groups of this subclass
- B81C99/0035—Testing
- B81C99/0045—End test of the packaged device
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C99/00—Subject matter not provided for in other groups of this subclass
- B81C99/0035—Testing
- B81C99/005—Test apparatus
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
Abstract
一种用于MEMS器件的方法包括：接收具有设置在粘合基板上的多个器件并具有相关的已知良好器件数据的切割晶片；响应于已知良好器件数据，从粘合基板移除来自多个器件的第一组器件；拾取第一组器件并将其放置到测试平台内的多个插座中；测试第一组集成器件，包括：在对第一组器件施加物理应力时，向第一组器件提供电力并接收来自第一组器件的电响应数据；响应于电响应数据，从第一组器件确定第二组器件；拾取第二组器件并将其放置到传输带介质中。
Description
相关申请的交叉引用
本发明是2016年4月4日提交的第62/318,142号美国非临时申请。出于所有目的，该申请的全部内容通过引用并入本文。
技术领域
本发明涉及集成电路生产。更具体地说，本发明涉及用于测试和封装具有CMOS和MEMS器件的集成的MEMS电路的方法。
背景技术
发明人发现当集成的MEMS器件为等于或小于约1.6mm×1.6mm(例如为1.1mm×1.1mm等)时，使用常规方法处理它们是困难的，并且可能对部件造成损害。例如，发明人发现，静电力使得分离、正确定位和封装这种小尺寸的MEMS器件变得困难。此外，发明人发现，取放机器、吹气和分选单元能够对这种器件施加大力并对这种尺寸的MEMS器件造成物理损坏。
所需要的是用于处理具有减少的缺点的MEMS的改进方法和装置。
发明内容
本发明涉及MEMS生产。更具体地，本发明涉及用于测试和封装MEMS器件的方法。
本发明的实施例公开了用于测试和封装MEMS器件的方法，所述方法包括：接收具有固定在粘合背衬(adhesive backing)上的单个化(singulated)MEMS管芯(dies)的切割晶片；从所述粘合背衬上移除已知良好管芯并将所述MEMS管芯安装在速率台上；通过向所述管芯供电来测试所述MEMS管芯：利用所述速率台操纵所述管芯并检测来自所述MEMS管芯的响应数据；从所述速率台中移除MEMS管芯；以及将通过测试的MEMS管芯放置到带传输介质中。
本发明的实施例公开了用于测试和封装MEMS器件的装置，所述装置包括：接收级，所述接收级用于接收具有固定在粘合背衬上的单个化MEMS管芯的切割晶片；用于从所述粘合背衬上移除已知良好管芯并将所述MEMS管芯安装在速率台上的取放装置；测试单元，所述测试单元用于测试所述MEMS管芯，所述测试单元包括用于向所述管芯供电的电源、用于操纵所述MEMS管芯的速率台以及用于从所述MEMS管芯接收响应数据的传感器；处理单元，所述处理单元用于使用所述响应数据确定哪些MEMS管芯通过测试；以及用于从所述速率台移除所述MEMS管芯并将通过测试的MEMS管芯放置到带传输介质中的取放装置。
根据本发明的一个方面，公开了一种用于包括CMOS和MEMS器件的多个集成器件的系统。一种装置包括：接收级，所述接收级被配置为接收包括设置在粘合基板(adhesivesubstrate)上的所述多个集成器件的切割晶片，其中所述切割晶片与和所述多个集成器件相关联的已知良好器件数据相关联；以及卷轴和带封装级，所述卷轴和带封装级被配置为接收来自多个集成器件的第一组集成器件并将所述第一组集成器件密封到传输带介质中，并且所述卷轴和带封装级被配置为将所述传输带介质卷绕在卷轴上。系统可以包括耦接到接收级以及卷轴和带封装级的测试级，所述测试级包括包含多个插座的测试平台，其中来自所述多个插座的每个插座被配置为可释放地固定来自所述多个集成器件的集成器件，并被配置为在测试阶段向所述集成器件提供电力并从所述集成器件接收电响应数据，并且其中所述测试平台被配置为在所述测试阶段对所述集成器件施加物理应力。测试级可以包括：耦接到测试平台以及耦接到接收级的第一取放装置，其中所述第一取放装置被配置为响应于所述已知良好器件数据从所述粘合基板移除来自多个集成器件的第二组集成器件，并且其中所述第一取放装置被配置为将所述第二组集成器件设置到所述多个插座中；以及耦接到所述测试平台以及耦接到卷轴和带封装级的第二取放装置，其中所述第二取放装置被配置为从所述测试平台移除所述第二组集成器件，并且其中所述第二取放装置被配置为响应于来自所述第二组集成器件中的集成器件的电响应数据将第一组集成器件设置到所述卷轴和带封装级的传输带介质中。
根据本发明的另一个方面，公开了一种测试方法。一种技术包括：在接收级中接收具有设置在粘合基板上并包括CMOS和MEMS器件的多个集成器件的切割晶片，其中所述切割晶片与和所述多个集成器件相关联的已知良好器件数据相关联；响应于所述已知良好器件数据，利用第一取放装置从所述粘合基板移除来自多个集成器件的第一组集成器件；以及利用所述第一取放装置将所述第一组集成器件放置到插座基板内的多个插座中。一种工序(process)可以包括利用所述测试平台对第一组集成器件进行测试，所述测试包括：在利用所述测试平台对所述第一组集成器件施加物理应力时，利用所述多个插座向所述第一组集成器件提供电力以及利用所述多个插座接收来自所述第一组集成器件的电响应数据。一种方法可以包括：响应于电响应数据，利用耦接到测试平台的处理单元从第一组集成器件确定第二组集成器件；利用第二取放装置从所述插座基板内的多个插座中移除所述第二组集成器件；以及将所述第二组集成器件设置到传输带介质中。
在各种实施例中，单个化MEMS器件为等于或小于约1.6mm×1.6mm，例如为1.1mm×1.1mm等。
附图说明
为了更全面地理解本发明，附图作为参照。应当理解，这些附图不应被视为限制本发明的范围，通过使用附图以附加细节描述当前描述的实施例和当前理解的本发明的最佳实施方式，其中：
图1示出了本发明的实施例的框图；
图2A至图2C示出了根据本发明的各种实施例的方法的流程图；
图3示出了根据本发明的各种实施例的方法的流程图；以及
图4是本发明的实施例的框图。
具体实施方式
图1示出了本发明的实施例的框图。更具体地，图1示出了用于测试和封装集成器件的系统100。在各种实施例中，集成器件包括CMOS部分和MEMS部分。如图1所示，系统100包括接收站110、测试站120、控制器130以及卷轴和带封装站140。
在各种实施例中，接收站110接收一个或多个切割晶片150，每个切割晶片150包括设置在粘合背衬材料170(adhesive backing material)(例如蓝色带)上的单个化器件160。在一些实施例中，单个化器件为等于或小于约1.6mm×1.6mm，例如为1.1mm×1.1mm等。单个化器件160通常被封装并具有通过封装所暴露出的多个接触区域。在各种实施例中，封装可以在单个化(singulating)或切割之前或之后进行。通常，对单个化器件160的每一个进行电子测试，并且通过这些测试的单个化器件160包括在已知良好器件数据文件等中。在各种实施例中，电子测试涉及集成器件的CMOS部分和MEMS部分的静态测试，而下文描述的测试涉及集成器件的CMOS部分和MEMS部分的动态测试。
在各种实施例中，测试站120耦接到接收站110。如图1所示，测试站120可以包括第一取放工具170、速率台180和第二取放工具190。在各种实施例中，速率台180通常包括测试平台200以及插座基板155中的多个插座210。
在各种实施例中，第一取放工具170可以包括第一取放臂，该第一取放臂适于从粘合背衬材料170移除单个化器件160，通常一次移除一个。此外，第一取放工具170可以包括第二取放臂，该第二取放臂适于从第一取放臂接收单个化器件160并将单个化器件160放置到测试平台200的插座210中(单个化器件165)。在其它实施例中，第一取放工具170可以包括单臂，该单臂从粘合背衬材料170移除单个化器件160并将单个化器件160放置到插座210中，一次一个。在另一个实施例中，第一取放工具170可以将单个化器件放置到插座基板175的插座中。
插座210适于将单个化器件165物理约束到插座基板155中，并且插座基板155可以可移除地耦接到测试平台200。反过来，测试平台200在测试阶段向单个化器件165提供电力并从单个化器件165接收响应电信号。在一个实施例中，在该系统中提供多个插座基板155、175和185，并且每个插座基板可移动地附接至测试平台200，以允许对放置在其中的单个化器件进行测试。根据一些实施例，测试平台200可以测试设置在第一插座基板(例如155)上的单个化器件165，而第一取放工具170将单个化器件加载到第二插座基板(例如175)中，而第二取放工具190从第三插座基板(例如185)中卸载单个化器件。在其他实施例中，仅一个插座基板(例如155)被提供并被固定到测试平台200。
在一些实施例中，在测试阶段期间，速率台180通过测试平台200和插座210在单个化器件165上引起物理应力。在一些实施例中，物理应力的类型包括在x轴、y轴、z轴上的位移或其各种排列，例如y轴上的振动、x轴和z轴上的振动等。在一些实施例中，物理应力的类型包括在x轴、y轴、z轴上的旋转或其各种排列，例如，在z轴上的旋转、在x轴和y轴上的旋转等。在其它实施例中，上述运动可与局部磁场的存在或全局磁场的使用相结合。单个化器件160相对于磁场的相对运动可以用来测试一维或多维磁强计。在进一步的实施例中，速率台180还可以设置在真空室或压力室内、具有烘箱或冷却单元、在湿度室内等。
在各种实施例中，第二取放工具190包括第一臂，该第一臂适于从测试站120的插座基板155的插座210中移除被测试的单个化器件165。此外，第二取放工具190的第二臂适于从第一臂接收单个化器件165，并且适于将单个化器件165放置或设置到卷轴和带站140。在其它实施例中，单臂从插座中移除被测试的单个化器件165，并将各种器件放置到卷轴和带站140。在另外的实施例中，第二取放工具190可适于使用一个或多个取放臂从插座基板185的插座中移除被测试的单个化器件并将单个化器件放置到卷轴和带站140。在其它实施例中，单个取放工具可以代替第一取放工具170和第二取放工具190，并提供上述组合功能。
在本发明的一些实施例中，卷轴和带站140包括具有多个存储位置230的传输带介质220。通常，传输带介质220由塑料、静电安全材料等制成，并且存储位置230包括传输带介质220内的一体成型的凹口。在其他实施例中，也可以使用常规的输送带材料。存储位置230适于接收和保持单个化器件165。可以看出，可以提供密封带240来固定存储位置230内的单个化器件165。在各种实施例中，密封的传输带介质适于缠绕在卷轴260上，并随后封装(例如，密封的静电套筒和纸板盒)以便装运。在一些实施例中，传输带介质可以用传输托盘介质(例如，具有静电安全存储位置的托盘)代替。
在各种实施例中，可以提供两个或更多个卷轴260，用于组件的性能分级(performance binning)等目的。例如，具有大大超过阈值的性能特性的单个化器件165可以存储在第一卷轴260中，并且具有几乎超过阈值的性能特性的单个化器件165可以存储在第二卷轴270中。在一些实施例中，可以使用多于两个基于性能的卷轴(例如两个容器(bin))；仅使用一个容器(例如，封装在第一卷轴260内)，并且不满足阈值特性的单个化器件可以被丢弃到处置容器280中。
图1还示出了控制器130。在各种实施例中，控制器130可以各种方式耦接到接收站110、第一取放机器170和第二取放机器200、速率台180以及卷轴和带站140。在一些实施例中，控制器130适于接收与用于切割晶片150的单个化器件160相关联的已知良好器件数据文件。作为响应，控制器130适于指示第一取放工具170从切割晶片150挑选出已知良好单个化器件，并将这些器件放置到插座基板155的插座210或插座基板175中，如上所述。在各种实施例中，控制器130还适于指导测试平台200在测试阶段执行功能。这可包括将数据写入单个化器件165的寄存器，提供单个化器件的一系列电信号，向单个化器件166提供电力，以及从单个化器件165接收响应数据。与单个化器件的这种通信可以通过多个插座210、通过探针等来完成。
在各种实施例中，控制器130还适于引导测试平台200对插座210内的单个化器件165施加物理应力。例如，如上所述，控制器130可以引导速率台180对单个化器件160施加物理应力，包括加速和/或旋转单个化器件165；控制器130可以指导压力室加压等；控制器130可以指导烘箱增加烘箱温度等。响应于来自单个化器件165的响应数据，控制器130适于确定特定单个化器件165是通过性能测试还是不及格、哪个性能容器来放置特定单个化器件、被测试的单个化器件的终点(destination)等。基于这些特征数据，控制器130适于指导第二取放工具190从插座基板155的插座210或插座基板185中移除单个化器件165，并将单个化器件放置在适当的终点。例如，控制器130可以指示第二取放工具190将某些单个化器件165放置在第一带介质220、第二带介质270中、丢弃容器248中等。
在一些实施例中，控制器130还可以适于向卷轴和带站140提供命令。例如，在单个化器件被放入传输带介质220中后，控制器130可用来指示卷轴260旋转或推进。在一些实施例中，响应于这种命令，密封带240可以自动将单个化器件密封至卷轴260中；传输带介质220可自动卷绕在卷轴260上；等等。在各种实施例中，在密封单个化器件之前，传输带介质220应保持静止以免无意中将单个化器件165重新定向在传输带介质220内。例如，在一些实施例中，希望所有单个化器件都以相同的方式定向，例如，接触位置都面朝上并且引脚1设置在传输带介质220的腔内的最右上角内。通过这样做，便于随后将这种单个化器件165从传输带介质放置到不同的基板上。在各种实施例中，卷轴和带站140或控制器130可确定传输带介质220何时满、卷轴260何时满等，并向操作者提供状态指示信号。指示信号可以是给操作者的电子消息(例如，电子邮件、文本消息、状态消息)、指示灯、声音等。
图2A至图2C示出了根据本发明的各种实施例的方法的流程图。更具体地，图2A至图2C示出了用于操作类似于图1中的系统100的系统的过程300。方便起见，下面的过程将参照图1的元件，尽管过程300可以应用于图1的其他实施例。
最初，系统100在接收站110中的保持器(holder)或盒(cassette)290内接收一个或多个切割晶片150(步骤310)。在各种实施例中，切割晶片150可以存储在水平或垂直存储盒等上。接下来，可以将与切割晶片150的每一个相关联的已知良好管芯信息提供给控制器130(步骤320)。如上所述，每个单个化器件160通常经受一组初始测试，并且通过这种测试的单个化器件160被识别为已知良好器件。在其他实施例中，未通过初始测试组的单个化器件160可以具有置于封装上的物理标记。因此，不具有物理标记的单个化器件160可以被视为已知良好器件等。
在各种实施例中，操作者可以通过由控制器130提供的一个或多个图形用户界面启动对单个化器件160的测试(步骤330)。例如，操作者可以选择菜单命令来指导控制器130执行下面描述的步骤。
响应于来自控制器130的命令，第一取放工具170通常从切割晶片150的粘合背衬材料170拾取已知良好单个化器件(步骤340)。随后，控制器130指示第一取放工具170将该单个化器件放置到插座基板(例如，测试平台200上的155，或175)上的开口插座(来自多个插座210)中(步骤350)。在各种实施例中，由于单个化器件可以非常小(例如1.1mm×1.1mm或更小)，所以应该控制由第一取放工具170施加在单个化器件上的力或冲击的量。在各种实施例中，所取的单个化器件的位置和其所在的开口插座的位置被保持在控制器130的存储器中(步骤360)。在此的过程可以重复(步骤370)，直到在测试平台200上不再有开口插座；直到从粘合背衬材料170移除所有已知良好器件；直到操作者满意；或直到满足任何度量。在一些实施例中，插座基板(例如155或175)然后被安装在测试平台200上。
在各种实施例中，从切割晶片中选择的单个化器件165可以全部在切割晶片150的特定区域内(例如，在特定的正方形或矩形区域内)；单个化器件165可以选自切割晶片的不同区域(例如，一些选自切割晶片150的顶部区域，一些选自切割晶片150的左区域，一些选自切割晶片150的右区域，一些选自切割晶片150的底部区域)；单个化器件165可以随机选择；或者以上任意组合。在其它实施例中，可以使用用于选取单个化器件的其他方法，比如：洋葱选择(onion selection)、周围规则(surrounding rule)、类别规则、块规则、目标管芯至块规则(target die to block rule)，5/9点规则、奇数/偶数行或列规则、N×N方块规则、丑陋映射规则(ugly map rule)等。在各种实施例中，所选的单个化器件的位置，以及它们是否通过或者被放入哪个容器中，被保持在控制器130的存储器中。这些数据可用于确定是否存在导致晶片的一个或多个区域内的单个化器件具有较低质量的器件等的工艺变化等。
在各种实施例中，测试阶段开始于控制器130将电信号施加到单个化器件165(步骤380)。在一些示例中，电信号可以包括电力信号；可以包括将特定数据写入单个化器件165的寄存器中，以将此类器件置于特定模式中；等等。在各种实施例中，如上所述，电信号经由多个插座210被提供给单个化器件165。测试阶段可以包括控制器130控制速率台180将力施加到单个化器件(步骤390)。在各种实施例中，一个或多个测试例程可以包括在控制器130的程序存储器中，所述程序存储器指定速率台180所需的运动类型、运动的轮廓、运动的持续时间或它们的组合。在其它实施例中，速率台180可以具有存储或编程在其中的测试例程，这些例程是响应于控制器130的一个或多个指令而执行的。如上所述，速率台180的典型运动可以包括在x轴、y轴和z轴上的独立受控运动、在x轴、y轴和z轴上的独立受控旋转以及它们的组合。
可以在测试站120内提供附加附件，以提供单个化器件165的其他类型的力测试。例如，速率台180可以设置在可以对单个化器件施加正压或负压的压力室中；速率台180可以设置在能够对单个化器件165施加一定范围的温度(例如从100℃到-20℃等)的烘箱中；磁场源可设置在速率台180附近以提供局部磁场；等等。根据本公开，相信本领域的普通技术人员将认识到许多其他类型的附件，这些附件可以被包括以测试单个化器件165的其他方面。
在各种实施例中，当力被施加到单个化器件165时和/或在力完成之后，控制器130从单个化器件165收集和存储测试数据(步骤400)。在一些示例中，控制器130可从单个化器件165接收原始测试数据，例如加速度数据、陀螺仪旋转数据、磁场数据、压力数据等。在其它示例中，控制器130可访问来自单个化器件165的与单个化器件165的性能数据相关联的寄存器数据，例如内部自测试模式的结果、粘滞指示符(stiction indicators)等。还有其他示例可以包括上述数据的组合。在一些实施例中，数据可以存储到控制器130的存储器中。
在一些实施例中，通过控制器130将上面收集的测试数据与一个或多个性能阈值进行比较，测试阶段完成(步骤410)。在各种实施例中，这可以包括将测试数据与满足适于各个MEMS器件的性能阈值的单个化器件内的所有MEMS器件的阈值进行比较。在一些实施例中，如果单个化器件中的一个或多个MEMS器件不满足适当的性能阈值，则单个化器件可以与故障条件关联。在其他实施例中，如果在单个化器件内使用MEMS器件的一组以上的性能阈值(例如高性能、低性能、不可接受性能等)，则控制器130可以为每个单个化器件指定适当的类别，例如高性能类别、低性能类别、丢弃类别等。
在各种实施例中，比较的结果可以存储在控制器130的存储器中(步骤420)。通常，比较结果在存储器中与切割晶片的标识符以及切割晶片内的单个化器件位置、插座位置等相关联。这些数据可用于识别半导体制造过程中的缺陷。接下来，基于比较结果，对单个化器件165的终点进行确定(步骤430)。如上所述，终点可以包括封装在第一传输带卷轴、第二传输带卷轴、处置容器等内。
在各种实施例中，在测试阶段完成之后，控制器130指导第二取放工具190从插座(例如从测试平台200上的插座基板155、插座基板185)拾取单个化器件(步骤440)。在一些实施例中，测试阶段的结束可以包括从测试平台200卸载插座基板185。接下来，基于性能比较结果，控制器130指导第二取放工具190将单个化器件放置在适当的位置(步骤450)。例如，对于不及格部件，第二取放工具190可以将单向器件放置在处置容器中；对于通过部件，第二取放工具190可以将单个化器件放置在第一传输带介质、第二传输带介质等中。随后，控制器130可以指导卷轴和带站140在第一传输带介质内密封单个化器件并旋转卷轴(步骤460)。在各种实施例中，对于未通过的部件，控制器130指导取放工具190从测试平台200上的插座拾取单个化器件(步骤480)，并将单个化器件放置在处置容器(或可替代的终点，例如不同的传输带介质)中(步骤490)。
在各种实施例中，第二取放工具190可以重复上述过程，直到在测试平台200上的插座基板155、或插座基板185中移除单个化器件165的每一个(步骤470)。此外，上述过程可以重复进行，直到所有已知良好单个化器件从切割晶片上移除，直到操作者完成，直到传输带介质充满等。在一些实施例中，当输送带介质卷轴充满时，卷轴可以被封装。
图3示出了图2A至图2C中步骤380至420的实现示例。特别地，执行初始接触阶段以测试电路中是否存在任何开路或短路；单个化器件165是否被适当地装于插座内；线接合是否正确地连接；等等。接下来，执行电流/电压(I/V)电压阶段以测试电流调节器；电压调节器，频率响应；等等。然后，例如通过设置寄存器，执行功能阶段以测试器件的功能逻辑电路。在各种实施例中，模拟验证阶段测试器件的模拟部分以获得适当的性能。然后执行运动测试，将器件置于物理应力(例如本文所讨论的旋转、加速度、运动测试、压力测试、温度测试等)下。数字验证阶段测试器件的数字部分以进行适当的操作。在一些实施例中也使用性能检查阶段来在设备上执行附加的物理应力。如图3中的实施例所示，如果这些测试中的任何一个不及格，则该器件可以被认为是不及格部件或子性能部件。在一些实施例中，满足较低性能阈值但不满足较高性能阈值的部件可以放置在低性能容器中，并且仍然被认为是良好部件。应当理解，在本发明的各种实施例中，测试阶段的顺序以及测试阶段的数量和类型可以增加或减少。
图4示出了用于控制系统(例如系统100的一个或多个部分)的本发明的各种实施例的功能框图。在图4中，计算设备500通常包括处理器510、存储器520、显示器530和驱动器540、输入设备550、有线接口560、无线接口570等。
通常，计算设备500可以包括一个或多个处理器510。这样的处理器510可以包括一个或多个处理核。处理器510可以是来自苹果、英特尔、AMD、TI等的处理器。在各种实施例中，处理器核可以是基于来自ARM控股、MIPS等的IP核的处理器。可以设想，在本发明的各种实施例中，可以使用其他现有的和/或后来开发的处理器。这些处理器可以被编程以执行本文中(例如图2A至图2C和图3)所描述的过程。
在各种实施例中，存储器520可以包括不同类型的存储器(包括存储控制器)，例如闪存(例如NOR、NAND)、伪SRAM、DDR SDRAM等。存储器520可以固定在计算设备500内或可移动(例如SD、SDHC、MMC、MIND SD、MICRO SD、CF、SIM)。以上是可用于存储本发明实施例的计算机可读有形介质的示例，例如计算机可执行软件代码(例如固件、应用程序)、应用数据、操作系统数据、测试结果和位置数据等。可以设想，在本发明的各种实施例中，可以使用其他现有的和/或后来开发的存储器和存储器技术。
在各种实施例中，显示器530和驱动器540可以基于各种后来开发的或当前的触摸屏技术(包括电阻显示器、电容显示器、光学传感器显示器、电磁谐振等)。在本发明的一些实施例中，也可以包括显示输出端口，例如基于HDMI的端口或基于DVI的端口。
在各种实施例中，用户输入设备550可以包括键盘、辅助键盘、鼠标、操纵杆、旋钮、触摸屏、一系列开关等。
在各种实施例中，有线接口560可用于提供计算设备500与外部源(例如另一台计算机、远程服务器、存储网络、取放工具、测试平台、带和卷轴平台等)之间的数据传输。这样的数据可以包括应用数据、操作系统数据、固件、指令数据等。实施例可以包括任何后来开发的或常规的物理接口/协议，例如：USB、微型USB、迷你USB、火线、苹果闪电连接器、以太网、POTS等。在一些实施例中，也可以使用专有接口。另外，通常提供通过这样的网络实现通信的软件。
在各种实施例中，可以提供无线接口570，以提供计算设备500与外部源(如上文所述的计算机、存储网络、外围设备等)之间的无线数据传输。在图4中，无线协议可以包括Wi-Fi(例如，IEEE 802.11a/b/g/n，WiMax)、蓝牙、IR、近场通信(NFC)、ZigBee、RF等。
在各种实施例中，可以支持任何数量的未来开发或当前的操作系统(如UNIX、Windows等)。在本发明的各种实施例中，操作系统可以是多线程多任务操作系统。因此，可以在并行处理线程中处理来自取放工具的输入和/或输出等。在其他实施例中，这样的事件或输出可以串行处理等。
图4是能够体现本发明的一个计算设备500的代表。对于本领域的普通技术人员来说，很容易看出，许多其他硬件和软件配置适合与本发明一起使用。本发明的实施例可以包括至少一些图4中所示的功能块但不必包括所有所示的功能块。此外，应当理解，可以将多个功能块具体化为单个物理封装或设备，并且各种功能块可以被划分并且在单独的物理封装或设备之间执行。
在阅读本公开之后，本领域普通技术人员可以想到进一步的实施例。在其它实施例中，可以有利地形成上述公开的发明的组合或子组合。架构的框图和流程图被分组以便于理解。然而，应当理解，在本发明的替换性实施例中设想了块的组合、新块的添加、块的重新布置等。
因此，说明书和附图被视为说明性的而非限制性的。然而，显而易见的是，在不脱离权利要求中阐述的本发明的更广泛的精神和范围的情况下，可以对其进行各种修改和改变。
Claims (20)
1.一种用于包括CMOS和MEMS器件的多个集成器件的系统，所述系统包括：
接收级，所述接收级被配置为接收包括设置在粘合基板上的所述多个集成器件的切割晶片，其中所述切割晶片与和所述多个集成器件相关联的已知良好器件数据相关联；
卷轴和带封装级，所述卷轴和带封装级被配置为接收来自所述多个集成器件的第一组集成器件并将所述第一组集成器件密封到传输带介质中，并且所述卷轴和带封装级被配置为将所述传输带介质卷绕在卷轴上；
测试级，所述测试级耦接到所述接收级以及所述卷轴和带封装级，其中所述测试级包括测试平台，所述测试平台包括具有多个插座的插座基板，其中所述插座基板可移除地耦接到所述测试平台，其中来自所述多个插座的每个插座被配置为可释放地固定来自所述多个集成器件的集成器件，并被配置为在测试阶段向所述集成器件提供电力并从所述集成器件接收电响应数据，并且其中所述测试平台被配置为在所述测试阶段对所述集成器件施加物理应力；
第一取放装置，所述第一取放装置耦接到所述测试级以及所述接收级，其中所述第一取放装置被配置为响应于所述已知良好器件数据从所述粘合基板移除来自所述多个集成器件的第二组集成器件，并且其中所述第一取放装置被配置为将所述第二组集成器件设置到所述插座基板的多个插座中；以及
第二取放装置，所述第二取放装置耦接到所述测试级以及所述卷轴和带封装级，其中所述第二取放装置被配置为从所述插座基板移除所述第二组集成器件，并且其中所述第二取放装置被配置为响应于来自所述第二组集成器件中的集成器件的电响应数据将所述第一组集成器件设置到所述卷轴和带封装级的传输带介质中。
2.根据权利要求1所述的系统，其中，来自所述第一组集成器件的集成器件的数量等于或少于来自所述第二组集成器件的集成器件的数量。
3.根据权利要求1所述的系统，
其中，所述物理应力包括振动应力；并且
其中，所述测试平台被配置为在从由x方向、y方向、z方向、x-y方向、x-z方向和y-z方向组成的组中所选择的方向上振动所述第二组集成器件。
4.根据权利要求1所述的系统，
其中，所述物理应力包括旋转应力；并且
其中，所述测试平台被配置为沿着从由x轴、y轴、z轴、x-y轴、x-z轴和y-z轴组成的组中所选择的轴旋转所述第二组集成器件。
5.根据权利要求1所述的系统，其中，所述MEMS器件选自由加速度计、陀螺仪、磁强计和压力传感器组成的组。
6.根据权利要求1所述的系统，
其中，所述测试级还包括耦接到所述测试平台的处理器，其中所述处理器被配置为响应于来自所述第二组集成器件中的集成器件的电响应数据从所述第二组集成器件确定用于所述第一组集成器件的集成器件。
7.根据权利要求6所述的系统，其中，所述处理器被配置为将用于所述第二组集成器件中的每个集成器件的电响应数据与多个阈值数据进行比较以确定所述第一组集成器件。
8.根据权利要求6所述的系统，其中，电响应指示缺少粘滞条件。
9.根据权利要求1所述的系统，其中，响应于所述已知良好器件数据，从所述多个集成器件中选择所述第二组集成器件。
10.根据权利要求1所述的系统，
其中，所述卷轴和带封装级包括至少第一传输带介质和第二传输带介质；
其中，所述第二取放装置被配置为响应于来自所述第二组集成器件中的集成器件的电响应数据将所述第一组集成器件设置到所述卷轴和带封装级的第一传输带介质中；并且
其中，所述第二取放装置被配置为将来自所述第二组集成器件而不在所述第一组集成器件中的剩余集成器件设置到所述第二传输带介质中。
11.一种方法，包括：
在接收级中接收具有设置在粘合基板上并包括CMOS和MEMS器件的多个集成器件的切割晶片，其中所述切割晶片与和所述多个集成器件相关联的已知良好器件数据相关联；
响应于所述已知良好器件数据，利用第一取放装置从所述粘合基板移除来自所述多个集成器件的第一组集成器件；
利用所述第一取放装置将所述第一组集成器件放置到插座基板内的多个插座中；
利用测试平台对所述第一组集成器件进行测试，所述测试包括：在利用所述测试平台对所述第一组集成器件施加物理应力时，利用所述多个插座向所述第一组集成器件提供电力以及利用所述多个插座接收来自所述第一组集成器件的电响应数据；
响应于所述电响应数据，利用耦接到所述测试平台的处理单元从所述第一组集成器件确定第二组集成器件；
利用第二取放装置从所述第一基板内的多个插座中移除所述第二组集成器件；以及
将所述第二组集成器件设置到传输带介质中。
12.根据权利要求11所述的方法，其中，来自所述第二组集成器件的集成器件的数量等于或少于来自所述第一组集成器件的集成器件的数量。
13.根据权利要求11所述的方法，
对所述第一组集成器件施加物理应力包括振动所述第一组集成器件；并且
其中，所述振动包括在从由x方向、y方向、z方向、x-y方向、x-z方向和y-z方向组成的组中所选择的方向上振动所述测试平台。
14.根据权利要求11所述的方法，
对所述第一组集成器件施加物理应力包括旋转所述第一组集成器件；并且
其中，所述旋转包括沿着从由x轴、y轴、z轴、x-y轴、x-z轴和y-z轴组成的组中所选择的轴旋转所述测试平台。
15.根据权利要求11所述的方法，其中，所述MEMS器件选自由加速度计、陀螺仪、磁强计和压力传感器组成的组。
16.根据权利要求11所述的方法，
其中，确定所述第二组集成器件包括：
利用所述处理单元将来自所述第一组集成器件的电响应数据与阈值数据进行比较以确定比较数据；以及
响应于所述比较数据，利用所述处理单元从所述第一组集成器件确定所述第二组集成器件。
17.根据权利要求16所述的方法，其中，所述比较数据指示与来自所述第一组集成器件的集成器件相关联的粘滞条件。
18.根据权利要求16所述的方法，其中，所述比较数据指示与来自所述第一组集成器件的集成器件相关联的超出范围条件。
19.根据权利要求16所述的方法，其中，所述比较数据指示与来自所述第一组集成器件的集成器件相关联的振铃条件。
20.根据权利要求11所述的方法：
利用所述第二取放装置从所述插座基板移除来自所述第一组集成器件而不在所述第二组集成器件中的剩余集成器件；以及
将所述剩余集成器件放置到处置区域中。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201662318142P | 2016-04-04 | 2016-04-04 | |
| US62/318,142 | 2016-04-04 | ||
| PCT/US2017/025992 WO2017176793A1 (en) | 2016-04-04 | 2017-04-04 | Apparatus and methods for integrated mems devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109311659A true CN109311659A (zh) | 2019-02-05 |
| CN109311659B CN109311659B (zh) | 2023-06-13 |
Family
ID=59960224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201780034773.3A Active CN109311659B (zh) | 2016-04-04 | 2017-04-04 | 用于集成的mems器件的装置和方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US10046966B2 (zh) |
| CN (1) | CN109311659B (zh) |
| TW (1) | TWI721147B (zh) |
| WO (1) | WO2017176793A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022082887A (ja) * | 2020-11-24 | 2022-06-03 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| EP4310894A1 (en) * | 2022-07-22 | 2024-01-24 | Nexperia B.V. | Pick-and-place apparatus and method |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020062167A1 (en) * | 1999-11-05 | 2002-05-23 | International Business Machines Corporation | Multiple independent intelligent pickers with dynamic routing in an automated data storage library |
| US20030224557A1 (en) * | 2002-05-31 | 2003-12-04 | Texas Instruments Incorporated | Process and system to package residual quantities of wafer level packages |
| US20050151555A1 (en) * | 2004-01-13 | 2005-07-14 | Cookson Electronics, Inc. | Cooling devices and methods of using them |
| US20060066293A1 (en) * | 2004-09-30 | 2006-03-30 | Kes Systems, Inc. | Method for testing semiconductor devices and an apparatus therefor |
| US20070063721A1 (en) * | 2005-09-19 | 2007-03-22 | Formfactor, Inc. | Apparatus And Method Of Testing Singulated Dies |
| US20080252330A1 (en) * | 2007-04-16 | 2008-10-16 | Verigy Corporation | Method and apparatus for singulated die testing |
| US20090058444A1 (en) * | 2007-09-04 | 2009-03-05 | Mcintyre Michael G | Method and apparatus for relative testing of integrated circuit devices |
| US20100109699A1 (en) * | 2008-08-27 | 2010-05-06 | Anderson James C | Methods, apparatus and articles of manufacture for testing a plurality of singulated die |
| US20110265574A1 (en) * | 2009-10-28 | 2011-11-03 | Mcube, Inc. | System on a Chip Using Integrated MEMS and CMOS Devices |
| US20120007626A1 (en) * | 2010-07-06 | 2012-01-12 | Formfactor, Inc. | Testing techniques for through-device vias |
| US20120194207A1 (en) * | 2003-12-29 | 2012-08-02 | Vladimir Vaganov | Method and system for testing of mems devices |
| US8637943B1 (en) * | 2010-01-04 | 2014-01-28 | MCube Inc. | Multi-axis integrated MEMS devices with CMOS circuits and method therefor |
| US20140356989A1 (en) * | 2013-05-29 | 2014-12-04 | Analog Devices, Inc. | Method of manufacturing mems devices with reliable hermetic seal |
| US20150077152A1 (en) * | 2013-09-17 | 2015-03-19 | Tokyo Electron Limited | Substrate inspection apparatus |
| WO2015070135A2 (en) * | 2013-11-11 | 2015-05-14 | Delta Design Inc. | Integrated testing and handling mechanism |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5216472B2 (ja) * | 2008-08-12 | 2013-06-19 | 日東電工株式会社 | 半導体ウエハの保護テープ貼付け方法およびその装置 |
| US9599670B2 (en) * | 2013-09-18 | 2017-03-21 | Taiwan Semiconductor Manufacturing Company Ltd | Circuit and method for monolithic stacked integrated circuit testing |
-
2017
- 2017-03-31 TW TW106111244A patent/TWI721147B/zh active
- 2017-04-04 WO PCT/US2017/025992 patent/WO2017176793A1/en active Application Filing
- 2017-04-04 CN CN201780034773.3A patent/CN109311659B/zh active Active
- 2017-04-04 US US15/479,154 patent/US10046966B2/en active Active
-
2018
- 2018-08-13 US US16/102,592 patent/US10479676B2/en active Active
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020062167A1 (en) * | 1999-11-05 | 2002-05-23 | International Business Machines Corporation | Multiple independent intelligent pickers with dynamic routing in an automated data storage library |
| US20030224557A1 (en) * | 2002-05-31 | 2003-12-04 | Texas Instruments Incorporated | Process and system to package residual quantities of wafer level packages |
| US20120194207A1 (en) * | 2003-12-29 | 2012-08-02 | Vladimir Vaganov | Method and system for testing of mems devices |
| US20050151555A1 (en) * | 2004-01-13 | 2005-07-14 | Cookson Electronics, Inc. | Cooling devices and methods of using them |
| US20060066293A1 (en) * | 2004-09-30 | 2006-03-30 | Kes Systems, Inc. | Method for testing semiconductor devices and an apparatus therefor |
| US20070063721A1 (en) * | 2005-09-19 | 2007-03-22 | Formfactor, Inc. | Apparatus And Method Of Testing Singulated Dies |
| US20080252330A1 (en) * | 2007-04-16 | 2008-10-16 | Verigy Corporation | Method and apparatus for singulated die testing |
| US20090058444A1 (en) * | 2007-09-04 | 2009-03-05 | Mcintyre Michael G | Method and apparatus for relative testing of integrated circuit devices |
| US20100109699A1 (en) * | 2008-08-27 | 2010-05-06 | Anderson James C | Methods, apparatus and articles of manufacture for testing a plurality of singulated die |
| US20110265574A1 (en) * | 2009-10-28 | 2011-11-03 | Mcube, Inc. | System on a Chip Using Integrated MEMS and CMOS Devices |
| US8637943B1 (en) * | 2010-01-04 | 2014-01-28 | MCube Inc. | Multi-axis integrated MEMS devices with CMOS circuits and method therefor |
| US20120007626A1 (en) * | 2010-07-06 | 2012-01-12 | Formfactor, Inc. | Testing techniques for through-device vias |
| US20140356989A1 (en) * | 2013-05-29 | 2014-12-04 | Analog Devices, Inc. | Method of manufacturing mems devices with reliable hermetic seal |
| US20150077152A1 (en) * | 2013-09-17 | 2015-03-19 | Tokyo Electron Limited | Substrate inspection apparatus |
| WO2015070135A2 (en) * | 2013-11-11 | 2015-05-14 | Delta Design Inc. | Integrated testing and handling mechanism |
Also Published As
| Publication number | Publication date |
|---|---|
| US10046966B2 (en) | 2018-08-14 |
| US20180346328A1 (en) | 2018-12-06 |
| TWI721147B (zh) | 2021-03-11 |
| CN109311659B (zh) | 2023-06-13 |
| US20170283256A1 (en) | 2017-10-05 |
| TW201803801A (zh) | 2018-02-01 |
| WO2017176793A1 (en) | 2017-10-12 |
| US10479676B2 (en) | 2019-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230119169A1 (en) | System and method for monitoring parameters of a semiconductor factory automation system | |
| CN105205006B (zh) | 多平台通用测试方法、装置和系统 | |
| CN107908551A (zh) | 终端软件测试方法、装置、终端和计算机存储介质 | |
| CN109311659A (zh) | 用于集成的mems器件的装置和方法 | |
| US8421495B1 (en) | Speed binning for dynamic and adaptive power control | |
| JP2010281820A5 (zh) | ||
| US11915957B2 (en) | Multiple semiconductor die container load port | |
| CN104267683B (zh) | 产品质量测试启动控制系统及产品质量测试启动控制方法 | |
| CN108172154A (zh) | 一种测试方法及测试设备 | |
| US7680559B2 (en) | Wafer movement control macros | |
| JP2001091583A (ja) | 半導体チップを試験するためのシステム及びカセット | |
| CN109582388A (zh) | 一种参数配置方法、装置及设备 | |
| US8718801B2 (en) | Automated programming system employing non-text user interface | |
| CN106356325B (zh) | 一种应用于热处理设备晶圆传输调度的装置及方法 | |
| CN100397605C (zh) | 半导体器件的制造方法 | |
| KR102192756B1 (ko) | 멀티-사이트 검사를 위한 개별화된 반도체 디바이스들의 배치를 위한 방법들 및 시스템들 | |
| CN116153384B (zh) | 芯片测试装置 | |
| CN202368819U (zh) | 一种杜美丝自动称重打标系统 | |
| CN204713544U (zh) | 一种熔断器自动测试包装设备 | |
| WO2014106154A1 (en) | Systems and methods for providing wafer access in a wafer processing system | |
| US20170082699A1 (en) | Automated system for magnet quality measurements | |
| CN105988807A (zh) | 一种信息处理方法及电子设备 | |
| US9213071B2 (en) | Sensor single track trim using stationary hardware and fields | |
| KR20160004029A (ko) | 단말기 테스트 장치 및 제어 방법 | |
| JP2022178609A (ja) | 電子部品包装体の製造システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |