CN109309499A - 采样保持电路极其形成方法和模数转换器 - Google Patents

Abstract

本申请公开了一种采样保持电路极其形成方法和模数转换器，涉及模拟集成电路设计领域。所述电路包括：M个电容矩阵，其中，M为大于等于2的整数，第i位电容矩阵中包含2^i‑1个电容，1≤i≤M，每个电容矩阵的第一端均连接到采样保持电路的输出端；与每个电容矩阵对应设置的第一开关和第二开关，其中，每个电容矩阵的第二端经过相应的第一开关连接到第一电源电压端，并且经过相应的第二开关连接到公共接地电压端；以及与第M位电容矩阵对应设置的第三开关，其中，第M位电容矩阵的第二端通过第三开关连接到第二电源电压端；其中，第二电源电压端的电压小于第一电源电压端的电压。本申请能够减少第M位电容矩阵预置时能量的损耗。

Description

采样保持电路极其形成方法和模数转换器

技术领域

本申请涉及模拟集成电路设计领域，尤其涉及一种采样保持电路极其形成方法和模数转换器。

背景技术

采样保持电路是模数转换器中的重要组成部分，用于对输入的模拟信号进行采样，并在信号转换期间以最小的衰竭保持住采样后的信号。电容型的DAC(Digital toAnalog Converter，数模转换器)是ADC(Analog to Digital Converter，模数转换器)中最常用到的电路，在目前的技术中，电容型的DAC中的电容与采样保持电容可以共用以减少器件并提高精度。在采样保持的保持阶段，通过对DAC数字部分预置和比较判断，最后确认当前ADC的输出。在对DAC的预置过程中，事先假设DAC的当前比较位为“1”，低位为“0”，这样就需要给电容矩阵灌输一定的能量。DAC的最高位电容随着精度的提高变大，当精度为10位，11位甚至更高的时候，这个电容的值和预置这个电容所需要的能量将会越来越大。

申请内容

本申请要解决的一个技术问题是提供一种采样保持电路极其形成方法和模数转换器能够减少最高位预置时能量的损耗。

根据本申请一方面，提出一种采样保持电路，包括：M个电容矩阵，其中，M为大于等于2的整数，第i位电容矩阵中包含2^i-1个电容，1≤i≤M，每个电容矩阵的第一端均连接到采样保持电路的输出端；与每个电容矩阵对应设置的第一开关和第二开关，其中，每个电容矩阵的第二端经过相应的第一开关连接到第一电源电压端，并且经过相应的第二开关连接到公共接地电压端；以及与第M位电容矩阵对应设置的第三开关，其中，第M位电容矩阵的第二端通过第三开关连接到第二电源电压端；其中，所述第二电源电压端的电压小于所述第一电源电压端的电压。

在一个实施例中，所述第二电源电压端的电压为所述第一电源电压端的电压的1/10-9/10。

在一个实施例中，所述第二电源电压端的电压为所述第一电源电压端的电压的1/2。

在一个实施例中，在保持阶段中的所述第M位电容矩阵置位阶段，所述第三开关为导通状态且所述第一开关和第二开关为关断状态；在第M-1位电容矩阵置位阶段，所述第三开关为关断状态，与所述第M位电容矩阵和所述第M-1位电容矩阵连接的第一开关为导通状态，与所述第M位电容矩阵和所述第M-1位电容矩阵连接的第二开关为导关断状态，与除所述第M位电容矩阵和所述第M-1位电容矩阵外的电容矩阵连接的第一开关为关闭状态；与除所述第M位电容矩阵和所述第M-1位电容矩阵外的电容矩阵连接的第二开关为导通状态。

在一个实施例中，该电路，还包括：与每个电容矩阵对应设置的第四开关，其中，所述第四开关的输入端接收输入模拟电压，所述第四开关的输出端与对应的电容矩阵的第二端连接，所述第四开关的采样端接收采样信号。

在一个实施例中，在采样阶段，所述第四开关为导通状态，所述第一开关、所述第二开关和所述第三开关为关闭状态。

在本申请的另一个实施例中，还提出一种模数转换器，包括上述的采样保持电路。

在本申请的另一个实施例中，还提出一种形成采样保持电路的方法，包括：提供M个电容矩阵，与每个电容矩阵对应设置的第一开关和第二开关，与第M位电容矩阵对应设置的第三开关，其中，M为大于等于2的整数，第i个电容矩阵中包含2^i-1个电容，1≤i≤M；将每个电容矩阵的第一端并均连接到采样保持电路的输出端；将每个电容矩阵的第二端经过相应的第一开关连接到第一电源电压端，并且经过相应的第二开关连接到公共接地电压端；以及将第M位电容矩阵的第二端通过第三开关连接到第二电源电压端；其中，所述第二电源电压端的电压小于所述第一电源电压端的电压。

在一个实施例中，所述第二电源电压端的电压为所述第一电源电压端的电压的1/10-9/10。

在一个实施例中，所述第二电源电压端的电压为所述第一电源电压端的电压的1/2。

在一个实施例中，在保持阶段中的第M位电容矩阵置位阶段时，对第M位电容矩阵施加第二电源电压，使除第M位电容矩阵外的电容矩阵处于浮空状态；在第M-1位电容矩阵置位阶段时，对第M位电容矩阵和第M-1位电容矩阵施加第一电源电压，使除第M位电容矩阵和第M-1位电容矩阵外的电容矩阵接地。

在一个实施例中，该方法还包括：提供与每个电容矩阵对应设置的第四开关；其中，将所述第四开关输入端与输入模拟电压连接，将所述第四开关的输出端与对应的电容矩阵的第二端连接，将所述第四开关的采样端接采样信号。

在一个实施例中，在采样阶段，对每个电容矩阵施加所述输入模拟电压。

与相关技术相比，本申请每个电容矩阵的第一端均连接到采样保持电路的输出端；每个电容矩阵的第二端经过相应的第一开关连接到第一电源电压端，并且经过相应的第二开关连接到公共接地电压端；并且增加了与第M位电容矩阵对应设置的第三开关，其中，第M位电容矩阵的第二端通过第三开关连接到第二电源电压端，第二电源电压小于第一电源电压端的电压，能够减少第M位电容矩阵预置时能量的损耗。

通过以下参照附图对本申请的示例性实施例的详细描述，本申请的其它特征及其优点将会变得清楚。

附图说明

构成说明书的一部分的附图描述了本申请的实施例，并且连同说明书一起用于解释本申请的原理。

参照附图，根据下面的详细描述，可以更加清楚地理解本申请，其中：

图1为本申请采样保持电路的一个实施例的结构示意图。

图2为本申请采样保持电路的另一个实施例的结构示意图。

图3A为相关技术中电容型DAC电容矩阵的最高位置位示意图。

图3B为相关技术中电容型DAC电容矩阵的次高位置位示意图。

图4为本申请采样保持电路的再一个实施例的结构示意图。

图5A为本申请电容型DAC电容矩阵的最高位置位示意图。

图5B为本申请电容型DAC电容矩阵的次高位置位示意图。

图6为相关技术中电容矩阵DAC输出示意图。

图7为本申请电容矩阵DAC输出示意图。

图8为本申请形成采样保持电路的方法的一个实施例的流程示意图。

具体实施方式

现在将参照附图来详细描述本申请的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本申请的范围。

同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本申请及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。

在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

为使本申请的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本申请进一步详细说明。

图1为本申请采样保持电路的一个实施例的结构示意图。该采样保持电路包括M个电容矩阵110、与每个电容矩阵110对应设置的第一开关120和第二开关130，与第M个电容矩阵对应设置的第三开关140。其中：

可以有M个电容矩阵110，其中，M为大于等于2的整数，第i个电容矩阵中包含2^i-1个电容，1≤i≤M，第M位电容矩阵包含的电容最多，可以称为最高位电容矩阵，第M-1位电容矩阵称为次高位电容矩阵。例如，若采样保持电路包括3个电容矩阵，则第一电容矩阵包括1个电容，第二个电容矩阵包括2个并联的电容，第三个电容矩阵包括4个并联的电容，其中，第三个电容矩阵可以称为最高位电容矩阵，第二个电容矩阵可以称为次高位电容矩阵。每个电容矩阵的第一端均连接到采样保持电路的输出端Vout。

每个电容矩阵的第二端经过相应的第一开关120连接到第一电源电压端VREFP，每个电容矩阵的第二端经过相应的第二开关130连接到公共接地电压端VSSA。

对于最高位电容矩阵的第二端，即第M个电容矩阵的第二端通过第三开关140连接到第二电源电压端VCM，其中，第二电源电压端VCM小于第一电源电压端的电压VREFP，例如，第二电源电压端VCM为第一电源电压端的电压VREFP的1/10-9/10，优选的，VCM为1/2VREFP。

在保持阶段中的最高位电容矩阵置位阶段，第三开关140为导通状态，第一开关120和第二开关130为关断状态，即最高位电容矩阵被施加第二电源电压VCM，其他电容矩阵处于浮空状态。

次高位电容矩阵置位阶段，第三开关140为关断状态，与最高位电容矩阵和次高位电容矩阵连接的第一开关120为导通状态，与最高位电容矩阵和次高位电容矩阵连接的第二开关130为导关断状态，与除最高位电容矩阵和次高位电容矩阵外的电容矩阵连接的第一开关120为关闭状态；与除最高位电容矩阵和次高位电容矩阵外的电容矩阵连接的第二开关130为导通状态。即最高位电容矩阵和次高位电容矩阵被施加第一电源电压VREFP，其他电容矩阵接地VSSA。

本领域的技术人员应当理解，第一开关120、第二开关130和第三开关140的开断，可以通过控制电路来实现，在本申请公开的技术的基础上，本领域技术人员可以设计不同的控制电路。

在上述实施例中，通过增加第三开关，在最高位电容矩阵置位阶段使得最高位电容矩阵被施加一个小的电压，其他电容矩阵处于浮空状态，而在次高位电容矩阵置位阶段，使得最高位电容矩阵和次高位电容矩阵被施加原有电源，其他电容矩阵接地，减少最高位预置时能量的损耗。

在本申请的另一个实施例中，如图2所示，该采样保持电路还包括与每个电容矩阵对应设置的第四开关150，其中，第四开关150输入端接收输入模拟电压Vin，第四开关150的输出端与对应的电容矩阵的第二端连接，第四开关150的采样端接收采样信号。例如，电路进行采样阶段后，各电容矩阵接入输入模拟电压Vin，输出端Vout的电压为Vin，当第四开关150关断时，电路进入保持阶段。

下面将以单边输入5位的电容型DAC为例进行说明。

图3A为相关技术中电容型DAC电容矩阵的最高位置位示意图，图3B为相关技术中电容型DAC电容矩阵的次高位置位示意图。例如，最小位的电容矩阵的电容为90fF，次小位为2*90fF，以此类推，最高位电容矩阵的电容为2^4*90fF，既16*90fF。由此可见，当DAC为10位时，最高位的电容为最小电容的512倍，11位时为1024倍。在目前的技术中，在首次判断中，将最高位电容矩阵的信号置高，其余信号置低，此处，高信号为VDD，低信号为VSS，VSS是与地信号等电位的信号。

在置位过程中的能量变化如下，第一步为采样，采样后输出电压Vout的值为采样所得值，令这个值为Vs。在保持阶段，对最高位电容矩阵的信号预置“1”，其余信号为“0”，根据电荷守恒定理，输出电压Vout的值将发生变化，即：

(Vout-0)*(8C+4C+2C+1C+1C)＝(VDD-Vout)*16C (1)

计算得到Vout为1/2VDD，在此过程中产生的能量为

E＝16C(VDD-1/2VDD)^2+16C(1/2VDD)^2＝8C*VDD^2 (2)

当电容C越大的时候，这个能量消耗越大。由此可以计算，当十位精度的DAC电容矩阵参加运算时，这个能量的损耗将达到256C*VDD^2。

而在次高位电容矩阵置位阶段，所需要的能量为：

24C*(VDD-Vout)＝8C*Vout (3)

由电荷守恒公式可得Vout为3/4VDD，

E＝8*C*VDD^2-(VDD-3/4VDD)^2*24*C-(3/4VDD)^2*8*C (4)

E＝2*C*VDD^2

需要的总能两为：

E＝8*C*VDD^2+2*C*VDD^2＝10*C*VDD^2 (5)

而在本申请中，为了减少在保持阶段对大电容的能量输入，对高位的预置信号做相应的改变。其电路结构如图4所示，最高位电容矩阵1、次高位电容矩阵2、中间位电容矩阵3、次小为电容矩阵4和最小位的电容矩阵5分别通过第一开关和第二开关与VREFP和VSSA连接，另外，通过第四开关与模拟输入电压Vin连接，最高位电容矩阵1的一端通过第三开关与VCM连接，其中，第一开关、第二开关和第三开关可以为MOS管，第四开关由一个PMOS和一个NMOS管组成。da_4，da_3，da_2，da_1，da_0分别为各电容矩阵的输入信号，第三开关的gate端由信号tcib<5>控制。tcib<0>～tcib<4>和bci<0>～bci<4>信号来自于移位寄存器，分别控制置“1”开关和置“0”开关。samp_clki和samp_clkib互为一对相反信号，分别作用与开关的PMOS和NMOS管，其作用为提供采样信号。VREFP和VSSA两个信号分别是一个高电压一个为地，是为da_4，da_3，da_2，da_1，da_0提供“1”信号和“0”信号。

在电路工作的起始阶段，samp_clki和samp_clkib有效，电路进入采样阶段，da_4，da_3，da_2，da_1，da_0此时的电压为ADC的输入模拟电压Vin，而Vout的电压为Vinitial。当samp_clki和samp_clkib控制的开关电路关断时，电路进入保持阶段。

在保持阶段的初期，tcib<5>控制的开关打开，如图5A所示，VCM被赋值给da_4，在一个实施例中，VCM为1/2VREFP，其他da_3，da_2，da_1，da_0信号置为floating。此时的Vout为1/2VREFP-Vin+Vinitial，这个值与传统方式预置最高位后Vout的值一致，此时能量为0，即几乎没有能量损耗。

这个信号会在保持阶段与采样信号比较，可知采样后的信号是否大于1/2VREFP，从而确定最高位为“1”，还是“0”，之后再预置次高位为“1”，bci<2>，bci<1>，bci<0>控制的开关导通，da_2，da_1，da_0置零，tcib<3>控制的开关导通，da_3被置成VREFP。根据电荷守恒定理，在次高位置位时：

24C(VDD-Vout)＝8C*Vout

计算得到Vout＝3/4VDD (6)

此时的输入能量计算为：

E＝24*C*(VDD-3/4VDD)^2+8*C(3/4VDD)^2＝6*C*VDD^2 (7)

从式(6)的结果中可以看出，次高位置位后的输出与传统的方式一致，这就保证了在随后的电路工作过程的正确性。

与传统的电容矩阵的比较过程相比，两者的能量相差4*C*VDD^2，随着DAC分辨率的提高，这种预置方式可以节省更多的能量。

之后过程和传统的置位比较一致。其中，图6和图7为仿真结果图，10表示采样的信号，20表示DAC的输出电压，图6和图7表明，两种方式对Vout的输出并没有影响，所以不会影响ADC的结果和精度。但是从式(5)和式(7)中可知，节省了4*C*VREFP^2的能量。相比较传统方式，在最高位和次高位的判断中节省了40％的能量。

通过上述实施例的比较可知，在ADC采样保持过程中，顺着精度的提高，需要消耗比较多的能量来完成对采样电压的判断。因为在电容矩阵中，最高位的电容占据整个电容矩阵的1/2，所以最高位所消耗的能量也是最大的。而通过本申请的技术方案，大大减小了最高位能量的损耗，而且随着ADC精度的提高，这种节能方式的作用会越来越明显。

在本申请的另一个实施例中，一种模数转换器包括上述实施例中的采样保持电路，该模数转换器在ADC采样保持过程中，能够基本消除最高位预置时带来的能量损耗。

图8为本申请形成采样保持电路的方法的一个实施例的流程示意图。该方法包括以下步骤：

在步骤810，提供M个电容矩阵，与每个电容矩阵对应设置的第一开关和第二开关，与第M位电容矩阵对应设置的第三开关。其中，其中，M为大于等于2的整数，第i个电容矩阵中包含2^i-1个电容，1≤i≤M，第M位电容矩阵包含的电容最多，可以称为最高位电容矩阵，第M-1位电容矩阵称为次高位电容矩阵。

在步骤820，将每个电容矩阵的第一端并均连接到采样保持电路的输出端。

在步骤830，将每个电容矩阵的第二端经过相应的第一开关连接到第一电源电压端，并且经过相应的第二开关连接到公共接地电压端。

在步骤840，将第M位电容矩阵的第二端通过第三开关连接到第二电源电压端。其中，第二电源电压端为第一电源电压端的电压的1/10-9/10，优选的，第二电源电压端为第一电源电压端的电压的1/2。

在保持阶段中的最高位电容矩阵置位阶段，对最高位电容矩阵施加第二电源电压，使除最高位电容矩阵外的电容矩阵处于浮空状态。即使第三开关为导通状态，第一开关和第二开关为关断状态。

在次高位电容矩阵置位阶段，对最高位电容矩阵和次高位电容矩阵施加第一电源电压，使除最高位电容矩阵和次高位电容矩阵外的电容矩阵接地。即使第三开关为关断状态，与最高位电容矩阵和次高位电容矩阵连接的第一开关为导通状态，与最高位电容矩阵和次高位电容矩阵连接的第二开关为导关断状态，与除最高位电容矩阵和次高位电容矩阵外的电容矩阵连接的第一开关为关闭状态；与除最高位电容矩阵和次高位电容矩阵外的电容矩阵连接的第二开关为导通状态。

在上述实施例中，通过增加第三开关，在最高位电容矩阵置位阶段使得最高位电容矩阵被施加第二电源电压，其他电容矩阵处于浮空状态，而在次高位电容矩阵置位阶段，使得最高位电容矩阵和次高位电容矩阵被施加原有电源，其他电容矩阵接地，减少最高位预置时能量的损耗。

另外，该方法还可以包括：提供与每个电容矩阵对应设置的第四开关；其中，将第四开关输入端与输入模拟电压连接，将第四开关的输出端与对应的电容矩阵的第二端连接，将第四开关的采样端接采样信号。例如，在采样阶段，对每个电容矩阵施加输入模拟电压，采样保持电路的输出端的电压与输入模拟电压相同。

本申请的采样保持电路大大减小了最高位能量的损耗，而且随着ADC精度的提高，这种节能方式的作用会越来越明显。

至此，已经详细描述了本申请。为了避免遮蔽本申请的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。

可能以许多方式来实现本申请的方法以及装置。例如，可通过软件、硬件、固件或者软件、硬件、固件的任何组合来实现本申请的方法以及装置。用于所述方法的步骤的上述顺序仅是为了进行说明，本申请的方法的步骤不限于以上具体描述的顺序，除非以其它方式特别说明。此外，在一些实施例中，还可将本申请实施为记录在记录介质中的程序，这些程序包括用于实现根据本申请的方法的机器可读指令。因而，本申请还覆盖存储用于执行根据本申请的方法的程序的记录介质。

虽然已经通过示例对本申请的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本申请的范围。本领域的技术人员应该理解，可在不脱离本申请的范围和精神的情况下，对以上实施例进行修改。本申请的范围由所附权利要求来限定。

Claims (13)

1.一种采样保持电路，其特征在于，包括：

M个电容矩阵，其中，M为大于等于2的整数，第i位电容矩阵中包含2^i-1个电容，1≤i≤M，每个电容矩阵的第一端均连接到采样保持电路的输出端；

与每个电容矩阵对应设置的第一开关和第二开关，其中，每个电容矩阵的第二端经过相应的第一开关连接到第一电源电压端，并且经过相应的第二开关连接到公共接地电压端；以及

与第M位电容矩阵对应设置的第三开关，其中，第M位电容矩阵的第二端通过第三开关连接到第二电源电压端；

其中，所述第二电源电压端的电压小于所述第一电源电压端的电压。

2.根据权利要求1所述的电路，其特征在于，所述第二电源电压端的电压为所述第一电源电压端的电压的1/10-9/10。

3.根据权利要求2所述的电路，其特征在于，所述第二电源电压端的电压为所述第一电源电压端的电压的1/2。

4.根据权利要求1所述的电路，其特征在于，

在保持阶段中的所述第M位电容矩阵置位阶段，所述第三开关为导通状态且所述第一开关和第二开关为关断状态；

在第M-1位电容矩阵置位阶段，所述第三开关为关断状态，与所述第M位电容矩阵和所述第M-1位电容矩阵连接的第一开关为导通状态，与所述第M位电容矩阵和所述第M-1位电容矩阵连接的第二开关为导关断状态，与除所述第M位电容矩阵和所述第M-1位电容矩阵外的电容矩阵连接的第一开关为关闭状态；与除所述第M位电容矩阵和所述第M-1位电容矩阵外的电容矩阵连接的第二开关为导通状态。

5.根据权利要求1-4任一所述的电路，其特征在于，还包括：

与每个电容矩阵对应设置的第四开关，其中，所述第四开关的输入端接收输入模拟电压，所述第四开关的输出端与对应的电容矩阵的第二端连接，所述第四开关的采样端接收采样信号。

6.根据权利要求5所述的电路，其特征在于，

在采样阶段，所述第四开关为导通状态，所述第一开关、所述第二开关和所述第三开关为关闭状态。

7.一种模数转换器，其特征在于，包括权利要求1-6任一所述的采样保持电路。

8.一种形成采样保持电路的方法，其特征在于，包括：

提供M个电容矩阵，与每个电容矩阵对应设置的第一开关和第二开关，与第M位电容矩阵对应设置的第三开关，其中，M为大于等于2的整数，第i个电容矩阵中包含2^i-1个电容，1≤i≤M；

将每个电容矩阵的第一端并均连接到采样保持电路的输出端；

将每个电容矩阵的第二端经过相应的第一开关连接到第一电源电压端，并且经过相应的第二开关连接到公共接地电压端；以及

将第M位电容矩阵的第二端通过第三开关连接到第二电源电压端；

其中，所述第二电源电压端的电压小于所述第一电源电压端的电压。

9.根据权利要求8所述的方法，其特征在于，所述第二电源电压端的电压为所述第一电源电压端的电压的1/10-9/10。

10.根据权利要求9所述的方法，其特征在于，所述第二电源电压端的电压为所述第一电源电压端的电压的1/2。

11.根据权利要求8所述的方法，其特征在于，

在保持阶段中的第M位电容矩阵置位阶段时，对第M位电容矩阵施加第二电源电压，使除第M位电容矩阵外的电容矩阵处于浮空状态；

在第M-1位电容矩阵置位阶段时，对第M位电容矩阵和第M-1位电容矩阵施加第一电源电压，使除第M位电容矩阵和第M-1位电容矩阵外的电容矩阵接地。

12.根据权利要求8-11任一所述的方法，其特征在于，还包括：

提供与每个电容矩阵对应设置的第四开关；

其中，将所述第四开关输入端与输入模拟电压连接，将所述第四开关的输出端与对应的电容矩阵的第二端连接，将所述第四开关的采样端接采样信号。

13.根据权利要求12所述的方法，其特征在于，

在采样阶段，对每个电容矩阵施加所述输入模拟电压。