CN109285759B - 非晶硅的成膜方法 - Google Patents

非晶硅的成膜方法 Download PDF

Info

Publication number
CN109285759B
CN109285759B CN201811053728.5A CN201811053728A CN109285759B CN 109285759 B CN109285759 B CN 109285759B CN 201811053728 A CN201811053728 A CN 201811053728A CN 109285759 B CN109285759 B CN 109285759B
Authority
CN
China
Prior art keywords
amorphous silicon
sublayers
layer
deposition process
sublayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811053728.5A
Other languages
English (en)
Other versions
CN109285759A (zh
Inventor
刘善善
朱黎敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201811053728.5A priority Critical patent/CN109285759B/zh
Publication of CN109285759A publication Critical patent/CN109285759A/zh
Application granted granted Critical
Publication of CN109285759B publication Critical patent/CN109285759B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Pressure Sensors (AREA)

Abstract

本发明公开了一种非晶硅的成膜方法，包括步骤：步骤一、提供一半导体衬底，对半导体衬底表面进行预热；步骤二、将所需厚度的非晶硅层分成两层以上的非晶硅子层；步骤三、依次采用CVD沉积工艺形成各非晶硅子层且在各非晶硅子层之间插入等离子体预处理的步骤；各非晶硅子层都采用硅烷分解形成，在硅烷分解过程中会形成SiH键组成的稳定组态，通过控制非晶硅子层的厚度防止SiH键在非晶硅子层的体内积聚，结合非晶硅子层之后的等离子体预处理将非晶硅子层的SiH键的氢原子从表面释放，最后防止由各非晶硅子层叠加形成的非晶硅层产生汽泡状隆起及薄膜脱落缺陷。

Description

非晶硅的成膜方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种非晶硅的成膜方法。
背景技术
非晶硅是硅的同素异形体形式，能够以薄膜形式沉积在各种基板上，为各种电子应用提供某些独特的功能。非晶硅被用在大规模生产的微机电系统(MEMS)和纳米机电系统(NEMS)、太阳能电池、微晶硅和微非晶硅、甚至对于各种基板上的滚压工艺技术都是有用的。
如图1A至图1D所示，是现有应用有非晶硅层的MEMS工艺的各步骤中的器件结构示意图，包括如下步骤：
步骤一、如图1A所示，提供半导体衬底101，在所述半导体衬底101的表面形成非晶硅层102。
步骤二、如图1B所示，采用光刻加刻蚀工艺对所述非晶硅层102进行图形化形成非晶硅图形层102。非晶硅图形层102是所述非晶硅层102图形化之后的结构，都采用标记102表示。
步骤三、如图1C所述，形成MEMS的结构层103，所述结构层103覆盖对应的所述非晶硅图形层102的顶部表面和侧面以及所述非晶硅图形层102外部的表面。
步骤六、如图1D所述，去除对应的所述非晶硅图形层102得到由所述结构层102组成的悬空结构。由图1D所示可知，所述悬空结构形成悬空的微桥结构，能组成MEMS中的可动部件。
现有方法中，所述非晶硅层102都是采用一次性化学气相沉积工艺(CVD)沉积形成，且是采用硅烷即SiH4分解形成，现有方法容易形成鼓包缺陷，鼓包缺陷是在SiH4分解过程中容易产生氢残留在所述非晶硅层102中形成的气泡状隆起形成的。最后鼓包缺陷容易使得后续形成的微桥结构不稳定。
发明内容
本发明所要解决的技术问题是提供一种非晶硅的成膜方法，能避免出现鼓包缺陷以及避免由鼓包产生的薄膜脱落缺陷。
为解决上述技术问题，本发明提供的非晶硅的成膜方法包括如下步骤：
步骤一、提供一半导体衬底，对所述半导体衬底表面进行预热。
步骤二、将所需厚度的非晶硅层分成两层以上的非晶硅子层。
步骤三、依次采用CVD沉积工艺形成各所述非晶硅子层且在各所述非晶硅子层之间插入等离子体(Plasma)预处理的步骤。
各所述非晶硅子层都采用硅烷分解形成，在所述硅烷分解过程中会形成SiH键组成的稳定组态，通过控制所述非晶硅子层的厚度防止SiH键在所述非晶硅子层的体内积聚，结合所述非晶硅子层之后的所述等离子体预处理将所述非晶硅子层的SiH键的氢原子从表面释放，最后防止由各所述非晶硅子层叠加形成的所述非晶硅层产生汽泡状隆起及薄膜脱落缺陷。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，步骤一中的所述预热的工艺条件为：温度为200℃～450℃，Ar流量为10毫升/分～200毫升/分，时间为1分钟～5分钟。
进一步的改进是，各所述非晶硅子层的厚度为
Figure GDA0002962818600000021
进一步的改进是，所述非晶硅层的厚度为
Figure GDA0002962818600000022
所述非晶硅子层的数量为2层。
进一步的改进是，步骤三中各所述非晶硅子层对应的CVD沉积工艺为PECVD沉积工艺。
进一步的改进是，各所述非晶硅子层对应的CVD沉积工艺调节为：温度为200℃～400℃，硅烷流量为1毫升/分～200毫升/分，压强为10torr～1000torr。
进一步的改进是，步骤三中，通过调节所述CVD沉积工艺的温度调节在沉积过程中SiH键的扩散速率，所述CVD沉积工艺的温度越高，SiH键的扩散速率越快，越有利于防止汽泡状隆起出现。
进一步的改进是，所述非晶硅层应用于MEMS工艺中并作为牺牲层。
进一步的改进是，在步骤一提供的所述半导体衬底表面还形成有图形化的金属层。
进一步的改进是，在步骤三之后，还包括步骤：
步骤四、采用光刻刻蚀工艺对所述非晶硅层进行图形化。
步骤五、形成MEMS的结构层，所述结构层覆盖对应的所述非晶硅层的图形结构的顶部表面和侧面以及所述非晶硅层的图形结构外部的表面。
步骤六、去除对应的所述非晶硅层得到由所述结构层组成的悬空结构。
进一步的改进是，步骤六中采用湿法工艺去除对应的所述非晶硅层。
进一步的改进是，步骤六中的所述湿法刻蚀的溶液采用碱性溶液。
进一步的改进是，步骤六中的所述湿法刻蚀的碱性溶液包括四甲基氢氧化铵(TMAH)。
本发明中将非晶硅层预先分成了两层以上的非晶硅子层，各非晶硅子层都采用CVD沉积工艺形成且在各非晶硅子层之间插入等离子体预处理的步骤，通过将非晶硅层进行厚度分解，能使得在各非晶硅子层的沉积过程中，能防止SiH4分解形成硅的过程中形成的SiH键在非晶硅子层的体内积聚，也即SiH键能扩散到非晶硅子层的表面，最后结合非晶硅子层形成之后的等离子体预处理能将非晶硅子层的SiH键的氢原子从表面释放，最后能防止氢原子无法释放时在非晶硅层体内形成汽泡状隆起即鼓包，并还能防止由于鼓包产生的薄膜脱落缺陷。当非晶硅层应用于MEMS工艺中时，还能防止对微桥结构的影响，从而提高微桥结构的稳定性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1D是现有应用有非晶硅层的MEMS工艺的各步骤中的器件结构示意图；
图2是本发明实施例方法的流程图；
图3A-图3D是本发明实施例方法各步骤中的器件结构图。
具体实施方式
如图2所示，是本发明实施例方法的流程图；如图3A至图3D所示，是本发明实施例方法各步骤中的器件结构图，本发明实施例非晶硅的成膜方法包括如下步骤：
步骤一、如图3A所示，提供一半导体衬底1，对所述半导体衬底1表面进行预热。
本发明实施例中，所述半导体衬底1为硅衬底。所述预热的工艺条件为：温度为200℃～450℃，Ar流量为10毫升/分～200毫升/分，时间为1分钟～5分钟。
步骤二、将所需厚度的非晶硅层2分成两层以上的非晶硅子层。
较佳为，各所述非晶硅子层的厚度为
Figure GDA0002962818600000031
本发明实施例中，所述非晶硅层2的厚度为
Figure GDA0002962818600000032
所述非晶硅子层的数量为2层。
步骤三、依次采用CVD沉积工艺形成各所述非晶硅子层且在各所述非晶硅子层之间插入等离子体预处理的步骤。
各所述非晶硅子层都采用硅烷分解形成，在所述硅烷分解过程中会形成SiH键组成的稳定组态，通过控制所述非晶硅子层的厚度防止SiH键在所述非晶硅子层的体内积聚，结合所述非晶硅子层之后的所述等离子体预处理将所述非晶硅子层的SiH键的氢原子从表面释放，最后防止由各所述非晶硅子层叠加形成的所述非晶硅层2产生汽泡状隆起及薄膜脱落缺陷。
各所述非晶硅子层对应的CVD沉积工艺为PECVD沉积工艺。
各所述非晶硅子层对应的CVD沉积工艺调节为：温度为200℃～400℃，硅烷流量为1毫升/分～200毫升/分，压强为10torr～1000torr。通过调节所述CVD沉积工艺的温度调节在沉积过程中SiH键的扩散速率，所述CVD沉积工艺的温度越高，SiH键的扩散速率越快，越有利于防止汽泡状隆起出现。
本发明实施例中以2层所述非晶硅子层为例进行详细说明：
首先，如图3B所示，采用CVD沉积工艺形成非晶硅子层2a。通过提高所述非晶硅子层2a的CVD沉积工艺中的温度能够使SiH键很好的扩散到所述非晶硅子层2a的表面并有利于氢原子的释放。
其次、如图3C所示，对所述非晶硅子层2a进行等离子体处理，等离子体处理能实现氢原子的释放。
之后、如图3D所示，进行第二次CVD沉积工艺形成非晶硅子层2b，由非晶硅子层2a和2b叠加形成非晶硅层2。通过提高所述非晶硅子层2b的CVD沉积工艺中的温度能够使SiH键很好的扩散到所述非晶硅子层2b的表面并有利于氢原子的释放。
由非晶硅子层2a和2b叠加形成的非晶硅层2能防止鼓包出现。
本发明实施例方法中，所述非晶硅层2应用于MEMS工艺中并作为牺牲层。
在步骤一提供的所述半导体衬底1表面还形成有图形化的金属层(未示出)。
在步骤三之后，还包括步骤：
步骤四、采用光刻刻蚀工艺对所述非晶硅层2进行图形化。
步骤五、形成MEMS的结构层，所述结构层覆盖对应的所述非晶硅层2的图形结构的顶部表面和侧面以及所述非晶硅层2的图形结构外部的表面。
步骤六、去除对应的所述非晶硅层2得到由所述结构层组成的悬空结构。悬空结构可以参考图1D所示。
步骤六中采用湿法工艺去除对应的所述非晶硅层2。较佳为，所述湿法刻蚀的溶液采用碱性溶液，碱性溶液包括四甲基氢氧化铵。
本发明实施例中将非晶硅层2预先分成了两层以上的非晶硅子层，各非晶硅子层都采用CVD沉积工艺形成且在各非晶硅子层之间插入等离子体预处理的步骤，通过将非晶硅层2进行厚度分解，能使得在各非晶硅子层的沉积过程中，能防止SiH4分解形成硅的过程中形成的SiH键在非晶硅子层的体内积聚，也即SiH键能扩散到非晶硅子层的表面，最后结合非晶硅子层形成之后的等离子体预处理能将非晶硅子层的SiH键的氢原子从表面释放，最后能防止氢原子无法释放时在非晶硅层2体内形成汽泡状隆起即鼓包，并还能防止由于鼓包产生的薄膜脱落缺陷。当非晶硅层2应用于MEMS工艺中时，还能防止对微桥结构的影响，从而提高微桥结构的稳定性。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (12)

1.一种非晶硅的成膜方法，其特征在于，包括如下步骤：
步骤一、提供一半导体衬底，对所述半导体衬底表面进行预热；
步骤二、将所需厚度的非晶硅层分成两层以上的非晶硅子层；
步骤三、依次采用CVD沉积工艺形成各所述非晶硅子层且在各所述非晶硅子层之间插入等离子体预处理的步骤；
各所述非晶硅子层都采用硅烷分解形成，在所述硅烷分解过程中会形成SiH键组成的稳定组态，通过控制所述非晶硅子层的厚度防止SiH键在所述非晶硅子层的体内积聚，结合所述非晶硅子层之后的所述等离子体预处理将所述非晶硅子层的SiH键的氢原子从表面释放，最后防止由各所述非晶硅子层叠加形成的所述非晶硅层产生汽泡状隆起及薄膜脱落缺陷；
各所述非晶硅子层的厚度为
Figure FDA0002962818590000011
通过调节所述CVD沉积工艺的温度调节在沉积过程中SiH键的扩散速率，所述CVD沉积工艺的温度越高，SiH键的扩散速率越快，越有利于防止汽泡状隆起出现。
2.如权利要求1所述的非晶硅的成膜方法，其特征在于：所述半导体衬底为硅衬底。
3.如权利要求2所述的非晶硅的成膜方法，其特征在于：步骤一中的所述预热的工艺条件为：温度为200℃～450℃，Ar流量为10毫升/分～200毫升/分，时间为1分钟～5分钟。
4.如权利要求1所述的非晶硅的成膜方法，其特征在于：所述非晶硅层的厚度为
Figure FDA0002962818590000012
所述非晶硅子层的数量为2层。
5.如权利要求1所述的非晶硅的成膜方法，其特征在于：步骤三中各所述非晶硅子层对应的CVD沉积工艺为PECVD沉积工艺。
6.如权利要求5所述的非晶硅的成膜方法，其特征在于：各所述非晶硅子层对应的CVD沉积工艺调节为：温度为200℃～400℃，硅烷流量为1毫升/分～200毫升/分，压强为10torr～1000torr。
7.如权利要求1所述的非晶硅的成膜方法，其特征在于：所述非晶硅层应用于MEMS工艺中并作为牺牲层。
8.如权利要求7所述的非晶硅的成膜方法，其特征在于：在步骤一提供的所述半导体衬底表面还形成有图形化的金属层。
9.如权利要求7所述的非晶硅的成膜方法，其特征在于：在步骤三之后，还包括步骤：
步骤四、采用光刻刻蚀工艺对所述非晶硅层进行图形化；
步骤五、形成MEMS的结构层，所述结构层覆盖对应的所述非晶硅层的图形结构的顶部表面和侧面以及所述非晶硅层的图形结构外部的表面；
步骤六、去除对应的所述非晶硅层得到由所述结构层组成的悬空结构。
10.如权利要求9所述的非晶硅的成膜方法，其特征在于：步骤六中采用湿法刻蚀去除对应的所述非晶硅层。
11.如权利要求10所述的非晶硅的成膜方法，其特征在于：步骤六中的所述湿法刻蚀的溶液采用碱性溶液。
12.如权利要求11所述的非晶硅的成膜方法，其特征在于：步骤六中的所述湿法刻蚀的碱性溶液包括四甲基氢氧化铵。
CN201811053728.5A 2018-09-11 2018-09-11 非晶硅的成膜方法 Active CN109285759B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811053728.5A CN109285759B (zh) 2018-09-11 2018-09-11 非晶硅的成膜方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811053728.5A CN109285759B (zh) 2018-09-11 2018-09-11 非晶硅的成膜方法

Publications (2)

Publication Number Publication Date
CN109285759A CN109285759A (zh) 2019-01-29
CN109285759B true CN109285759B (zh) 2021-08-20

Family

ID=65180645

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811053728.5A Active CN109285759B (zh) 2018-09-11 2018-09-11 非晶硅的成膜方法

Country Status (1)

Country Link
CN (1) CN109285759B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110643971A (zh) * 2019-09-27 2020-01-03 上海理想万里晖薄膜设备有限公司 用于制造异质结太阳能电池的cvd设备及其镀膜方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0630989A2 (en) * 1993-06-21 1994-12-28 Applied Materials, Inc. Method of plasma chemical vapor deposition of layer with improved interface
CN101927976B (zh) * 2009-09-30 2013-09-25 浙江大立科技股份有限公司 微桥结构红外探测器以及制造方法
CN107464743A (zh) * 2017-07-17 2017-12-12 上海华虹宏力半导体制造有限公司 非晶硅薄膜成膜方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0630989A2 (en) * 1993-06-21 1994-12-28 Applied Materials, Inc. Method of plasma chemical vapor deposition of layer with improved interface
CN101927976B (zh) * 2009-09-30 2013-09-25 浙江大立科技股份有限公司 微桥结构红外探测器以及制造方法
CN107464743A (zh) * 2017-07-17 2017-12-12 上海华虹宏力半导体制造有限公司 非晶硅薄膜成膜方法

Also Published As

Publication number Publication date
CN109285759A (zh) 2019-01-29

Similar Documents

Publication Publication Date Title
US8367451B2 (en) Method and structures for fabricating MEMS devices on compliant layers
US8921997B2 (en) Electrical component and method of manufacturing the same
US7563633B2 (en) Microelectromechanical systems encapsulation process
US11537016B2 (en) Method of manufacturing array substrate, and array substrate
WO2004075248A3 (fr) Procede de revetement d'une surface, fabrication d'interconnexions en microelectronique utilisant ce procede, et circuits integres
US9862595B2 (en) Method for manufacturing thin-film support beam
CN109285759B (zh) 非晶硅的成膜方法
JP2010225899A (ja) 半導体装置の製造方法
CN103738914A (zh) Mems器件的制造方法
US20080085606A1 (en) Method for Fabricating a Structure for a Semiconductor Component, and Semiconductor Component
TWI574911B (zh) Ｍｅｍｓ裝置製造方法及該方法所形成的裝置
US9511560B2 (en) Processing a sacrificial material during manufacture of a microfabricated product
WO2013163125A1 (en) Method for creating asperities in metal for metal-to-metal bonding
JP2014187248A (ja) 半導体装置の製造方法
JP5857659B2 (ja) 半導体素子の製造方法
US8303827B2 (en) Method for making micro-electro-mechanical system device
CN110868681B (zh) Mems麦克风翘曲补偿方法和mems麦克风晶圆
CN108383077A (zh) 斜坡状非晶硅薄膜成膜方法
TW200739738A (en) Manufacturing method of semiconductor device
CN108269732B (zh) 形成非晶硅多层结构的方法
TWI775227B (zh) 電容式壓力感測器及其製造方法
CN108751123B (zh) 一种接触窗的形成方法
US6352908B1 (en) Method for reducing nitride residue in a LOCOS isolation area
JP2011044599A (ja) 集積回路装置の製造方法
CN113506721A (zh) 非晶硅薄膜形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant