CN109283832A - 一种低功耗的时间数字转换器及其phv补偿方法 - Google Patents
一种低功耗的时间数字转换器及其phv补偿方法 Download PDFInfo
- Publication number
- CN109283832A CN109283832A CN201811075355.1A CN201811075355A CN109283832A CN 109283832 A CN109283832 A CN 109283832A CN 201811075355 A CN201811075355 A CN 201811075355A CN 109283832 A CN109283832 A CN 109283832A
- Authority
- CN
- China
- Prior art keywords
- tdc
- time
- ckv
- phase
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000005070 sampling Methods 0.000 claims description 20
- 230000000630 rising effect Effects 0.000 claims description 18
- 238000004364 calculation method Methods 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 9
- 229920006395 saturated elastomer Polymers 0.000 claims description 5
- 230000007246 mechanism Effects 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000012937 correction Methods 0.000 claims description 2
- 238000012545 processing Methods 0.000 claims description 2
- 238000005259 measurement Methods 0.000 abstract description 14
- 238000004422 calculation algorithm Methods 0.000 abstract description 9
- 238000006243 chemical reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 238000004088 simulation Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000006880 cross-coupling reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
- G04F10/005—Time-to-digital converters [TDC]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/50—All digital phase-locked loop
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本发明公开了一种低功耗的时间数字转换器及其PHV补偿方法，所述低功耗的时间数字转换器使时间数字的转换更加稳定可靠的同时，能够显著减少电路的功耗和面积。本发明同时提出了配合以上电路工作的TDC_Gain计算算法，并通过RTL电路实现。高速的TDC硬件电路与RTL算法电路相互协作，可以使整个TDC系统的测量误差小于一个TDC_LSB、具有极强的稳定性和鲁棒性、较小的电路面积和较低的功耗。
Description
技术领域
本发明涉及射频通信领域，尤其涉及一种低功耗的时间数字转换器及其PHV补偿方法。
背景技术
时间数字转换器(TDC)广泛应用于全数字锁相环中(ADPLL)。在二十世纪初，几乎所有的频率综合器中都使用基于电荷泵锁相环的系统架构。最近几年随着集成电路的制造工艺不断更新，这种主要基于模拟电路的系统架构已经完全无法体现深亚微米CMOS工艺带来的巨大优势。为了缓解或解决电荷泵锁相环所面临的困难，TI公司早在2003年就已经研发出了能够完全替代电荷泵锁相环的全数字锁相环。在接下来的十几年里，尽管ADPLL技术不断发展成熟，但是其内部的关键电路-TDC仍然需要小心设计，且就目前而言，TDC电路消耗的面积和功耗仍然占据了整个芯片系统很大一部分。因此，研发低功耗、小面积的TDC电路成为该领域的一大热点。
传统的TDC电路是利用反相器作为延时链对振荡器输出的高频信号CKV进行延时，使用外部基准时钟信号Fref对各级延时单元的输出信号进行采样。对于周期为n*Td(Td为单个延时单元的延时)振荡器输出信号，至少需要n个延时单元，即延时链需要完全覆盖整个CKV的周期。环形TDC能够显著减少延时链的长度，但是需要复杂的逻辑实现。另外，高频信号在经过延时链是会产生巨大的开关功耗。
发明内容
根据现有技术存在的问题，本发明公开了一种低功耗的时间数字转换器及其PHV补偿方法，其中低功耗的时间数字转换器具体包括：
包括时间数字编码产生电路、CKR的产生电路、PHV_INT的计数电路和TDC_EN产生电路；
所述时间数字编码产生电路中的Fref信号经过29个延时单元得到信号Frd<29∶1>，信号Frd<29∶1>依次作为29个SAFF的采样时钟对补偿时钟Phase0进行采样，得到时间数字转换器的编码输出TDC_Q0<29∶1>，使用Frd<15>作为SAFF的采样时钟对Phase90进行采样，得到TDC_Q90<15>信号；
所述CKR的产生电路在工作状态下使用Phase0和Phase180分别对Frd<15>信号进行采样，再使用Phase0和Phase270分别对前级DFF的输出再采样，最后用Phase270作为时钟对两路信号再一次采样得到CKR的两路待选信号CKR0和CKR180，最后使用TDC_Q90<15>作为Mux的选择信号得到CKR信号。
一种低功耗的时间数字转换器的PHV补偿方法，该方法包括TDC_Q0<29∶1>的译码逻辑和采用补偿值Frac∈[-0.5，0.5)的补偿机制，该补偿机制具体采用如下方式：
S1：当TDC_Q0<15>＝0，有：
●Tr1！＝15，则Tr1为准确值，此时补偿值Frac＝-Tr1*TDC_Gain；
●Tr1＝15，此时使用Tr2近似计算补偿值Frac＝-0.5+Tr2*TDC_Gain；
S2：当TDC_Q0<15>＝1，有：
●Tf1！＝15，则Tf1为准确值，此时补偿值Frac＝Tf1*TDC_Gain；
●Tf1＝15，此时使用Tf2近似计算补偿值Frac＝0.5-Tf2*TDC_Gain；
如果在Frd<15>对Phase0和Phase90分别进行采样得到TDC_Q0<15>和TDC_Q90<15>的过程中有采样错误，该补偿机制也在后续处理中纠正错误得到正确的补偿结果，具体的错误情况及对应的纠正过程如下：
M：若TDC_Q90<15>为0，则整数计数采样时钟CKR由CKR180产生，此时PHV计数不会增加1，且TDC_Q90<15>&TDC_Q0<15>＝0；若TDC_Q90<15>为1，则CKR由CKR0产生，此时PHV计数增加1，且TDC_Q90<15>&TDC_Q0<15>＝1，相减后结果与TDC_Q90<15>为0时一致；
P：在Frd<15>的上升沿在补偿时钟Phase0的下降沿附近时：若TDC_Q0<15>为1，补偿值接近+0.5，TDC_Q90<15>&TDC_Q0<15>＝1；若TDC_Q0<15>为0，补偿值接近-0.5，TDC_Q90<15>&TDC_Q0<15>＝0，补偿结果与TDC_Q0<15>为1时一致。
一种鲁棒性TDC_Gain的计算方法，包括以下步骤：
S1：当TDC_Q0<15>＝0，有：
●当Tr1小于Tr2时，Frd<15>距离右侧的上升沿较近，Tckv＝(Tr2+Tf1)*Tinv。若Tf2饱和(Tf2＝15)，则Tckv用(Tr2+Tr1)*Tinv*2近似。；
●当Tr1大于Tr2时，Frd<15>距离左侧的上升沿较近，Tckv＝(Tr1+Tf1)
*Tinv。若Tf1饱和(Tf1＝15)，则Tckv用(Tr2+Tr1)*Tinv*2近似；
S2：当TDC_Q0<15>＝1，有：
●当Tf1小于Tf2时，Frd<15>距离左侧的上升沿较近，Tckv＝(Tr2+Tf1)*Tinv。若Tr2饱和(Tr2＝15)，则Tckv用(Tf2+Tf1)*Tinv*2近似。
●当Tf1大于Tf2时，Frd<15>距离右侧的上升沿较近，Tckv＝(Tr1+Tf1)*Tinv。若Tr1饱和(Tr1＝15)，则Tckv用(Tf2+Tf1)*Tinv*2近似。
由于采用了上述技术方案，本发明公开了一种低功耗的时间数字转换器、同时提出了配合以上电路工作的、具有极强鲁棒性和稳定性的PHV补偿算法和TDC_Gain计算算法，并通过RTL电路实现。高速的TDC硬件电路与RTL算法电路相互协作，可以使整个TDC系统的测量误差小于一个TDC_LSB、具有极强的稳定性和鲁棒性、较小的电路面积和较低的功耗。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为TDC延时链与TDC_Q产生电路实现图；
图2为带Enable信号的SAFF原理图；
图3为CKR产生逻辑电路图；
图4为CKR产生时序图；
图5为PHV整数计数电路示意图；
图6为TDC_Q0<29∶1>译码示意图；
图7为TDC_EN信号产生逻辑图；
图8 TT/27℃Corner不同CKV频率下TDC误差及TDC_Gain变化图；
图9 SS/125℃Corner不同CKV频率下TDC误差及TDC_Gain变化图；
图10 FF/-40℃Corner不同CKV频率下TDC误差及TDC_Gain变化图；
图11 TDC有无TDC_EN信号消耗电流对比图；
图12为本发明中低功耗的时间数字转换器的电路原理图。
具体实施方式
为使本发明的技术方案和优点更加清楚，下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚完整的描述：
如图12所示的一种低功耗的时间数字转换器，该TDC电路适用于全数字锁相环(ADPLL)中相位误差的计算，该时间数字转换器具体包括时间数字编码产生电路、CKR的产生电路、PHV_INT的计数电路以及TDC_EN产生电路；该电路提出了配合以上电路工作的、具有极强鲁棒性和稳定性的PHV补偿算法和TDC_Gain计算算法，并通过RTL电路实现。高速的TDC硬件电路与RTL算法电路相互协作，可以使整个TDC系统的测量误差小于一个TDC_LSB、具有极强的稳定性和鲁棒性、较小的电路面积和较低的功耗。
一种低功耗的时间数字转换器，该电路结构适用于ADPLL中相位误差的小数位补偿，使ADPLL在频率锁定时得到更高的输出频率的精度。低功耗的时间数字转换器TDC的具体工作过程包括以下步骤：
步骤1-1：DCO(数控振荡器)的输出经过差分二分频电路生成四路相位依次相差90°的时钟信号Phase0、Phase90、Phase180、Phase270，其中Phase0作为补偿时钟信号，Phase90作为计数时钟信号，Phase180、Phase270作为前面两路时钟的延时时钟；
步骤2-1基准时钟Fref经过29个延时单元的延时后得到一组位宽与延时单元数目相等的总线Frd<29∶1>，该总线分别作为SAFF的采样时钟对补偿时钟Phase0进行采样，得到一组数据总线TDC_Q0<29∶1>；
步骤2-2将步骤2-1中得到的Fref经过15个延时单元的信号Frd<15>对计数时钟Phase90采样，得到TDC_Q90<15>；
步骤3-1将步骤2-1中得到的Frd<15>用四路不同相位时钟Phase0、Phase90、Phase180、Phase270先后进行采样，得到CKR的两路待选信号CKR0和CKR180；
步骤3-2使用步骤2-2得到的TDC_Q90<15>作为MUX的选择信号对两路待选信号进行选择得到CKR；
步骤4-1整数计数电路对计数时钟Phase90的周期进行计数，每次Phase90的上升沿计数值加1，使用步骤3-2中得到的CKR信号对计数值采样，得到该Fref周期内PHV_INT的数值；
所述PHV补偿机制均使用数字逻辑的方法实现，包括以下步骤：
步骤5-1将步骤2-1得到的数据总线TDC_Q0<29∶1>用Verilog代码进行译码，得到4组数据Tr1、Tr2、Tf1、Tf2；
步骤5-2将步骤5-1得到的4组数据Tr1、Tr2、Tf1、Tf2经过补偿算法得到PHV_Frac，并得到TDC的增益TDC_Gain。
如图1所示，时间数字编码产生电路中的Fref信号经过29个延时单元得到信号Frd<29∶1>，信号Frd<29∶1>，依次作为29个SAFF的采样时钟对补偿时钟Phase0进行采样，得到TDC的编码输出TDC_Q0<29∶1>；与此同时，使用Frd<15>作为SAFF的采样时钟对Phase90进行采样，得到TDC_Q90<15>信号；
图2所示为一种带Enable信号的SAFF的原理图，其工作原理如下：
若EN信号为低，输入管MN1和MN2关断，交叉耦合通路电流为0；同时PMOS管MP6和MP4开启，使MP8和MP7关断，电路输出级电流也为0；
若EN信号为高，电路正常工作，即在CLK的上升沿对输入数据进行采样。由于SAFF具有使能功能，配合后面介绍的Enable信号产生逻辑电路，可以使SAFF仅在Fref上升沿前后一小段时间内开启，其余大部分时间都处于关断状态，这样可以极大地降低电路的功耗。
图3所示为CKR的产生逻辑电路图，具体实现如下：
为了避免DFF的metastability问题，使用Phase0和Phase180分别对Frd<15>信号进行采样，为了降低对后级电路的时序压力，再使用Phase0和Phase270分别对前级DFF的输出再采样，最后用Phase270作为时钟对两路信号再一次采样得到CKR的两路待选信号CKRO和CKR180。最后使用TDC_Q90<15>作为Mux的选择信号得到CKR信号。其具体时序如图4所示；
在图4中的区域4，CKR的产生会延后一个CKV的周期，导致PHV的计数增加1，因此PHV的整数计数结果需要减去TDC_Q90<15>&TDC_Q0<15>。Frd<15>对Phase0和Phase90分别进行采样得到TDC_Q0<15>和TDC_Q90<15>的过程中，若发生metastability问题，可能的结果如下：
在区域3和区域4的相交处：若TDC_Q90<15>为0，则CKR由CKR180产生，此时PHV计数不会增加1，且TDC_Q90<15>&TDC_Q0<15>＝0；若TDC_Q90<15>为1，则CKR由CKRO产生，此时PHV计数会增加1，且TDC_Q90<15>&TDC_Q0<15>＝1，相减后结果与TDC_Q90<15>为0时一致；
在区域4和下一个Phase0周期的区域1的相交处：若TDC_Q0<15>为1，补偿值接近+0.5，TDC_Q90<15>&TDC_Q0<15>＝1；若TDC_Q0<15>为0，补偿值接近-0.5，TDC_Q90<15>&TDC_Q0<15>＝0，补偿结果与TDC_Q0<15>为1时也是一致的。
综上，在产生TDC_Q0<15>和TDC_Q90<15>信号，进而判决PHV计数时是否应该减1的过程中，发生metastability问题，只要TDC_Q不出现0-1-0或者1-0-1交替变化的情况，就不会对PHV计数产生致命的错误，最坏的情况只是在对PHV整数补偿时产生数个TDC_LSB的误差。这样设计的采样系统就具有极强的鲁棒性。
本发明采用了如图5所示的分段计数器产生PHV_INT以减少计数电路的时序压力。首先将计数时钟Phase90四分频后得到PHV_INT高6位PHV_INT<7∶2>的计数时钟Phase90DIV4，PHV_INT的低2位PHV_INT<1∶0>由如图5所示的Din<3∶0>通过译码电路得到，译码逻辑如表1所示：
| Din<3∶0> | PHV<1∶0> |
| 0000 | 11 |
| 0001 | 00 |
| 0011 | 01 |
| 0111 | 10 |
| 1111 | 11 |
| 1110 | 00 |
| 1100 | 01 |
| 1000 | 10 |
表1 PHV_INT低2位译码逻辑
TDC译码方式如图6所示，TDC_Q0<29∶1>经过译码逻辑电路得到4组数据Tr1、Tr2、Tf1、Tf2，利用该4组数据进行PHV补偿的具体方法如下：
(1)当TDC_Q0<15>＝0，即图6中左图所示，有：
●Tr1！＝15，则Tr1为准确值，此时补偿值Frac＝-Tr1*TDC_Gain；
●Tr1＝15，此时使用Tr2近似计算补偿值Frac＝-0.5+Tr2*TDC_Gain；
(2)当TDC_Q0<15>＝1，即图6中右图所示，有：
●Tf1！＝15，则Tf1为准确值，此时补偿值Frac＝Tf1*TDC_Gain；
●Tf1＝15，此时使用Tf2近似计算补偿值Frac＝0.5-Tf2*TDC_Gain；
理论上该补偿方法可以在TDC的测量范围小于一个CKV的周期的情况下也能保持较小的测量误差。
TDC_Gain由下面的公式得到：
式中Tinv为单个延时单元的延时时间，Tckv为CKV的周期。其计算方法如下：
(1)当TDC_Q0<15>＝0，即图6中左图所示，有：
●当Tr1小于Tr2时，Frd<15>距离右侧的上升沿较近，Tckv＝(Tr2+Tf1)*Tinv。若Tf2饱和(Tf2＝15)，则Tckv用(Tr2+Tr1)*Tinv*2近似。；
●当Tr1大于Tr2时，Frd<15>距离左侧的上升沿较近，Tckv＝(Tr1+Tf1)*Tinv。若Tf1饱和(Tf1＝15)，则Tckv用(Tr2+Tr1)*Tinv*2近似；
(2)当TDC_Q0<15>＝1，即图6中右图所示，有：
●当Tf1小于Tf2时，Frd<15>距离左侧的上升沿较近，Tckv＝(Tr2+Tf1)*Tinv。若Tr2饱和(Tr2＝15)，则Tckv用(Tf2+Tf1)*Tinv*2近似。
●当Tf1大于Tf2时，Frd<15>距离右侧的上升沿较近，Tckv＝(Tr1+Tf1)*Tinv。若Tr1饱和(Tr1＝15)，则Tckv用(Tf2+Tf1)*Tinv*2近似；
按照上述逻辑计算的TDC_Gain在TDC的测量范围大于等于一个CKV周期的情况下是准确的，当TDC的测量范围小于一个CKV周期时，会有一定的概率出现误差(即只求出半个CKV的周期的情况)，并且CKV周期相对TDC的测量范围越大，出现误差的概率就越大。所以在RTL代码中TDC_Gain为12位定点数，且对TDC_Gain做了16点的滑动平均，能够减小TDC_Gain的变化引入的误差。
如图7所示，将Phase90DIV4进行2分频得到Phase90DIy8，对Frd<29>进行数次采样，每次采样能够使Frd<29>延迟约3.3ns，将数次采样后的输出与CKR作或非运算后得到TDC_EN信号，控制TDC中SAFF在需要工作的一小段时间内开启，以降低系统功耗。
后仿真过程、结果及分析如下：
(1)后仿真过程：为了保证基准时钟Fref的上升沿在CKV的任意位置都能够得到正确的补偿结果，本实验对TDC进行后仿真时使用VerilogA编写了一个矩形波波形发生器，其产生的波形的上升沿与下降沿的时间差在一个CKV周期内随机变化，使用该矩形波作为TDC的基准时钟Fref，CKV的频率不发生变化，将TDC补偿后的PHV做微分后与理想情况下的PHV微分值做差得到TDC的测量误差，若测量误差在1LSB以下表示TDC工作正常。后仿真时基准时钟Fref的频率固定为100MHz，分别在CKV的频率为2011MHz、2417MHz、3011MHz条件下进行10μs的瞬态仿真，分别得到TDC的测量误差和TDC_Gain的波形。
(2)后仿真结果及分析：
Tinv后仿结果在不同的Corner下存在一些偏差，图9所示为TT/27℃Corner下的Frd<29∶1>的波形图。更为极端的Corner下的数据如表2所示：
| PVT | T<sub>inv</sub> |
| TT/27° | 18ps |
| SS/125° | 23.5ps |
| FF/-40° | 15ps |
表2不同工艺角下的Tinv
由此得到不同工艺角、不同CKV频率下的TDC LSB数据如表3所示：
如图8所示，TT/27℃Corner下，不同CKV频率下的测量误差都在1个TDC_LSB以下，TDC_Gain最大波动范围大约为3；
如图9所示，SS/125℃Corner下，不同CKV频率下的测量误差都在1个TDC_LSB以下，TDC_Gain最大波动范围大约为5；
如图10所示，FF/-40℃Corner下，不同CKV频率下的测量误差都在1个TDC_LSB以下，TDC_Gain最大波动范围大约为5；
如图11所示，TT/27℃Corner下，Tref＝16MHz，Fckv＝2.4GHz，TDC_EN产生电路中Frd<29>的延时DFF数目为7(最大值，延时更多会导致TDC_EN的上升沿延后至Fref的上升沿之后)，TDC有无TDC_EN信号的电流对比图。TDC总的平均电流为1.3mA；若TDC_EN始终有效，TDC的总平均电流为2.6mA，节省了一半的电流。
以上所述仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。
Claims (3)
1.一种低功耗的时间数字转换器，其特征在于：包括时间数字编码产生电路、CKR的产生电路、PHV_INT的计数电路和TDC_EN产生电路；
所述时间数字编码产生电路中的Fref信号经过29个延时单元得到信号Frd<29∶1>，信号Frd<29∶1>依次作为29个SAFF的采样时钟对补偿时钟Phase0进行采样，得到时间数字转换器的编码输出TDC_Q0<29∶1>，使用Frd<15>作为SAFF的采样时钟对Phase90进行采样，得到TDC_Q90<15>信号；
所述CKR的产生电路在工作状态下使用Phase0和Phase180分别对Frd<15>信号进行采样，再使用Phase0和Phase270分别对前级DFF的输出再采样，最后用Phase270作为时钟对两路信号再一次采样得到CKR的两路待选信号CKRO和CKR180，最后使用TDC_Q90<15>作为Mux的选择信号得到CKR信号。
2.一种如权利要求1所述的低功耗的时间数字转换器的PHV补偿方法，其特征在于：该方法包括TDC_Q0<29∶1>的译码逻辑和采用补偿值Frac∈[-0.5，0.5)的补偿机制，该补偿机制具体采用如下方式：
S1：当TDC_Q0<15>＝0，有：
Tr1！＝15，则Tr1为准确值，此时补偿值Frac＝-Tr1*TDC_Gain；
Tr1＝15，此时使用Tr2近似计算补偿值Frac＝-0.5+Tr2*TDC_Gain；
S2：当TDC_Q0<15>＝1，有：
Tf1！＝15，则Tf1为准确值，此时补偿值Frac＝Tf1*TDC_Gain；
Tf1＝15，此时使用Tf2近似计算补偿值Frac＝0.5-Tf2*TDC_Gain；
如果在Frd<15>对Phase0和Phase90分别进行采样得到TDC_Q0<15>和TDC_Q90<15>的过程中有采样错误，该补偿机制也在后续处理中纠正错误得到正确的补偿结果，具体的错误情况及对应的纠正过程如下：
M：若TDC_Q90<15>为0，则整数计数采样时钟CKR由CKR180产生，此时PHV计数不会增加1，且TDC_Q90<15>&TDC_Q0<15>＝0；若TDC_Q90<15>为1，则CKR由CKR0产生，此时PHV计数增加1，且TDC_Q90<15>&TDC_Q0<15>＝1，相减后结果与TDC_Q90<15>为0时一致；
P：在Frd<15>的上升沿在补偿时钟Phase0的下降沿附近时：若TDC_Q0<15>为1，补偿值接近+0.5，TDC_Q90<15>&TDC_Q0<15>＝1；若TDC_Q0<15>为0，补偿值接近-0.5，TDC_Q90<15>&TDC_Q0<15>＝0，补偿结果与TDC_Q0<15>为1时一致。
3.一种鲁棒性TDC_Gain的计算方法，其特征在于：包括以下步骤：
S1：当TDC_Q0<15>＝0，有：
当Tr1小于Tr2时，Frd<15>距离右侧的上升沿较近，Tckv＝(Tr2+Tf1)*Tinv。若Tf2饱和(Tf2＝15)，则Tckv用(Tr2+Tr1)*Tinv*2近似。；
当Tr1大于Tr2时，Frd<15>距离左侧的上升沿较近，Tckv＝(Tr1+Tf1)*Tinv。若Tf1饱和(Tf1＝15)，则Tckv用(Tr2+Tr1)*Tinv*2近似；
S2：当TDC_Q0<15>＝1，有：
当Tf1小于Tf2时，Frd<15>距离左侧的上升沿较近，Tckv＝(Tr2+Tf1)*Tinv。若Tr2饱和(Tr2＝15)，则Tckv用(Tf2+Tf1)*Tinv*2近似。
当Tf1大于Tf2时，Frd<15>距离右侧的上升沿较近，Tckv＝(Tr1+Tf1)*Tinv。若Tr1饱和(Tr1＝15)，则Tckv用(Tf2+Tf1)*Tinv*2近似。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811075355.1A CN109283832B (zh) | 2018-09-14 | 2018-09-14 | 一种低功耗的时间数字转换器及其phv补偿方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811075355.1A CN109283832B (zh) | 2018-09-14 | 2018-09-14 | 一种低功耗的时间数字转换器及其phv补偿方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109283832A true CN109283832A (zh) | 2019-01-29 |
| CN109283832B CN109283832B (zh) | 2020-05-12 |
Family
ID=65181302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811075355.1A Active CN109283832B (zh) | 2018-09-14 | 2018-09-14 | 一种低功耗的时间数字转换器及其phv补偿方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109283832B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115509111A (zh) * | 2022-09-26 | 2022-12-23 | 西北核技术研究所 | 用于延时链型时间数字转换器的采样控制电路及控制方法 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1137188A2 (en) * | 2000-03-24 | 2001-09-26 | STMicroelectronics, Inc. | Digital phase lock loop |
| US20020191727A1 (en) * | 2001-04-25 | 2002-12-19 | Texas Instruments Incorporated | Digital phase locked loop |
| EP1330034A2 (en) * | 2001-11-30 | 2003-07-23 | Texas Instruments Incorporated | Frequency synthesizer with phase restart |
| US20030179027A1 (en) * | 2002-03-22 | 2003-09-25 | Kizer Jade M. | Locked loop with dual rail regulation |
| CN101043215A (zh) * | 2007-03-12 | 2007-09-26 | 启攀微电子（上海）有限公司 | 一种高性能时间数字转换器电路架构 |
| DE60130841D1 (de) * | 2000-06-30 | 2007-11-22 | Texas Instruments Inc | Phasendetektor |
| CN101166630A (zh) * | 2005-04-26 | 2008-04-23 | 株式会社理光 | 像素时钟发生器、脉冲调制器以及图像形成设备 |
| CN101578527A (zh) * | 2007-01-11 | 2009-11-11 | 国际商业机器公司 | 片上相位误差测量以确定锁相环中的抖动的方法和装置 |
| CN101911494A (zh) * | 2008-01-04 | 2010-12-08 | 高通股份有限公司 | 具有自校正相位-数字传递函数的锁相环 |
| CN102187579A (zh) * | 2008-10-23 | 2011-09-14 | 松下电器产业株式会社 | 数字pll电路及通信装置 |
| US8174293B2 (en) * | 2009-05-21 | 2012-05-08 | Kabushiki Kaisha Toshiba | Time to digital converter |
| CN103051340A (zh) * | 2011-10-17 | 2013-04-17 | 联发科技股份有限公司 | 时间数字转换系统与频率合成器 |
| CN103208994A (zh) * | 2013-03-11 | 2013-07-17 | 东南大学 | 一种两段式时间数字转换电路 |
| CN108073068A (zh) * | 2016-11-17 | 2018-05-25 | 台湾积体电路制造股份有限公司 | 全数字锁相回路adpll电路 |
-
2018
- 2018-09-14 CN CN201811075355.1A patent/CN109283832B/zh active Active
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1137188A2 (en) * | 2000-03-24 | 2001-09-26 | STMicroelectronics, Inc. | Digital phase lock loop |
| DE60130841D1 (de) * | 2000-06-30 | 2007-11-22 | Texas Instruments Inc | Phasendetektor |
| US20020191727A1 (en) * | 2001-04-25 | 2002-12-19 | Texas Instruments Incorporated | Digital phase locked loop |
| EP1330034A2 (en) * | 2001-11-30 | 2003-07-23 | Texas Instruments Incorporated | Frequency synthesizer with phase restart |
| US20030179027A1 (en) * | 2002-03-22 | 2003-09-25 | Kizer Jade M. | Locked loop with dual rail regulation |
| CN101166630A (zh) * | 2005-04-26 | 2008-04-23 | 株式会社理光 | 像素时钟发生器、脉冲调制器以及图像形成设备 |
| CN101578527A (zh) * | 2007-01-11 | 2009-11-11 | 国际商业机器公司 | 片上相位误差测量以确定锁相环中的抖动的方法和装置 |
| CN101043215A (zh) * | 2007-03-12 | 2007-09-26 | 启攀微电子（上海）有限公司 | 一种高性能时间数字转换器电路架构 |
| CN101911494A (zh) * | 2008-01-04 | 2010-12-08 | 高通股份有限公司 | 具有自校正相位-数字传递函数的锁相环 |
| CN102187579A (zh) * | 2008-10-23 | 2011-09-14 | 松下电器产业株式会社 | 数字pll电路及通信装置 |
| US8174293B2 (en) * | 2009-05-21 | 2012-05-08 | Kabushiki Kaisha Toshiba | Time to digital converter |
| CN103051340A (zh) * | 2011-10-17 | 2013-04-17 | 联发科技股份有限公司 | 时间数字转换系统与频率合成器 |
| CN107094015A (zh) * | 2011-10-17 | 2017-08-25 | 联发科技股份有限公司 | 时间数字转换系统 |
| CN103208994A (zh) * | 2013-03-11 | 2013-07-17 | 东南大学 | 一种两段式时间数字转换电路 |
| CN108073068A (zh) * | 2016-11-17 | 2018-05-25 | 台湾积体电路制造股份有限公司 | 全数字锁相回路adpll电路 |
Non-Patent Citations (2)
| Title |
|---|
| XIAOYING DENG: "A 0.68-to-1.44 GHz Low-Jitter All-Digital Phase-", 《2016 IEEE INTERNATIONAL CONFERENCE ON ELECTRON DEVICES AND SOLID-STATE CIRCUITS》 * |
| 庞浩 等: "一种新型的全数字锁相环", 《中国电机工程学报》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115509111A (zh) * | 2022-09-26 | 2022-12-23 | 西北核技术研究所 | 用于延时链型时间数字转换器的采样控制电路及控制方法 |
| CN115509111B (zh) * | 2022-09-26 | 2023-09-01 | 西北核技术研究所 | 用于延时链型时间数字转换器的采样控制电路及控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109283832B (zh) | 2020-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8138843B2 (en) | Gated ring oscillator for a time-to-digital converter with shaped quantization noise | |
| US7046098B2 (en) | All-digital frequency synthesis with capacitive re-introduction of dithered tuning information | |
| CN102386926B (zh) | 时序电路与控制信号时序的方法 | |
| CN107643674B (zh) | 一种基于FPGA进位链的Vernier型TDC电路 | |
| US8050376B2 (en) | All digital phase-locked loop with widely locked frequency | |
| US20030133522A1 (en) | All-digital frequency synthesis with DCO gain calculation | |
| US7839193B2 (en) | Duty cycle correction circuits including a transition generator circuit for generating transitions in a duty cycle corrected signal responsive to an input signal and a delayed version of the input signal and methods of operating the same | |
| CN103684438A (zh) | 延迟锁相环 | |
| US9054941B2 (en) | Clock and data recovery using dual manchester encoded data streams | |
| US10886930B1 (en) | Voltage controlled oscillator based analog-to-digital converter including a maximum length sequence generator | |
| CN107094015A (zh) | 时间数字转换系统 | |
| CN1463494A (zh) | 半导体集成电路 | |
| CN109283832A (zh) | 一种低功耗的时间数字转换器及其phv补偿方法 | |
| CN111124363B (zh) | 一种真随机数生成方法及真随机数发生器 | |
| CN109150178A (zh) | 一种无电感实现小数正交分频的装置和方法 | |
| CN102394640A (zh) | 延时锁定环电路及快速锁定算法 | |
| US11275344B2 (en) | Time to digital converter | |
| CN114047682B (zh) | 一种有pvt鲁棒性基于全差分环形振荡器的时间数字转换器 | |
| CN103633998B (zh) | 一种用于全数字锁相环的低功耗鉴相器 | |
| CN110958015A (zh) | 一种无死区的高速时钟相位检测电路 | |
| Huang et al. | A time-to-digital converter based AFC for wideband frequency synthesizer | |
| CN208508904U (zh) | 一种近阈值电压全数字逐次逼近寄存器延时锁定环系统 | |
| KR100937716B1 (ko) | 지연 고정 루프 기반의 주파수 체배 장치 및 방법 | |
| US11863193B2 (en) | Metastability correction for ring oscillator with embedded time to digital converter | |
| EP1351397A2 (en) | All-digital frequency synthesis with capacitive re-introduction of dithered tuning information |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |