CN109273450B - 三维存储器的制造方法 - Google Patents

三维存储器的制造方法 Download PDF

Info

Publication number
CN109273450B
CN109273450B CN201811024242.9A CN201811024242A CN109273450B CN 109273450 B CN109273450 B CN 109273450B CN 201811024242 A CN201811024242 A CN 201811024242A CN 109273450 B CN109273450 B CN 109273450B
Authority
CN
China
Prior art keywords
conductive
bit line
substrate
conductive connecting
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811024242.9A
Other languages
English (en)
Other versions
CN109273450A (zh
Inventor
华子群
刘峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201811024242.9A priority Critical patent/CN109273450B/zh
Publication of CN109273450A publication Critical patent/CN109273450A/zh
Application granted granted Critical
Publication of CN109273450B publication Critical patent/CN109273450B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及半导体制造技术领域，尤其涉及一种三维存储器的制造方法。所述三维存储器的制造方法包括如下步骤：提供一衬底；形成导电连接垫于所述衬底之上；形成位线于所述导电连接垫之上，所述位线的端部沿垂直于所述衬底的方向与所述导电连接垫电连接；形成上层导线于所述位线之上，所述上层导线的端部沿垂直于所述衬底的方向与所述导电连接垫电连接。本发明避免了因位线线宽较窄导致的上层导线与位线连接时易出现错位的问题，避免了相邻位线之间的相互影响，改善了三维存储器的性能。

Description

三维存储器的制造方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种三维存储器的制造方法。
背景技术
随着技术的发展，半导体工业不断寻求新的方式生产，以使得存储器装置中的每一存储器裸片具有更多数目的存储器单元。在非易失性存储器中，例如NAND存储器，增加存储器密度的一种方式是通过使用垂直存储器阵列，即3D NAND(三维NAND)存储器；随着集成度的越来越高，3D NAND存储器已经从32层发展到64层，甚至更高的层数。
在3D NAND存储器中，具有衬底以及位于所述衬底上的堆叠结构。所述堆叠结构由层间绝缘层和栅极交替堆叠形成，包括核心区域以及围绕所述核心区域设置的台阶区域。所述核心区域，用于信息的存储；所述台阶区域，位于所述堆叠结构的端部，用于向所述核心区域传输控制信息，以实现信息在所述核心区域的读写。在3D NAND存储器中，还包括沿垂直于所述衬底的方向依次设置于所述堆叠结构上方的位线，用于向所述堆叠结构中的沟道孔传输控制信号。但是，随着3D NAND存储器集成密度的不断增大，用于传递控制信号的位线数量不断增大，相邻位线之间的距离不断缩小，相邻位线之间相互影响的问题逐渐凸显，从而间接对3D NAND存储器的存储性能造成影响。
因此，如何避免相邻位线之间的相互影响，提高3D NAND存储器的性能，是目前亟待解决的技术问题。
发明内容
本发明提供一种三维存储器的制造方法，用于解决现有的三维存储器中相邻位线易相互影响的问题，以改善3D NAND存储器的性能。
为了解决上述问题，本发明提供了一种三维存储器的制造方法，包括如下步骤：
提供一衬底；
形成导电连接垫于所述衬底之上；
形成位线于所述导电连接垫之上，所述位线的端部沿垂直于所述衬底的方向与所述导电连接垫电连接；
形成上层导线于所述位线之上，所述上层导线的端部沿垂直于所述衬底的方向与所述导电连接垫电连接。
优选的，所述衬底上具有堆叠结构以及覆盖所述堆叠结构的介质层；形成导电连接垫于所述衬底之上的具体步骤包括：
刻蚀所述介质层至所述堆叠结构中的沟道孔位置，形成沿垂直于所述衬底的方向贯穿所述介质层的插塞孔；
沉积第一导电材料于所述插塞孔内和所述介质层表面，同时形成插塞与所述导电连接垫。
优选的，所述第一导电材料为钨。
优选的，形成位线于所述导电连接垫之上的具体步骤包括：
形成覆盖所述插塞端部与所述导电连接垫的第一绝缘层；
刻蚀所述第一绝缘层，同时形成贯穿至所述导电连接垫表面的第一通孔、以及贯穿至所述插塞表面的第三通孔；
沉积第二导电材料于所述第一通孔和所述第三通孔内，同时形成所述第一导电连接柱和第三导电连接柱；
沉积第三导电材料于所述第一绝缘层表面，形成所述位线，所述位线的端部与所述第一导电柱的端部连接，所述第二导电柱的端部连接所述位线。
优选的，形成上层导线于所述位线之上的具体步骤包括：
形成覆盖所述位线与所述第一绝缘层的第二绝缘层；
刻蚀所述第一绝缘层与所述第二绝缘层，形成贯穿至所述导电连接垫表面的第二通孔；
沉积第三导电材料于所述第二通孔内，形成第二导电连接柱；
沉积第四导电材料于所述第二绝缘层表面，形成所述上层导线，所述上层导线的端部连接所述第二导电连接柱。
优选的，所述衬底上还包括围绕所述堆叠结构设置的外围区域；
多条所述位线沿平行于所述衬底的方向依次排序；与第奇数条所述位线连接的所述导电连接垫和与第偶数条所述位线连接的所述导电连接垫分别位于所述堆叠结构相对两侧的所述外围区域。
优选的，多个所述导电连接垫划分为第一组导电连接垫、第二组导电连接垫和第三组导电连接垫；沿平行于所述衬底的方向上，所述第一组导电连接垫与所述第二组导电连接垫位于所述堆叠结构相对两侧的所述外围区域，所述第三组导电连接垫沿垂直于所述衬底的方向位于所述堆叠结构之上；
多条所述位线沿平行于所述衬底的方向依次排序；所述第一组导电连接垫与第3n-2条位线连接，所述第二组导电连接垫与第3n-1条位线连接，所述第三组导电连接垫与第3n条位线连接；其中，n为正整数。
优选的，所述第一组导电连接垫中的若干导电连接垫、所述第二组导电连接垫中的若干导电连接垫与所述第三组导电连接垫中的若干导电连接垫均在沿平行于所述衬底的方向上平行排列。
优选的，所述导电连接垫沿平行于所述衬底方向上的截面为矩形。
优选的，所述三维存储器为3D NAND存储器。
本发明提供的三维存储器的制造方法，通过设置导电连接垫来间接实现上层导线与位线之间的电连接，相较于传统的上层导线与位线直接连接的方式，本发明避免了因位线线宽较窄导致的上层导线与位线连接时易出现错位的问题，避免了相邻位线之间的相互影响，改善了三维存储器的性能。
附图说明
附图1是本发明具体实施方式中三维存储器一侧的立体结构示意图；
附图2是本发明具体实施方式中三维存储器一侧的截面示意图；
附图3是本发明具体实施方式中三维存储器的制造方法的流程示意图；
附图4A是本发明一实施例中导电连接垫的分布示意图；
附图4B是本发明另一实施例中导电连接垫的分布示意图。
具体实施方式
下面结合附图对本发明提供的三维存储器的制造方法的具体实施方式做详细说明。
在三维存储器中，位线用于向堆叠结构中的沟道孔传输控制信号。由于三维存储器的集成度不断提高，位线的长度可以达到几个毫米，但是位线的线宽却只有几十纳米，相邻位线之间的间隔更小，仅有不到20纳米。在位线上方还设置有用于接收外部信号的上层导线，所述上层导线与位线通过一根导电连接柱直接连接。外部控制信号自所述上层导线经所述导电连接柱直接传输至所述位线，再由所述位线传输至与其连电连接的沟道孔中。但是，由于位线线宽较窄，所述导电连接柱在与位线直接连接时，不仅需要进行高密度的覆盖控制，而且极易发生连接错位。错位的出现，一方面会影响所述位线中信号的传输；另一方面，由于相邻位线之间的间隔较小，错位会导致相邻位线之间的边界区域被破坏，严重时甚至会导致短路的出现。另外，在通过导电连接柱直接连接所述位线与所述上层导线时，需要刻蚀具有较大深宽比的孔，导致三维存储器制造工艺复杂性增加。
为了解决上述问题，本具体实施方式提供了一种三维存储器，附图1是本发明具体实施方式中三维存储器一侧的立体结构示意图，附图2是本发明具体实施方式中三维存储器一侧的截面示意图。
如图1、图2所示，本具体实施方式提供的三维存储器，包括：位线，沿第一方向(例如，图1中的X轴方向)延伸；上层导线，沿与所述第一方向垂直的第二方向(例如，图1中的Z轴方向)设置于所述位线上方；导电连接垫，沿所述第二方向设置于所述位线下方；所述导电连接垫的一端连接所述位线的端部、另一端与所述上层导线连接。优选的，所述三维存储器为3D NAND存储器。
其中，所述导电连接垫可以采用导电金属材料制成，例如钨。具体来说，所述上层导线用于接收外部控制信号，并将所述外部控制信号传输至所述位线；所述位线用于将自所述上层导线接收到的所述外部控制信号沿所述第二方向向下传输。所述导电连接垫的设置，避免了所述上层导线通过导电连接柱直接与所述位线连接时易出现错位的问题，防止了相邻位线之间的边界区域被破坏，改善了三维存储器的性能。
优选的，所述三维存储器还包括：
第一导电连接柱14，沿所述第二方向延伸，且所述第一导电连接柱14的一端连接所述位线的所述端部、另一端连接所述导电连接垫；
第二导电连接柱，沿所述第二方向延伸，且所述第二导电连接柱的一端连接所述上层导线、另一端连接所述导电连接垫；
所述第二导电连接柱沿所述第二方向的高度大于所述第一导电连接柱14沿所述第二方向的高度。
具体来说，位线信号依次经所述上层导线、所述第二导电连接柱、所述导电连接垫、所述第一导电连接柱14传输至所述位线。由于所述导电连接垫的面积远远大于所述位线的线宽，一方面，扩大了所述第一导电连接柱14以及所述第二导电连接柱与所述导电连接垫的对准窗口，有效避免了错位问题；另一方面，还可以通过增大所述第二导电连接柱底部的特征尺寸，避免了高深宽比孔的刻蚀，改善了所述第二导电连接柱的整体形貌，确保了电信号传输的稳定性。
优选的，所述三维存储器还包括：堆叠结构，所述堆叠结构具有沟道孔；第三导电连接柱16，沿所述第二方向设置于所述位线下方，且其一端连接所述位线、另一端连接插塞17，用于通过所述插塞17向所述沟道孔传输位线信号。
具体来说，所述堆叠结构包括沿所述第二方向交替排列的栅极和层间绝缘层，所述沟道孔沿所述第二方向贯穿所述堆叠结构。所述三维存储器包括多个沿所述第一方向排列的所述第三导电连接柱16、以及与多个所述第三导电连接柱16一一对应连接的多个所述插塞17，用于将所述位线接收到的所述位线信号同时传输至与多个所述插塞17一一连接的多个所述沟道孔中。
优选的，所述三维存储器包括：围绕所述堆叠结构设置的外围区域；多条沿第三方向(例如，图1中的Y轴方向)平行排列的所述位线，所述第三方向同时与所述第一方向和所述第二方向垂直；与多条所述位线一一对应的多条所述上层导线，且多条所述上层导线沿所述第三方向平行排列；与多条所述位线一一对应的多个所述导电连接垫，多个所述导电连接垫至少部分分布于所述外围区域。
附图4A是本发明一实施例中导电连接垫的分布示意图。优选的，如图4A所示，多个所述导电连接垫均分布于所述外围区域；多条所述位线沿所述第三方向依次排序；与第奇数条所述位线连接的所述导电连接垫和与第偶数条所述位线连接的所述导电连接垫分别位于所述堆叠结构相对两侧的所述外围区域。
本具体实施方式以四条位线为例进行说明。所述外围区域包括沿所述第一方向(图4A中X轴方向)分布于所述堆叠结构Ⅰ相对两侧的第一外围区域Ⅱ和第二外围区域Ⅲ，图1和图2示出的是第一所述外围区域Ⅱ的结构示意图。如图1、图2以及图4A所示所示，所述三维存储器包括沿所述第三方向(图1和图4A中Y轴方向)排列的第一位线111、第二位线112、第三位线113和第四位线114，与所述第一位线111连接的第一导电连接垫131、以及与所述第三位线113连接的第三导电连接垫133位于所述第一外围区域Ⅱ中。而与所述第二位线112连接的第二导电连接垫132、以及与所述第四位线114连接的第四导电连接垫134位于所述第二外围区域Ⅲ。同时，连接所述第一导电连接垫131与第一上层导线121的第一导电连接柱151、以及连接所述第三导电连接垫133与第三上层导线123的第三导电连接柱153位于所述第一外围区域Ⅱ，连接所述第二导电连接垫132与第二上层导线(未示出)的第二导电连接柱(未示出)、以及连接所述第四导电连接垫134与第四上层导线(未示出)的第四导电连接柱(未示出)位于所述第二外围区域Ⅲ。
本具体实施方式将与第奇数条所述位线连接的所述导电连接垫和与第偶数条所述位线连接的所述导电连接垫设置于所述堆叠结构Ⅰ的相对两侧，可以增大相邻导电连接垫以及相邻第二导电连接柱之间的距离，例如位于所述堆叠结构一侧的第一导电连接柱151与第三导电连接柱153之间的距离、所述第一导电连接垫131与所述第三导电连接垫133之间的距离W1均扩大为原来的两倍，从而进一步扩大所述第二导电连接柱与所述导电连接垫之间的对准窗口，更加有效的避免了连接错位的发生。
在其他实施方式中，还可以将多个所述导电连接垫划分为第一组导电连接垫、第二组导电连接垫和第三组导电连接垫；沿所述第一方向上，所述第一组导电连接垫与所述第二组导电连接垫位于所述堆叠结构相对两侧的所述外围区域，所述第三组导电连接垫沿所述第二方向位于所述堆叠结构上；多条所述位线沿所述第三方向依次排序；所述第一组导电连接垫与第3n-2条位线连接，所述第二组导电连接垫与第3n-1条位线连接，所述第三组导电连接垫与第3n条位线连接；其中，n为正整数。更优选的，所述第一组导电连接垫中的若干导电连接垫、所述第二组导电连接垫中的若干导电连接垫与所述第三组导电连接垫中的若干导电连接垫均沿所述第三方向平行排列。
附图4B是本发明另一实施例中导电连接垫的分布示意图。具体来说，除了可以在所述外围区域设置所述导电连接垫，还可以沿所述第二方向在所述堆叠结构上方设置导电连接。以沿Y轴方向平行排列的六条位线为例进行说明，这六条位线沿Y轴方向依次排序，如图4B所示，其中与第一条位线连接的第一导电连接垫131和与第四条位线连接的第四导电连接垫134均位于第一外围区域Ⅱ；与第二条位线连接的第二导电连接垫132和与第五条位线连接的第五导电连接垫135均位于第二外围区域Ⅲ；与第三条位线连接的第三导电连接垫133和与第六条位线连接的第六导电连接垫136均位于堆叠结构Ⅰ上方。为了避免影响位线信号的传输，所述第三组导电连接垫的位置应该与所述堆叠结构中沟道孔的位置错开。采用这种结构，可以进一步增大相邻导电连接垫以及相邻第二导电连接柱之间的距离，例如相邻所述第二导电连接柱之间的距离、同组内相邻导电连接垫之间的距离(例如第一导电连接垫131与第四导电连接垫134之间的距离W2)均扩大为原来的三倍，从而进一步扩大所述第二导电连接柱与所述导电连接垫之间的对准窗口。
本领域技术人员可以根据实际需要设置所述导电连接垫的形状及尺寸。为了简化制造工艺，优选的，所述导电连接垫为沿所述第一方向延伸的矩形形状。
不仅如此，本具体实施方式还提供了一种三维存储器的制造方法，附图3是本发明具体实施方式中三维存储器制造方法的流程示意图，本具体实施方式制造的三维存储器的结构参见图1、图2。如图1-图3所示，本具体实施方式提供的三维存储器的制造方法，包括如下步骤：
步骤S31，提供一衬底。
优选的，所述三维存储器为3D NAND存储器。所述衬底可以是Si衬底、Ge衬底、SiGe衬底、SOI(Silicon On Insulator，绝缘体上硅)衬底或GOI(Germanium On Insulator，绝缘体上锗)衬底等。在本具体实施方式中，所述衬底优选为Si衬底，用于支撑在其上的器件结构。
步骤S32，形成导电连接垫于所述衬底之上。
优选的，所述衬底上具有堆叠结构以及覆盖所述堆叠结构的介质层；形成导电连接垫于所述衬底之上的具体步骤包括：
刻蚀所述介质层至所述堆叠结构中的沟道孔位置，形成沿垂直于所述衬底的方向贯穿所述介质层的插塞孔；
沉积第一导电材料于所述插塞孔内和所述介质层表面，同时形成插塞17与所述导电连接垫。优选的，所述导电连接垫沿平行于所述衬底方向上的截面为矩形。
其中，所述第一导电材料优选为钨。所述堆叠结构包括沿垂直于所述衬底的方向交替排列的栅极和层间绝缘层，所述介质层覆盖于所述堆叠结构的表面。所述堆叠结构中还具有沿垂直于所述衬底的方向贯穿所述堆叠结构的沟道孔。本具体实施方式可以在形成插塞17的同时形成所述导电连接垫，简化了制造工艺。
步骤S33，形成位线于所述导电连接垫之上，所述位线的端部沿垂直于所述衬底的方向与所述导电连接垫电连接。
优选的，形成位线于所述导电连接垫之上的具体步骤包括：
形成覆盖所述插塞17端部以及所述导电连接垫的第一绝缘层；
刻蚀所述第一绝缘层，同时形成贯穿至所述导电连接垫表面的第一通孔、以及贯穿至所述插塞17表面的第三通孔；
沉积第二导电材料于所述第一通孔和所述第三通孔内，同时形成所述第一导电连接柱14和第三导电连接柱16；
沉积第三导电材料于所述第一绝缘层表面，形成所述位线，所述位线的端部与所述第一导电柱14的端部连接，所述第二导电柱16的端部连接所述位线。
其中，刻蚀所述第一绝缘层的具体方法，可以是干法刻蚀，也可以是湿法刻蚀，本领域技术人员可以根据实际需要进行选择。
步骤S34，形成上层导线于所述位线之上，所述上层导线的端部沿垂直于所述衬底的方向与所述导电连接垫电连接。
优选的，形成上层导线于所述位线之上的具体步骤包括：
形成覆盖所述位线与所述第一绝缘层的第二绝缘层；
刻蚀所述第一绝缘层与所述第二绝缘层，形成贯穿至所述导电连接垫表面的第二通孔；
沉积第三导电材料于所述第二通孔内，形成第二导电连接柱；
沉积第四导电材料于所述第二绝缘层表面，形成所述上层导线，所述上层导线的端部连接所述第二导电连接柱。
优选的，所述衬底上还包括围绕所述堆叠结构设置的外围区域；多条所述位线沿平行于所述衬底的方向依次排序；与第奇数条所述位线连接的所述导电连接垫和与第偶数条所述位线连接的所述导电连接垫分别位于所述堆叠结构相对两侧的所述外围区域。
优选的，多个所述导电连接垫划分为第一组导电连接垫、第二组导电连接垫和第三组导电连接垫；沿平行于所述衬底的方向(例如图4B中的X轴方向)上，所述第一组导电连接垫与所述第二组导电连接垫位于所述堆叠结构相对两侧的所述外围区域，所述第三组导电连接垫沿垂直于所述衬底的方向(例如图4B中的Z轴方向)位于所述堆叠结构之上；多条所述位线沿平行于所述衬底的方向(例如图4B中的Y轴方向)依次排序；所述第一组导电连接垫与第3n-2条位线连接，所述第二组导电连接垫与第3n-1条位线连接，所述第三组导电连接垫与第3n条位线连接；其中，n为正整数。优选的，所述第一组导电连接垫中的若干导电连接垫、所述第二组导电连接垫中的若干导电连接垫与所述第三组导电连接垫中的若干导电连接垫均在沿平行于所述衬底的方向上平行排列。
本具体实施方式提供的三维存储器及其制造方法，通过设置导电连接垫来间接实现上层导线与位线之间的电连接，相较于传统的上层导线与位线直接连接的方式，本具体实施方式避免了因位线线宽较窄导致的上层导线与位线连接时易出现错位的问题，避免了相邻位线之间的相互影响，改善了三维存储器的性能。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (9)

1.一种三维存储器的制造方法，其特征在于，包括如下步骤：
提供一衬底，所述衬底上具有堆叠结构以及覆盖所述堆叠结构的介质层；
刻蚀所述介质层至所述堆叠结构中的沟道孔位置，形成沿垂直于所述衬底的方向贯穿所述介质层的插塞孔；
沉积第一导电材料于所述插塞孔内和所述介质层表面，同时形成插塞与导电连接垫；
形成位线于所述导电连接垫之上，所述位线的端部沿垂直于所述衬底的方向与所述导电连接垫电连接；
形成上层导线于所述位线之上，所述上层导线的端部沿垂直于所述衬底的方向与所述导电连接垫电连接。
2.根据权利要求1所述的三维存储器的制造方法，其特征在于，所述第一导电材料为钨。
3.根据权利要求1所述的三维存储器的制造方法，其特征在于，形成位线于所述导电连接垫之上的具体步骤包括：
形成覆盖所述插塞端部与所述导电连接垫的第一绝缘层；
刻蚀所述第一绝缘层，同时形成贯穿至所述导电连接垫表面的第一通孔、以及贯穿至所述插塞表面的第三通孔；
沉积第二导电材料于所述第一通孔和所述第三通孔内，同时形成第一导电连接柱和第三导电连接柱；
沉积第三导电材料于所述第一绝缘层表面，形成所述位线，所述位线的端部与所述第一导电连接柱的端部连接，所述第三导电连接柱的端部连接所述位线。
4.根据权利要求3所述的三维存储器的制造方法，其特征在于，形成上层导线于所述位线之上的具体步骤包括：
形成覆盖所述位线与所述第一绝缘层的第二绝缘层；
刻蚀所述第一绝缘层与所述第二绝缘层，形成贯穿至所述导电连接垫表面的第二通孔；
沉积第三导电材料于所述第二通孔内，形成第二导电连接柱；
沉积第四导电材料于所述第二绝缘层表面，形成所述上层导线，所述上层导线的端部连接所述第二导电连接柱。
5.根据权利要求1所述的三维存储器的制造方法，其特征在于，所述衬底上还包括围绕所述堆叠结构设置的外围区域；
多条所述位线沿平行于所述衬底的方向依次排序；与第奇数条所述位线连接的所述导电连接垫和与第偶数条所述位线连接的所述导电连接垫分别位于所述堆叠结构相对两侧的所述外围区域。
6.根据权利要求1所述的三维存储器的制造方法，其特征在于，多个所述导电连接垫划分为第一组导电连接垫、第二组导电连接垫和第三组导电连接垫；沿平行于所述衬底的方向上，所述第一组导电连接垫与所述第二组导电连接垫位于所述堆叠结构相对两侧的外围区域，所述第三组导电连接垫沿垂直于所述衬底的方向位于所述堆叠结构之上；
多条所述位线沿平行于所述衬底的方向依次排序；所述第一组导电连接垫与第3n-2条位线连接，所述第二组导电连接垫与第3n-1条位线连接，所述第三组导电连接垫与第3n条位线连接；其中，n为正整数。
7.根据权利要求6所述的三维存储器的制造方法，其特征在于，所述第一组导电连接垫中的若干导电连接垫、所述第二组导电连接垫中的若干导电连接垫与所述第三组导电连接垫中的若干导电连接垫均在沿平行于所述衬底的方向上平行排列。
8.根据权利要求1所述的三维存储器的制造方法，其特征在于，所述导电连接垫沿平行于所述衬底方向上的截面为矩形。
9.根据权利要求1所述的三维存储器的制造方法，其特征在于，所述三维存储器为3DNAND存储器。
CN201811024242.9A 2018-09-04 2018-09-04 三维存储器的制造方法 Active CN109273450B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811024242.9A CN109273450B (zh) 2018-09-04 2018-09-04 三维存储器的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811024242.9A CN109273450B (zh) 2018-09-04 2018-09-04 三维存储器的制造方法

Publications (2)

Publication Number Publication Date
CN109273450A CN109273450A (zh) 2019-01-25
CN109273450B true CN109273450B (zh) 2020-06-23

Family

ID=65188071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811024242.9A Active CN109273450B (zh) 2018-09-04 2018-09-04 三维存储器的制造方法

Country Status (1)

Country Link
CN (1) CN109273450B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425498A (zh) * 2013-08-28 2015-03-18 旺宏电子股份有限公司 存储装置及其制造方法
CN106098721A (zh) * 2016-08-19 2016-11-09 中国科学院上海微系统与信息技术研究所 三维1d1r相变存储器单元及其制备方法
CN106158035A (zh) * 2015-04-09 2016-11-23 旺宏电子股份有限公司 存储器装置
CN107546228A (zh) * 2016-06-29 2018-01-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101562775B1 (ko) * 2009-03-31 2015-10-23 서울반도체 주식회사 평판 조명 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425498A (zh) * 2013-08-28 2015-03-18 旺宏电子股份有限公司 存储装置及其制造方法
CN106158035A (zh) * 2015-04-09 2016-11-23 旺宏电子股份有限公司 存储器装置
CN107546228A (zh) * 2016-06-29 2018-01-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
CN106098721A (zh) * 2016-08-19 2016-11-09 中国科学院上海微系统与信息技术研究所 三维1d1r相变存储器单元及其制备方法

Also Published As

Publication number Publication date
CN109273450A (zh) 2019-01-25

Similar Documents

Publication Publication Date Title
US9905572B2 (en) Vertical memory devices with vertical isolation structures and methods of fabricating the same
KR102481648B1 (ko) 반도체 장치
CN109671713B (zh) 半导体器件
US8704205B2 (en) Semiconductor structure with improved capacitance of bit line
KR20160137750A (ko) 반도체 메모리 소자
CN104347638B (zh) 非易失性存储装置
US9748264B1 (en) Semiconductor structure and manufacturing method thereof
TW201436193A (zh) 層間導體結構及其製造方法
TWI595601B (zh) 記憶體元件及其製作方法
JP2020181979A (ja) Ｎｏｒ型メモリデバイスおよびその製造方法
CN107591404A (zh) 包括电介质层的半导体器件
CN109148462B (zh) 三维半导体存储器装置
JP2019054163A (ja) 記憶装置
CN105990354B (zh) 存储器元件及其制作方法
CN111211126B (zh) 三维存储器及其形成方法
CN109273450B (zh) 三维存储器的制造方法
CN109166859B (zh) 三维存储器中的互连结构
US9455265B2 (en) Semiconductor 3D stacked structure and manufacturing method of the same
KR20160118113A (ko) 반도체 메모리 장치
CN208781846U (zh) 三维存储器中的互连结构
TWI538168B (zh) 三維半導體元件及其製造方法
TWI559508B (zh) 三維堆疊半導體結構及其製造方法
CN106601751A (zh) 具有镜像落着区的多层三维结构及集成电路
KR20210058139A (ko) 단순화된 제조 공정을 통해 집적화를 도모하는 3차원 플래시 메모리 및 그 동작 방법
US9202818B1 (en) Method for manufacturing three dimensional stacked semiconductor structure and structure manufactured by the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant