CN109244084B - 显示基板及其制作方法、显示装置 - Google Patents

显示基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN109244084B
CN109244084B CN201811081083.6A CN201811081083A CN109244084B CN 109244084 B CN109244084 B CN 109244084B CN 201811081083 A CN201811081083 A CN 201811081083A CN 109244084 B CN109244084 B CN 109244084B
Authority
CN
China
Prior art keywords
conductive pattern
insulating layer
display substrate
pixel electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811081083.6A
Other languages
English (en)
Other versions
CN109244084A (zh
Inventor
程鸿飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Technology Development Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201811081083.6A priority Critical patent/CN109244084B/zh
Publication of CN109244084A publication Critical patent/CN109244084A/zh
Priority to US16/422,074 priority patent/US20200091194A1/en
Application granted granted Critical
Publication of CN109244084B publication Critical patent/CN109244084B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Abstract

本发明提供了一种显示基板及其制作方法、显示装置，属于显示技术领域。其中，显示基板，包括驱动薄膜晶体管和像素电极，所述驱动薄膜晶体管的漏极与所述像素电极不接触，所述漏极通过导电图形与所述像素电极电连接，所述导电图形采用金属活泼性弱于Cu的金属。本发明的技术方案能够保证像素电极和漏极连接的可靠性，提升显示装置的显示品质。

Description

显示基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，特别是指一种显示基板及其制作方法、显示装置。
背景技术
显示基板包括有驱动薄膜晶体管、像素电极和公共电极，其中，像素电极和驱动薄膜晶体管的漏极之间间隔有绝缘层，像素电极通过贯穿绝缘层的过孔与漏极连接。
现有技术中，像素电极通常采用ITO制备，漏极采用Cu制备，像素电极中的氧原子会与漏极中的Cu结合在漏极的表面形成氧化铜，由于氧化铜是不导电的，因此，会降低像素电极和漏极连接的可靠性，进而影响显示装置的显示品质。
发明内容
本发明要解决的技术问题是提供一种显示基板及其制作方法、显示装置，能够保证像素电极和漏极连接的可靠性，提升显示装置的显示品质。
为解决上述技术问题，本发明的实施例提供技术方案如下：
一方面，提供一种显示基板，包括驱动薄膜晶体管和像素电极，所述驱动薄膜晶体管的漏极与所述像素电极不接触，所述漏极通过导电图形与所述像素电极电连接，所述导电图形采用金属活泼性弱于Cu的金属。
进一步地，所述漏极与所述导电图形之间间隔有绝缘层，所述漏极通过贯穿所述绝缘层的过孔与所述导电图形连接；和/或
所述像素电极与所述导电图形之间间隔有绝缘层，所述像素电极通过贯穿所述绝缘层的过孔与所述导电图形连接。
进一步地，所述导电图形采用Mo或Ti。
进一步地，所述导电图形与所述显示基板的公共电极线同层同材料设置。
进一步地，所述公共电极线与所述显示基板的数据线的延伸方向相同，且所述公共电极线在所述显示基板的衬底基板上的正投影与所述数据线在所述衬底基板上的正投影至少部分重合。
进一步地，所述数据线与所述公共电极线之间间隔有有机绝缘层。
进一步地，所述有机绝缘层的厚度为1～2微米。
本发明实施例还提供了一种显示装置，包括如上所述的显示基板。
本发明实施例还提供了一种显示基板的制作方法，所述显示基板包括驱动薄膜晶体管和像素电极，所述制作方法包括：
形成不接触的所述驱动薄膜晶体管的漏极和所述像素电极；
利用金属活泼性弱于Cu的金属形成导电图形，使所述漏极通过导电图形与所述像素电极电连接。
进一步地，通过一次构图工艺形成所述导电图形和所述显示基板的公共电极线。
本发明的实施例具有以下有益效果：
上述方案中，驱动薄膜晶体管的漏极与像素电极不直接接触，这样在像素电极采用ITO，漏极采用Cu、Al等容易氧化的金属制作时，由于ITO不与漏极直接接触，可以防止在漏极的表面形成氧化物，能够保证像素电极和漏极连接的可靠性，进而提升显示装置的显示品质。
附图说明
图1为现有显示基板的平面示意图；
图2为现有显示基板的AA’截面示意图；
图3为现有显示基板的BB’截面示意图；
图4为本发明实施例显示基板的平面示意图；
图5为本发明实施例显示基板的AA’截面示意图；
图6为本发明实施例显示基板的CC’截面示意图。
附图标记
1 公共电极线
2 栅线
3 第二过孔
4 公共电极
5 像素电极
6 公共电极狭缝
7 数据线
8 屏蔽层
9 第一过孔
10 有源层
11 栅极
12 第三过孔
13 衬底基板
14 第一绝缘层
15 栅绝缘层
16 层间绝缘层
17 钝化层
18 第二绝缘层
19 第四过孔
20 第五过孔
21 平坦层
22 第三绝缘层
23 漏极
24 导电图形
25 第六过孔
具体实施方式
为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
图1为现有显示基板的平面示意图，图2为现有显示基板的AA’截面示意图，图3为现有显示基板的BB’截面示意图。如图1-图3所示，现有的显示基板包括位于衬底基板13上的屏蔽层8；位于屏蔽层8上的第一绝缘层14；位于第一绝缘层14上的有源层10；位于有源层10上的栅绝缘层15；位于栅绝缘层15上的栅极11；位于栅极11上的层间绝缘层16；位于层间绝缘层16上的源极和漏极，其中，源极可以与数据线7一体设置，源极通过第一过孔9与有源层10连接，漏极通过第四过孔19与有源层10连接；位于源极和漏极上的钝化层17；位于钝化层17上的像素电极5，像素电极5通过第二过孔3与漏极连接；位于像素电极5上的第二绝缘层18；位于第二绝缘层18上的公共电极4，公共电极4之间具有公共电极狭缝6，公共电极4通过第三过孔12与公共电极线1连接；栅线2与公共电极线1平行，同层设置，数据线7与栅线2和公共电极线1垂直。
其中，像素电极5通常采用ITO制备，漏极采用Cu制备，由于像素电极5与漏极直接接触，像素电极5中的氧原子会与漏极中的Cu结合在漏极的表面形成氧化铜，由于氧化铜是不导电的，因此，会降低像素电极5和漏极连接的可靠性，进而影响显示装置的显示品质。
为了解决上述问题，本发明的实施例提供一种显示基板及其制作方法、显示装置，能够保证像素电极和漏极连接的可靠性，提升显示装置的显示品质。
本发明实施例提供一种显示基板，包括驱动薄膜晶体管和像素电极，所述驱动薄膜晶体管的漏极与所述像素电极不接触，所述漏极通过导电图形与所述像素电极电连接，所述导电图形采用金属活泼性弱于Cu的金属。
本实施例中，驱动薄膜晶体管的漏极与像素电极不直接接触，这样在像素电极采用ITO，漏极采用Cu、Al等容易氧化的金属制作时，由于ITO不与漏极直接接触，可以防止在漏极的表面形成氧化物，能够保证像素电极和漏极连接的可靠性，进而提升显示装置的显示品质。
由于Cu与ITO接触时容易被氧化，为了避免导电图形与像素电极接触时被氧化，导电图形采用金属活泼性弱于Cu的金属，具体可以采用Mo或Ti，Mo和Ti的性质比较稳定，与ITO接触也不会生成氧化物。
一具体实施例中，所述漏极与所述导电图形之间间隔有绝缘层，所述漏极通过贯穿所述绝缘层的过孔与所述导电图形连接，即导电图形与漏极异层设置；或者，所述像素电极与所述导电图形之间间隔有绝缘层，所述像素电极通过贯穿所述绝缘层的过孔与所述导电图形连接，即导电图形与漏极异层设置。
进一步地，还可以是所述漏极与所述导电图形之间间隔有绝缘层，所述漏极通过贯穿所述绝缘层的过孔与所述导电图形连接，且所述像素电极与所述导电图形之间间隔有绝缘层，所述像素电极通过贯穿所述绝缘层的过孔与所述导电图形连接，即像素电极和漏极均与导电图形异层设置。
进一步地，导电图形可以与显示基板的其他膜层图形同层同材料设置，这样可以通过一次构图工艺同时形成导电图形和显示基板的其他膜层图形，可以在不增加显示基板构图次数的情况下形成导电图形。
具体地，所述导电图形可以与所述显示基板的公共电极线同层同材料设置，这样可以通过一次构图工艺同时形成导电图形和公共电极线。
进一步地，所述公共电极线与所述显示基板的数据线的延伸方向相同，且所述公共电极线在所述显示基板的衬底基板上的正投影与所述数据线在所述衬底基板上的正投影至少部分重合，这样可以提高显示基板的透过率，优选地，所述公共电极线在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影完全重合。
公共电极线上传递有公共电压信号，为了避免公共电极线上传递的电信号对数据线上传递的数据电压信号产生影响，公共电极线与数据线之间的距离应比较远，优选地，所述数据线与所述公共电极线之间间隔有有机绝缘层，有机绝缘层的厚度一般比较大，能够使得数据线与公共电极线之间的距离较远。具体地，所述有机绝缘层的厚度可以为1～2微米。
图4为本发明一具体实施例显示基板的平面示意图，图5为图4所示显示基板的AA’截面示意图，图6为图4所示显示基板的CC’截面示意图，如图4-图6所示，本实施例的显示基板包括位于衬底基板13上的屏蔽层8；位于屏蔽层8上的第一绝缘层14；位于第一绝缘层14上的有源层10；位于有源层10上的栅绝缘层15；位于栅绝缘层15上的栅极11；位于栅极11上的层间绝缘层16；位于层间绝缘层16上的源极和漏极23，其中，源极可以与数据线7一体设置，源极通过第一过孔9与有源层10连接，漏极23通过过孔与有源层10连接；位于源极和漏极23上的钝化层17；位于钝化层17上的平坦层21，平坦层21可以采用有机树脂，即上述有机绝缘层；位于平坦层21上的导电图形24，导电图形24与公共电极线1同层同材料设置，导电图形24通过过孔与漏极23连接；位于导电图形24上的第三绝缘层22；位于第三绝缘层22上的像素电极5，像素电极5通过第六过孔25与导电图形24连接；位于像素电极5上的第二绝缘层18；位于第二绝缘层18上的公共电极4，公共电极4之间具有公共电极狭缝6，公共电极4通过第五过孔20与公共电极线1连接。
本实施例中，数据线7与公共电极线1平行，异层设置，公共电极线1位于数据线7的上方，与导电图形24同层设置，公共电极线1在衬底基板13上的正投影与数据线7在衬底基板13上的正投影至少部分重合。
本实施例中，公共电极线1可以采用Mo或Ti等金属材料，导电图形24也同样可以采用Mo或Ti等金属材料，Mo和Ti的性质比较稳定，与ITO接触也不会生成氧化物。
数据线7、漏极23和源极可以采用Cu，或Al等金属材料。
栅线2和栅极11可以采用Cu，Al,Mo，Ti,Cr,W等金属材料制备，也可以采用这些材料的合金制备。
本实施例中，栅极缘层15可以采用氮化硅或氧化硅；栅绝缘层可以是单层结构，栅绝缘层也可以是多层结构，例如氧化硅和氮化硅的叠层结构。
本实施例中，层间绝缘层16可以采用氮化硅或氧化硅；层间绝缘层16可以是单层结构，层间绝缘层16也可以是多层结构，例如氧化硅和氮化硅的叠层结构。
本实施例中，钝化层17可以采用氮化硅或氧化硅；钝化层17可以是单层结构，钝化层17也可以是多层结构，例如氧化硅和氮化硅的叠层结构。
本实施例中，第一绝缘层14可以采用氮化硅或氧化硅；第一绝缘层14可以是单层结构，第一绝缘层14也可以是多层结构，例如氧化硅和氮化硅的叠层结构。
本实施例中，第二绝缘层18可以采用氮化硅或氧化硅；第二绝缘层18可以是单层结构，第二绝缘层18也可以是多层结构，例如氧化硅和氮化硅的叠层结构。
本实施例中，第三绝缘层22可以采用氮化硅或氧化硅；第三绝缘层22可以是单层结构，第三绝缘层22也可以是多层结构，例如氧化硅和氮化硅的叠层结构。
本实施例中，有源层10可以采用非晶硅、多晶硅、或金属氧化物半导体材料。
本实施例中，公共电极线1和数据线7之间间隔有钝化层17和平坦层21，能够使得数据线7与公共电极线1之间的距离较远，降低公共电极线1上传递的电信号对数据线7上传递的数据电压信号的影响。
本发明实施例还提供了一种显示装置，包括如上所述的显示基板。所述显示装置可以为：电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件，其中，所述显示装置还包括柔性电路板、印刷电路板和背板。
本发明实施例还提供了一种显示基板的制作方法，所述显示基板包括驱动薄膜晶体管和像素电极，所述制作方法包括：
形成不接触的所述驱动薄膜晶体管的漏极和所述像素电极；
利用金属活泼性弱于Cu的金属形成导电图形，使所述漏极通过导电图形与所述像素电极电连接。
本实施例中，驱动薄膜晶体管的漏极与像素电极不直接接触，这样在像素电极采用ITO，漏极采用Cu、Al等容易氧化的金属制作时，由于ITO不与漏极直接接触，可以防止在漏极的表面形成氧化物，能够保证像素电极和漏极连接的可靠性，进而提升显示装置的显示品质。
由于Cu与ITO接触时容易被氧化，为了避免导电图形与像素电极接触时被氧化，导电图形采用金属活泼性弱于Cu的金属，具体可以采用Mo或Ti，Mo和Ti的性质比较稳定，与ITO接触也不会生成氧化物。
一具体实施例中，所述漏极与所述导电图形之间间隔有绝缘层，所述漏极通过贯穿所述绝缘层的过孔与所述导电图形连接，即导电图形与漏极异层设置；或者，所述像素电极与所述导电图形之间间隔有绝缘层，所述像素电极通过贯穿所述绝缘层的过孔与所述导电图形连接，即导电图形与漏极异层设置。
进一步地，还可以是所述漏极与所述导电图形之间间隔有绝缘层，所述漏极通过贯穿所述绝缘层的过孔与所述导电图形连接，且所述像素电极与所述导电图形之间间隔有绝缘层，所述像素电极通过贯穿所述绝缘层的过孔与所述导电图形连接，即像素电极和漏极均与导电图形异层设置。
进一步地，导电图形可以与显示基板的其他膜层图形同层同材料设置，这样可以通过一次构图工艺同时形成导电图形和显示基板的其他膜层图形，可以在不增加显示基板构图次数的情况下形成导电图形。
进一步地，所述导电图形可以与所述显示基板的公共电极线同层同材料设置，可以通过一次构图工艺形成所述导电图形和所述显示基板的公共电极线。
进一步地，所述公共电极线与所述显示基板的数据线的延伸方向相同，且所述公共电极线在所述显示基板的衬底基板上的正投影与所述数据线在所述衬底基板上的正投影至少部分重合，这样可以提高显示基板的透过率，优选地，所述公共电极线在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影完全重合。
公共电极线上传递有公共电压信号，为了避免公共电极线上传递的电信号对数据线上传递的数据电压信号产生影响，公共电极线与数据线之间的距离应比较远，优选地，在所述数据线与所述公共电极线之间形成有机绝缘层，有机绝缘层的厚度一般比较大，能够使得数据线与公共电极线之间的距离较远。具体地，所述有机绝缘层的厚度可以为1～2微米。
除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (8)

1.一种显示基板，包括驱动薄膜晶体管和像素电极，其特征在于，所述驱动薄膜晶体管的漏极与所述像素电极不接触，所述漏极通过导电图形与所述像素电极电连接，所述导电图形采用金属活泼性弱于Cu的金属；
所述漏极与所述导电图形之间间隔有绝缘层，所述漏极通过贯穿所述绝缘层的过孔与所述导电图形连接；和/或
所述像素电极与所述导电图形之间间隔有绝缘层，所述像素电极通过贯穿所述绝缘层的过孔与所述导电图形连接；
所述导电图形与所述显示基板的公共电极线同层同材料设置。
2.根据权利要求1所述的显示基板，其特征在于，所述导电图形采用Mo或Ti。
3.根据权利要求1所述的显示基板，其特征在于，所述公共电极线与所述显示基板的数据线的延伸方向相同，且所述公共电极线在所述显示基板的衬底基板上的正投影与所述数据线在所述衬底基板上的正投影至少部分重合。
4.根据权利要求3所述的显示基板，其特征在于，所述数据线与所述公共电极线之间间隔有有机绝缘层。
5.根据权利要求4所述的显示基板，其特征在于，所述有机绝缘层的厚度为1～2微米。
6.一种显示装置，其特征在于，包括如权利要求1-5中任一项所述的显示基板。
7.一种显示基板的制作方法，所述显示基板包括驱动薄膜晶体管和像素电极，其特征在于，所述制作方法包括：
形成不接触的所述驱动薄膜晶体管的漏极和所述像素电极；
利用金属活泼性弱于Cu的金属形成导电图形，使所述漏极通过导电图形与所述像素电极电连接；
所述漏极与所述导电图形之间间隔有绝缘层，所述漏极通过贯穿所述绝缘层的过孔与所述导电图形连接；和/或
所述像素电极与所述导电图形之间间隔有绝缘层，所述像素电极通过贯穿所述绝缘层的过孔与所述导电图形连接；
所述导电图形与显示基板的公共电极线同层同材料设置。
8.根据权利要求7所述的显示基板的制作方法，其特征在于，
通过一次构图工艺形成所述导电图形和所述显示基板的公共电极线。
CN201811081083.6A 2018-09-17 2018-09-17 显示基板及其制作方法、显示装置 Active CN109244084B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811081083.6A CN109244084B (zh) 2018-09-17 2018-09-17 显示基板及其制作方法、显示装置
US16/422,074 US20200091194A1 (en) 2018-09-17 2019-05-24 Display substrate, method for preparing the same, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811081083.6A CN109244084B (zh) 2018-09-17 2018-09-17 显示基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN109244084A CN109244084A (zh) 2019-01-18
CN109244084B true CN109244084B (zh) 2021-04-13

Family

ID=65058857

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811081083.6A Active CN109244084B (zh) 2018-09-17 2018-09-17 显示基板及其制作方法、显示装置

Country Status (2)

Country Link
US (1) US20200091194A1 (zh)
CN (1) CN109244084B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111384065A (zh) * 2020-03-16 2020-07-07 深圳市华星光电半导体显示技术有限公司 阵列基板、显示面板以及显示装置
CN111900195B (zh) * 2020-09-08 2023-12-19 京东方科技集团股份有限公司 显示基板及其制备方法和显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8237163B2 (en) * 2008-12-18 2012-08-07 Lg Display Co., Ltd. Array substrate for display device and method for fabricating the same
CN103439840B (zh) * 2013-08-30 2017-06-06 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制造方法
CN103915451B (zh) * 2014-03-28 2016-05-18 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置

Also Published As

Publication number Publication date
CN109244084A (zh) 2019-01-18
US20200091194A1 (en) 2020-03-19

Similar Documents

Publication Publication Date Title
US11244969B2 (en) Array substrate and manufacturing method thereof, display substrate, and display device
CN104170069B (zh) 半导体器件及其制造方法
WO2011151970A1 (ja) 薄膜トランジスタ、コンタクト構造、基板、表示装置及びこれらの製造方法
CN110808340B (zh) 显示基板及其制造方法、显示装置
CN105814481B (zh) 半导体装置及其制造方法
US11561657B2 (en) Touch panel and manufacturing method therefor, and touch display device
JP2005506575A (ja) 薄膜トランジスタ基板及びその製造方法と液晶表示装置
CN103579220A (zh) 阵列基板及其制造方法和包括其的显示装置的制造方法
CN108140675A (zh) 半导体装置及其制造方法
CN111668242A (zh) Oled显示面板及其制备方法
CN109960438B (zh) 基板及其制作方法、触控显示装置
US20170285430A1 (en) Array Substrate and Manufacturing Method Thereof, Display Panel and Display Device
TWI497182B (zh) 顯示裝置
CN104620389B (zh) 半导体装置及其制造方法
CN109244084B (zh) 显示基板及其制作方法、显示装置
US20220059639A1 (en) Display Substrate and Manufacturing Method Thereof, and Display Apparatus
US20240130175A1 (en) Display substrate and manufacturing method therefor, and display device
US11201178B2 (en) Array substrate, manufacturing method thereof, and display device
CN107845644B (zh) 一种阵列基板及其制备方法、显示装置
KR20120017352A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN108762593A (zh) 触控面板和触控装置
KR101254479B1 (ko) 반도체 장치 및 그 제조 방법
CN114594876B (zh) 触控显示面板和移动终端
CN106856199B (zh) 显示面板及其制造方法
US20170162609A1 (en) Display panel and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant