CN109216397B - 用于微显示器的cmos驱动器晶圆与led晶圆的组件 - Google Patents
用于微显示器的cmos驱动器晶圆与led晶圆的组件 Download PDFInfo
- Publication number
- CN109216397B CN109216397B CN201810686126.7A CN201810686126A CN109216397B CN 109216397 B CN109216397 B CN 109216397B CN 201810686126 A CN201810686126 A CN 201810686126A CN 109216397 B CN109216397 B CN 109216397B
- Authority
- CN
- China
- Prior art keywords
- wafer
- oxide layer
- layer
- driver
- subpixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 46
- 239000002184 metal Substances 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 229910002601 GaN Inorganic materials 0.000 claims abstract description 14
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 58
- 239000004065 semiconductor Substances 0.000 claims description 52
- 238000012545 processing Methods 0.000 claims description 16
- 230000000295 complement effect Effects 0.000 claims description 7
- 229910044991 metal oxide Inorganic materials 0.000 claims description 7
- 150000004706 metal oxides Chemical class 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 238000004891 communication Methods 0.000 claims description 5
- 239000000853 adhesive Substances 0.000 claims 1
- 230000001070 adhesive effect Effects 0.000 claims 1
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 194
- 239000000463 material Substances 0.000 description 37
- 238000004519 manufacturing process Methods 0.000 description 36
- 238000000151 deposition Methods 0.000 description 25
- 125000006850 spacer group Chemical group 0.000 description 23
- 238000005530 etching Methods 0.000 description 21
- 230000008021 deposition Effects 0.000 description 18
- 230000015572 biosynthetic process Effects 0.000 description 17
- 238000005538 encapsulation Methods 0.000 description 15
- 230000004888 barrier function Effects 0.000 description 12
- 238000001020 plasma etching Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical class O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 125000004429 atom Chemical group 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000003190 augmentative effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229920000412 polyarylene Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 150000002170 ethers Chemical class 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000007737 ion beam deposition Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Led Devices (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Led Device Packages (AREA)
Abstract
本发明涉及用于微显示器的CMOS驱动器晶圆与LED晶圆的组件，揭示一种集成电路(IC)微显示器结构。该结构可包括：置于衬底上的第一氧化物层；位在该第一氧化物层内的第一电压源(VSS)接垫；布置于该第一氧化物层内及该第一VSS接垫上的金属柱；布置于该金属柱上并在该第一氧化物层上方延展的第一氮化镓层；以及由该第一氮化镓层所形成的至少一个子像素。或者，该结构可包括置于衬底上的第一氧化物层；置于该第一氧化物层上的第一金属层；位在该第一金属层上的第一氮化镓层；以及由该第一氮化镓层所形成的至少一个子像素。该结构还可包括电连接至该至少一个子像素的子像素驱动器，其中，该子像素驱动器的一部分与一子像素垂直对准。
Description
技术领域
本发明的态样大体上涉及集成电路(IC)。更具体地说，本发明的具体实施例包括用于微显示器装置的IC结构、以及用于组装该微显示器的发光二极管(LED)晶圆与互补式金属氧化物半导体(CMOS)驱动器晶圆的方法。
背景技术
微显示器可包括例如具有对角小于二英寸的屏幕的显示器。该显示器可包括成串彩色发光区，该等彩色发光区排列成可使用放大光学器件一起看作是影像的图型。该等彩色发光区可包括数百个像素的集成电路(IC)，该等像素即该屏幕上图片的最小组件。各像素可包括三个单色组件或「子像素」，其颜色各为红色、绿色及蓝色。该等子像素在该显示器上的该影像中以单色像素的形式显露。各子像素可以是微观发光二极管(LED)，即半导体光源。为了控制该微显示器上该影像中各像素的颜色，各子像素可连接至互补式金属氧化物半导体(CMOS)驱动器电路。为了控制对该微显示器的供电，该微显示器的该集成电路中包括连接至电压电力源的输入/输出(I/O)驱动器。微显示器可用于例如显示虚拟现实(VR)仿真、或扩增实境(AR)的影像。在VR中，三维影像的计算机产生仿真可通过该微显示器来显示。在AR中，真实世界使用者视界上所迭置的计算机产生影像的复合影像可通过该微显示器来显示。
微显示器装置的集成电路(IC)可由诸如驱动器、晶体管、电阻器、电容器及二极管等位于半导体衬底(substrate)材料上的一或多个芯片上的数十亿个互连装置所构成。对于虚拟现实(VR)及扩增实境(AR)显示器中所使用的微显示器装置，1英寸乘1英寸显示器中发光二极管(LED)分辨率可高达8,000乘8,000个像素。由于各像素包括三色子像素，因此该显示器中所需的子像素数目等级为每平方英寸4800万个子像素。再者，如上所述，各子像素必须连接至该IC的互补式金属氧化物半导体(CMOS)驱动器。一种用于制作并且将微显示器结构的子像素与(多个)CMOS驱动器连接的方法包括在该IC中形成该(等)驱动器、在该IC结构中形成该等子像素，该等子像素例如相邻于该(等)驱动器并且将该等子像素电连接至邻接驱动器。子像素制造及驱动器制造需要不同的半导体制造程序，并且各组件的制造可能影响其它组件的功能。再者，在该IC中形成相邻于该(等)驱动器的子像素可能限制该IC的给定区域中能够装配的组件数目。用于制作并且将该等LED子像素与(多个)CMOS驱动器连接的另一方法可包括各别形成位在第一IC芯片中的子像素及位在第二IC芯片中的驱动器、以及通过将该等IC芯片与介于其间的电气连接器组合而将该等子像素电连接至该(等)驱动器。用于在组合该等芯片时连接该等子像素与(多个)驱动器的材料可在芯片组合程序期间膨胀，并且可能导致该显示器中出现电气故障。用于制作并且将LED子像素与(多个)CMOS驱动器连接的又另一方法包括在IC结构中使用多晶硅形成该(等)驱动器、在该(等)驱动器上的该IC结构中形成子像素、以及将该等子像素电连接至该(等)驱动器。将多晶硅用于形成该(等)举例而言，可能需要有能力提供与用于(多个)传统驱动器者不同的处理条件。
发明内容
本发明的第一态样提供一种集成电路(IC)微显示器结构，其包括：置于衬底上的第一氧化物层；位在该第一氧化物层内的第一电压源(VSS)接垫；布置于该第一氧化物层内及该第一VSS接垫上的金属柱；布置于该金属柱上并在该第一氧化物层上方延展的第一氮化镓层；以及由该第一氮化镓层所形成的至少一个子像素。
本发明的第二态样提供一种集成电路(IC)微显示器结构，其包括：置于衬底上的第一氧化物层；置于该第一氧化物层上的第一金属层；位在该第一金属层上的第一氮化镓层；以及由该第一氮化镓层所形成的至少一个子像素。
本发明的第三态样提供一种组装微显示器系统的发光二极管(LED)晶圆与互补式金属氧化物半导体(CMOS)驱动器晶圆的方法，该方法包括：于黏合该CMOS驱动器晶圆与该LED晶圆期间，将电压源(VSS)接垫连接至该LED晶圆的至少一个子像素。
附图说明
本发明的具体实施例将搭配下列图式详述，其中相似的名称表示相似的组件，并且其中：
图1根据先前技术展示LED晶圆。
图2a及2b根据先前技术展示CMOS驱动器晶圆。
图3根据本发明的具体实施例展示将载体晶圆黏合至LED晶圆，并且使该LED晶圆的nGaN层的表面曝露。
图4根据本发明的具体实施例展示在图3的LED晶圆上形成氧化物层及第一传导连接器。
图5根据本发明的具体实施例展示在图2a的CMOS驱动器晶圆上形成氧化物层及第二传导连接器。
图6根据本发明的具体实施例展示组装并且电连接图4的LED晶圆与图5的CMOS驱动器晶圆。
图7根据本发明的具体实施例展示在图3的LED晶圆上形成VSS接垫及氧化物层。
图8根据本发明的具体实施例展示在图2b的CMOS驱动器晶圆上形成氧化物层。
图9根据本发明的具体实施例展示组装并且电连接图7的LED晶圆与图8的CMOS驱动器晶圆。
注意到的是，本发明的图式并未按照比例。该等图式用意仅在于绘示本发明的典型态样，因而不应该视为限制本发明的范畴。在图式中，相似的数符代表该等图式之间相似的组件。该等图式可按照任何方向转动，并且不受限于特定配向。
主要组件符号说明
100、300LED 晶圆
102、202、252 衬底
104 缓冲层
106 GaN半导体层
108 iGaN层
110 nGaN层
112 pGaN层
114 阻障层
120、124、126 子像素
122、340、610、614、910、914、918 表面
125 侧壁
200、250 CMOS驱动器晶圆
204、254、402、502、702、802 氧化物层
206、256 子像素驱动器
208、258 I/O驱动器
210、212、700VSS接垫
214、216 曝露表面
330 载体衬底 332介电层
410、510 传导连接器
420、520、720对准特征
422、522 屏蔽
600 IC微显示器结构
601 单一氧化物层
602 金属柱
612、616、912、916 金属导线
620、622、624、920、922、924 接触开口
630、930 导电层
640、940 介电性包封层
650、652、950、952 开口
704 金属层
820 对准特征
900 IC微显示器结构
901 单一氧化物层。
具体实施方式
以下说明中参照形成该说明其中一部分的附图，并且其中举例来说，所展示的是里面可实践本教示的特定具体实施例。这些具体实施例经过充分详述，使所属领域技术人员能够实践本教示，并且要理解的是，可使用其它具体实施例，并且可施作变更而不脱离本教示的范畴。因此，以下说明仅为说明性。
本发明的具体实施例提供一种用于由互补式金属氧化物半导体(CMOS)驱动器晶圆及发光二极管(LED)晶圆形成集成电路(IC)微显示器结构的结构及方法。该IC微显示器结构还可包括金属柱，用于将电压源(VSS)接垫电连接至该LED晶圆的至少一个子像素。在另一具体实施例中，该IC微显示器结构可包括VSS接垫，其形式为该LED晶圆上与该至少一个子像素电连通的金属层。用于形成该IC微显示器结构的方法还可包括在将该LED晶圆黏合至CMOS驱动器晶圆期间，将电压源(VSS)接垫连接至LED晶圆的至少一个子像素。该等方法亦可包括在连接该VSS接垫及黏合该LED晶圆至该CMOS驱动器晶圆之前，将载体晶圆附接至该LED晶圆及移除该LED的部分。该等方法还可包括在黏合该CMOS驱动器晶圆与该LED晶圆之后，形成与该CMOS驱动器晶圆中的驱动器相连的接触部。本发明的具体实施例可容许使用习知的半导体制造技巧来形成IC微显示器结构，但不影响该等驱动器及子像素的完整性。本发明的具体实施例亦可容许在IC微显示器结构中形成精巧的子像素及驱动器。
本发明的具体实施例如本文中所述，可合并氧化物层。该氧化物层可形成例如作为钝化或包覆层在金属层的表面上，用以保护该金属层及防止其侵蚀。在其它非限制性实施例中，可将该氧化物层形成为隔离层、绝缘层等。该氧化物层可由例如以下所形成：氮化硅(Si3N4)、氧化硅(SiO2)、氟化SiO2(FSG)、氢化碳氧化硅(SiCOH)、多孔SiCOH、硼磷硅酸盐玻璃(BPSG)、硅倍半氧烷、包括硅(Si)、碳(C)、氧(O)及/或氢(H)原子在内的掺碳(C)氧化物(即有机硅酸盐)、热固性聚次芳基醚、SiLK(可得自Dow Chemical Corporation的聚次芳基醚)、可得自JSR Corporation的含有聚合物材料的旋涂硅碳、其它低介电常数(<3.9)材料、或以其层件所形成。该氧化物层可例如通过沉积、及/或用于形成氧化物层的任何其它目前已知或以后才开发的半导体制造技巧来形成。该氧化物层可例如包括基于技术节点的厚度。举例而言，在本文中所述揭露的具体实施例中，氧化物层可包括大约0.25微米至大约0.5微米的厚度。
请参阅图式，图1、2a及2b根据先前技术展示LED晶圆100及CMOS驱动器晶圆200、250。
如图1所示，LED晶圆100可包括位在衬底102上的缓冲层104。LED晶圆100亦可包括位在该缓冲层上的氮化镓(GaN)半导体层106。GaN半导体层106可例如包括未掺杂GaN(iGaN)层108及n掺杂GaN(nGaN)层110。LED晶圆100亦可包括自nGaN层110形成及垂直延展的子像素120。LED晶圆100亦可包括子像素120的表面122及侧壁125上形成的P掺杂GaN(pGaN)层112。LED晶圆100亦可包括位在nGaN层110、布置于诸子像素120之间的阻障层114。
衬底102可包括例如硅、碳化硅、蓝宝石、及/或任何其它目前已知或以后才开发的用于LED晶圆的衬底的材料。缓冲层104可包括例如氮化铝、及/或用于缓冲层的任何其它目前已知或以后才开发的材料。缓冲层104可在衬底102上例如通过沉积、及/或用于形成缓冲层的任何其它目前已知或以后才开发的半导体制造技巧来形成。nGaN层110、iGaN层108及nGaN层110可通过例如用于形成GaN层的磊晶生长、有机金属化学气相沉积(MOCVD)及/或任何其它目前已知或以后才开发的半导体制造方法来形成。虽然所示GaN半导体层106包括一个iGaN及一个nGaN层，但GaN半导体层106仍可就LED制作包括任何任何理想数目及任何类型的GaN层。子像素120可例如通过在阻障层114中形成开口(未标示)及磊晶生长nGaN层110、及/或用于形成子像素的任何其它目前已知或以后才开发的半导体制造程序来形成。阻障层114可包括例如氮化硅(SiN)或氧化硅(SiO2)、及/或任何其它目前已知或以后才开发的阻障层材料。虽然仅展示三个子像素120，但LED晶圆100中仍可包括任何理想的子像素数目。
在将材料沉积方面，「沉积」可包括适用于待沉积材料的任何目前已知或以后才开发的技巧，包括但不局限于：化学气相沉积(CVD)、低压CVD(LPCVD)、电浆增强型CVD(PECVD)、半大气压CVD(SACVD)与高密度电浆CVD(HDPCVD)、快速热CVD(RTCVD)、超高真空CVD(UHVCVD)、有限反应处理CVD(LRPCVD)、有机金属CVD(MOCVD)、溅镀沉积、离子束沉积、电子束沉积、雷射辅助沉积、热氧化作用、热氮化作用、旋涂方法、物理气相沉积(PVD)、原子层沉积(ALD)、化学氧化作用、分子束磊晶(MBE)、镀覆及/或蒸镀。
「磊晶生长及/或沉积」及「磊晶形成及/或生长」等词意为在半导体材料的沉积表面上生长半导体材料，其中该半导体材料可与该沉积表面的半导体材料具有相同的结晶特性。在磊晶沉积程序中，来源气体所提供的化学反应剂受到控制，而系统参数设定成使得沉积原子以足以在半导体衬底的沉积表面上绕动的能量抵达该沉积表面，并且沉积原子本身的取向符合沉积表面原子的晶体排列。因此，磊晶半导体材料与可在其上形成的沉积表面可具有相同的结晶特性。举例而言，{100}晶体表面上的磊晶半导体材料可有{100}取向。在一些具体实施例中，磊晶生长及/或沉积程序对于在半导体表面上的形成可有选择性，并且可不在诸如二氧化硅或氮化硅表面的介电质表面上沉积材料。
图2a及2b根据先前技术，展示CMOS驱动器晶圆。如图2a及2b所示，CMOS驱动器晶圆200、250可分别包括位在衬底202、252上的氧化物层204、254。CMOS驱动器晶圆200、250亦可分别包括子像素驱动器206、256及/或输入/输出(I/O)驱动器208、258。氧化物层204、254及衬底202、252中各CMOS驱动器晶圆的驱动器可分别彼此侧向隔开。子像素驱动器206、256可电连接至LED晶圆100的子像素120，以通过例如调节流动至该等子像素的电流来控制该等子像素。I/O驱动器208、258可电连接至外部电源供应器(图未示)，并且控制流动至该IC微显示器结构(例如，分别为图6及9的IC微显示器结构600、900)的电流。
衬底202、252可包括例如硅、碳化硅、氮化硅、蓝宝石、及/或针对CMOS驱动器晶圆的任何其它目前已知或以后才开发的材料。
像素驱动器206、256及I/O驱动器208、258可例如通过多步骤习知微影图型化、及/或用于形成驱动器的任何其它目前已知或以后的半导体制造技巧来形成。虽然图2a及2b各展示位在各CMOS驱动器晶圆200、250中的两个驱动器(子像素驱动器及I/O驱动器)，如对于IC微显示器结构可能理想者，该等CMOS驱动器晶圆仍可包括任何数目及类型的驱动器。
图2a展示包括电压源(VSS)接垫210、212的CMOS驱动器晶圆200。VSS接垫210、212可包括例如用于将IC微显示器结构(例如，分别为图6及9的IC微显示器结构600、900)及其组件电连接至外部电源供应器(图未示)的金属接垫。VSS接垫210、212可分别包括用于形成电连接的曝露表面214、216。VSS接垫212可例如组配成用来将外部电源供应器电连接至IC微显示器结构。虽然图2a中未展示，但VSS接垫210仍可例如通过伸入图2a所示页面的CMOS驱动器晶圆的结构(例如金属导线)予以电连接至VSS接垫212。如本文中所述，可将VSS接垫210电连接至LED晶圆100的子像素120，用于将包括子像素120在内的LED晶圆电连接至该外部电源供应器(图未示)。与图2a的CMOS晶圆200相比，图2b展示没有VSS接垫的CMOS驱动器晶圆250。
图2a中所示的VSS接垫210、212可包括例如铜、铝、及/或用于VSS接垫的任何其它目前已知或以后才开发的材料。VSS接垫210、212可通过用于形成VSS的任何目前已知或以后才开发的半导体制造技巧来形成。举例而言，VSS接垫210、212可通过在氧化物层204中蚀刻(例如RIE)开口(未标示)、及在该开口中沉积金属来形成。在另一实施例中，VSS接垫210、212可通过沉积金属层、图型化该金属层、以及沉积围绕该图型化金属层的填充材料来形成。虽然图2a展示氧化物层204里特定位置中的VSS接垫210、212，但如对于IC微显示器结构可能理想者，仍可在该氧化物层内的任何理想位置中形成该等VSS接垫。虽然图2a展示位在CMOS驱动器晶圆200中的两个VSS接垫210、212，但如对于IC微显示器结构可能理想者，该CMOS驱动器晶圆仍可包括任何数目的VSS接垫。
蚀刻通常指将材料从衬底(或衬底上形成的结构)移除，并且通常是用原位屏蔽来进行，以致可将材料选择性地从衬底的某些区域移除，同时在衬底的其它区域中留下未受影响的材料。蚀刻的类别大体上有两种：(i)湿蚀刻及(ii)干蚀刻。湿蚀刻是用溶剂(诸如酸)来进行，该溶剂可就其选择性溶解给定材料(诸如氧化物)的能力来选择，同时，另一材料(诸如多晶硅)则保留相对原封不动。此选择性蚀刻给定材料的能力是许多半导体制作程序的基本能力。干蚀刻大体上会等向性蚀刻同质材料(例如：氧化物)，但湿蚀刻亦可异向性蚀刻单晶材料(例如：硅晶圆)。干蚀刻可使用电浆来进行。电浆系统可通过调整电浆的参数在数种模式下运作。普通的电浆蚀刻产生中性带电的含能自由基，在晶圆的表面处起反应。由于中性粒子从所有角度侵袭晶圆，此程序属于等向性。离子碾压、或溅镀蚀刻利用大约从一个方向接近晶圆的稀有气体的含能离子轰击晶圆，因此，此程序属于高度异向性。反应性离子蚀刻(RIE)在介于溅镀与电浆蚀刻中间的条件下运作，并且可用于产生深、窄特征，诸如STI沟槽。
如以上所述，一种形成微显示器结构的习知方法包括在CMOS驱动器晶圆200或CMOS驱动器晶圆250的结构上形成LED晶圆100的结构，其中该等驱动器由多晶硅所形成。在习知微显示器形成的另一方法中，可在集成电路(IC)结构中相邻于(多个)预成形CMOS驱动器及/或(多个)VSS接垫处形成LED晶圆100的子像素，与图2a及2b的CMOS驱动器晶圆200、250中所示者类似。在微显示器形成的另一习知方法中，将在IC结构相邻于预成形子像素(例如图1的子像素120)处形成(多个)CMOS驱动器及/或(多个)VSS接垫。一旦通过上述方法形成该等CMOS驱动器及LED子像素，便可接着将该等LED子像素的子像素电连接至该CMOS驱动器以形成IC微显示器结构。最后，在微显示器形成的另一习知方法中，可经由在该等晶圆之间形成的电气连接器，分别黏合及电连接由LED晶圆100及CMOS驱动器晶圆200或CMOS驱动器晶圆250所形成的LED芯片及CMOS驱动器芯片。
如以上所述，包括在该IC结构中该CMOS驱动器上方形成该LED晶圆在内的习知方法大体上涉及使用多晶硅形成该CMOS驱动器，并且可能需要与该IC的剩余部分或习知硅CMOS驱动器所需条件不同的处理条件。另外，如以上所述，包括在相邻于该CMOS驱动器及其形成之前/之后形成该等子像素在内的习知方法可能因各者所需处理条件(例如温度)不同而影响该等子像素或该CMOS驱动器的功能。最后，包括将该等芯片与习知电气连接器黏合及电连接在内的习知方法可导致该等连接器随着该等晶圆黏合期间的温度而膨胀，并且从而导致该微显示器电气故障。
与上述习知IC微显示器结构形成方法相比，图3根据本发明的具体实施例，展示处理LED晶圆100以分别就IC微显示器结构600、900(请参阅图6及9)将LED晶圆100组装至CMOS驱动器晶圆200或CMOS驱动器晶圆250。
如图3所示，可将载体衬底330附接至图1的LED晶圆100。举例而言，为了易于在处理LED晶圆100期间进行装卸，可将载体衬底330附接至LED晶圆100。载体衬底330可通过用于附接载体衬底的任何目前已知或以后才开发的半导体制造技巧来附接至LED晶圆100。如图3的实施例所示，可例如通过在包括阻障层114与pGaN层112的LED晶圆100上形成介电层332、以及将载体衬底330附接至介电层332而将载体衬底300附接至LED晶圆100。
介电层332可包括但不限于：氮化硅(Si3N4)、氧化硅(SiO2)、氟化SiO2(FSG)、氢化碳氧化硅(SiCOH)、多孔SiCOH、硼磷硅酸盐玻璃(BPSG)、硅倍半氧烷、包括硅(Si)、碳(C)、氧(O)、及/或氢(H)原子在内的碳(C)掺杂氧化物(即有机硅酸盐)、其它低介电常数(<3.9)材料、或其层件。介电层332可通过沉积、及/或用于形成介电层的任何其它目前已知或以后才开发的半导体制造技巧来形成。介电层332可例如在形成之后予以进一步处理。举例而言，介电层332可在与载体衬底330附接之前先予以研磨。
载体衬底330可例如包括硅、玻璃、及/或用于载体衬底的任何其它目前已知或以后才开发的材料。举例而言，可在将该载体晶圆附接至介电层之前先研磨载体衬底330。举例而言，可使用热塑料、聚亚酰胺(PI)、硅弹性体、及/或用于将载体衬底附接至介电层的任何其它目前已知或以后才开发的半导体制造技巧，通过热黏合或紫外线(UV)黏合程序，将载体衬底330附接至介电层332。
如图3中的幻象(phantom)所示，可先将衬底102、缓冲层104及iGaN层108从LED晶圆100移除，再组装LED晶圆100及CMOS驱动器晶圆200(图2a)或CMOS驱动器晶圆250(图2b)。可将衬底102、缓冲层104及iGaN层108从LED晶圆100移除，举例而言，以使nGaN层106的表面340曝露，用于将CMOS驱动器晶圆200或CMOS驱动器晶圆250与LED晶圆100组装。衬底102、缓冲层104及iGaN层108可例如通过研磨、及/或用于将该等层件的材料移除的任何其它目前已知或以后才开发的半导体制造程序予以从LED晶圆100移除。可进一步处理nGaN层106的表面340，举例而言，可先研磨表面340，再就该IC微显示器结构组装该等CMOS驱动器晶圆与LED晶圆。
与习知的IC微显示器结构制造相比，根据本发明的具体实施例，图4至6展示将LED晶圆100组装至CMOS驱动器晶圆200以形成IC微显示器结构600，其中该CMOS驱动器晶圆包括VSS接垫(例如VSS接垫210、212)。组装LED晶圆100与CMOS驱动器晶圆200可包括在使该等晶圆彼此黏合期间，将VSS接垫21电连接至(多个)子像素120。再者，图6展示形成开口以随后将IC微显示器结构600的VSS接垫212及I/O驱动器208电连接至外部电源供应器(图未示)。
图4展示在图3的LED晶圆300上形成氧化物层402及第一传导连接器410，用于组装CMOS驱动器晶圆200与LED晶圆300。可在LED晶圆300的nGaN层110上形成氧化物层402。如图4所示，可将第一传导连接器置于氧化物层402中，使得第一传导连接器与nGaN层110电连通，用于将CMOS驱动器晶圆200的VSS接垫210(请参阅图2a)连接至LED晶圆300的子像素120。
氧化物层402可例如包括厚度H2。氧化物层402可例如包括在组装该等晶圆期间用于使CMOS驱动器晶圆200(请参阅图5)与LED晶圆300对准、以及使第一传导连接器410与第二传导连接器510(请参阅图5)对准的对准特征420。对准特征420可例如通过蚀刻该氧化物层、及/或用于在氧化物层中形成对准特征的任何其它目前已知或以后才开发的方法来形成。
第一传导连接器410可例如由铜、及/或目前已知或以后才开发的理想传导材料所形成。第一传导连接器410可包括例如大约0.25微米(μm)至大约0.5μm的厚度H3。第一传导连接器410的厚度H3可例如随技术节点而变。第一传导连接器410可例如通过使用屏蔽422(幻象中所示)在氧化物层402中蚀刻(例如通过RIE来蚀刻)开口(未标示)、及在该开口中沉积导体来形成。屏蔽422(幻象中所示)可例如在氧化物层402中形成该开口之后、或在该开口中形成第一传导连接器410之后才遭受移除。屏蔽422(幻象中所示)可例如通过用于移除屏蔽的习知半导体制造技巧来移除。第一传导连接器410可例如通过用于在氧化物层中形成传导连接器的任何其它目前已知或以后才开发的半导体制造程序来形成。
图5展示在CMOS驱动器晶圆200上形成氧化物层502及第二传导连接器510，用于组装CMOS驱动器晶圆200与图4的LED晶圆300。可在图2a的CMOS驱动器晶圆200的氧化物层204上形成氧化物层502。如图5所示，可将第二传导连接器510置于图2a的CMOS驱动器晶圆200的VSS接垫210的表面214上的氧化物层502中。可安置第二传导连接器510使其与VSS接垫210电连通，用于将VSS接垫210连接至LED晶圆300的子像素120(请参阅图4)。
氧化物层502可例如包括厚度H4。氧化物层502可例如包括与图4的LED晶圆300的对准特征420匹配的对准特征520，用于在组装该等晶圆期间使CMOS驱动器晶圆200与该LED晶圆对准、以及用于使第一传导连接器410(请参阅图4)与第二传导连接器510对准。对准特征520可例如通过蚀刻该氧化物层、及/或用于在氧化物层中形成对准特征的任何其它目前已知或以后才开发的方法来形成。
第二传导连接器510可例如由铜、及/或对于传导连接器目前已知或以后才开发的理想材料所形成。第二传导连接器510可例如包括大约0.25微米(μm)至大约0.5μm的厚度H5。第二传导连接器510可例如通过使用屏蔽522(幻象中所示)在氧化物层502中蚀刻(例如通过RIE来蚀刻)开口(未标示)、及在该开口中沉积铜来形成。屏蔽522(幻象中所示)可例如在氧化物层502中形成该开口之后、或在该开口中形成第二传导连接器510之后才遭受移除。屏蔽522(幻象中所示)可例如通过用于移除屏蔽的习知半导体制造技巧来移除。第二传导连接器510可例如通过用于在氧化物层中形成传导连接器的任何其它目前已知或以后才开发的半导体制造程序来形成。
图6根据本发明的具体实施例，展示组装CMOS驱动器晶圆200与LED晶圆100以形成IC微显示器结构600。图6根据本发明的具体实施例，亦展示就IC微显示器结构600，在组装CMOS驱动器晶圆200与LED晶圆300期间，将VSS接垫210电连接至子像素120。图6根据本发明的具体实施例，亦展示将(多个)子像素120电连接至子像素驱动器206，以及分别形成接触开口622、624，用于形成接触部以将I/O驱动器208及VSS接垫212电连接至外部电源供应器(图未示)，用于电连接IC微显示器结构600。
CMOS驱动器晶圆200与LED晶圆300可例如通过黏合氧化物层402与氧化物层502来组装。CMOS驱动器晶圆200与LED晶圆300可例如先互相对准，再例如使用对准特征420、520来黏合。氧化物层402与氧化物层502可例如通过熔融黏合、及/或用于将诸氧化物层彼此黏合的任何其它目前已知或以后才开发的半导体制造技巧来黏合。氧化物层402与氧化物层502可例如在黏合该等层件之后才形成单一氧化物层601。
VSS接垫210可例如在将氧化物层402黏合至氧化物层502期间，通过将第一传导连接器410与第二传导连接器510黏合来电连接至子像素120。第一传导连接器410与第二传导连接器510可例如通过熔融黏合、及/或用于在诸传导连接器之间形成黏合的任何其它目前已知或以后才开发的技巧来黏合。第一传导连接器410与第二传导连接器510可例如在遭到黏合之后才形成金属柱602。金属柱602可将VSS接垫210电连接至nGaN层110的子像素120。
可在LED晶圆300与CMOS驱动器晶圆200已彼此黏合之后，才将载体衬底330(幻象中所示)与介电层332(幻象中所示)从LED晶圆300移除，如以上所述。载体衬底330及介电层332可通过蚀刻、及/或用于移除衬底及介电层的任何其它目前已知或以后才开发的半导体制造技巧来移除。
如图6的实施例所示，子像素120可在将LED晶圆300与CMOS驱动器晶圆200黏合之后才电连接至子像素驱动器206。接触开口(例如接触开口620、622、624)可例如透过阻障层114、连至像素驱动器206的nGaN层110与单一氧化物层601、I/O驱动器208、VSS接垫212、及/或可需要电连接的IC微显示器结构的任何其它组件来形成。举例而言，可形成接触开口620以使氧化物层204中子像素驱动器206的金属导线612的表面610曝露。举例而言，可形成接触开口622以使氧化物层204中I/O驱动器208的金属导线616的表面614曝露。举例而言，可形成接触开口624以使氧化物层204中VSS接垫212的表面216曝露。接触开口620、622、624可例如通过蚀刻、及/或用于形成接触开口的任何其它目前已知或以后才开发的半导体制造技巧来形成。
虽然为求简单而未展示，仍可例如在子像素120的侧壁上的接触开口620、622、624与pGaN层112的侧壁上形成间隔物。pGaN层112上形成之间隔物既不重要也非必要，因此可供选择地在形成之后及进一步处理之前予以移除。该等间隔物可例如包括氧化物、及/或用于间隔物的任何其它目前已知或以后才开发的理想材料。该等间隔物可例如通过沉积、及/或用于形成间隔物的任何其它目前已知或以后才开发的半导体制造技巧来形成。该等间隔物可例如通过蚀刻、及/或用于移除间隔物的任何其它目前已知或以后才开发的半导体制造技巧来移除。
如图6所示，可形成导电层630以将子像素驱动器206与子像素120电连接。举例而言，可在阻障层114、pGaN层112上方、及子像素驱动器206的金属导线612的表面610上的接触开口620中形成导电层630。虽然图中未展示，但倘若间隔物已形成于并且留在子像素120的侧壁上、及接触开口620的侧壁上的pGaN层112上，则仍亦可在该等侧壁间隔物上形成导电层630。导电层630可包括氧化铟锡、及/或用于导电层的任何其它目前已知或以后才开发的光学透明材料。导电层630可例如通过沉积、及/或用于形成导电层的任何其它目前已知或以后才开发的半导体制造技巧来形成。
如图6所示，可形成介电性包封层640以使IC微显示器结构600的诸部分电绝缘。举例而言，可在导电层630、阻障层114的剩余受曝露部分上方、及/或接触开口622、624中形成介电性包封层640。虽然图中未展示，但倘若接触开口622、624的侧壁上已形成间隔物，则可在该等间隔物上形成介电性包封层640。介电性包封层640可例如包括氮化硅、二氧化硅、及/或用于介电性包封层的任何其它目前已知或以后才开发的理想材料。
如图6所示，可形成开口(例如开口650、652)连至VSS接垫212、I/O驱动器208、及/或可电连接至外部电源供应器(图未示)的IC微显示器结构的任何其它组件。举例而言，开口650可通过穿过介电性包封层640进行蚀刻使I/O驱动器208的金属导线616的表面614曝露供进一步处理来形成，用于形成连至外部电源供应器(图未示)的电连接(图未示)。开口652可例如通过穿过介电性包封层640进行蚀刻(例如RIE)使VSS接垫212的表面216曝露供进一步处理来形成，用于形成连至外部电源供应器(图未示)的电连接(图未示)。
如图6所示，将CMOS驱动器晶圆200与LED晶圆300黏合之后，可使像素驱动器206及/或I/O驱动器208的一部分与LED晶圆300的子像素120垂直对准。举例而言，像素驱动器206的一部分可与子像素124对准，及/或I/O驱动器208的一部分可与子像素126对准。虽然所示为像素驱动器206及I/O驱动器208的大约一半与各子像素的一部分垂直对准，但驱动器的任何理想部分及/或全部仍可与任何数目的子像素的任何部分垂直对准。
一旦已经将LED晶圆300与CMOS驱动器晶圆200组装及电连接以形成IC微显示器结构600，该IC微显示器结构便可经受另外的习知处理。举例而言，可在开口650、652及与的连接的导线中形成接触部，以将该IC微显示器结构电连接至外部电源供应器(图未示)。
与习知的IC微显示器结构制造相比，图7至9根据本发明的具体实施例，就IC微显示器结构900，展示将图3的LED晶圆300组装至CMOS驱动器晶圆250。与图4至6所示的LED晶圆300及CMOS驱动器晶圆200相比，CMOS驱动器晶圆250不包括VSS接垫。因此，如图7所示，该组装可包括例如以金属层704的形式，在图3的LED晶圆300上形成VSS接垫700，用于将包括子像素120在内的IC微显示器结构900电连接至外部电源供应器(图未示)。亦如图7所示，该组装亦可包括例如在VSS接垫700上形成用于将该LED晶圆黏合至CMOS驱动器晶圆250的氧化物层702。如图8所示，组装LED晶圆300与CMOS驱动器晶圆250可例如包括形成用于黏合该LED晶圆与该CMOS驱动器晶圆的氧化物层802。如图9所示，组装LED晶圆300与CMOS驱动器晶圆250亦可包括在形成VSS接垫700之后才将该等晶圆彼此黏合。再者，图9展示形成开口以随后将IC微显示器结构900的VSS接垫700及I/O驱动器258电连接至外部电源供应器(图未示)。
请回到图7，所示为在图3的LED晶圆300上形成用于将CMOS驱动器晶圆250(请参阅图2b)与LED晶圆300组装的VSS接垫700及氧化物层702。可在LED晶圆300的nGaN层110上形成VSS接垫700。如图7所示，VSS接垫700可包括例如金属层704。VSS接垫700可通过形成与nGaN层110电连通的VSS接垫来电连接至子像素120。如将在本文中所述，随后亦可将VSS接垫700电连接至外部电源供应器(图未示)。如图7所示，可在VSS接垫700上形成用于将LED晶圆300黏合至CMOS驱动器晶圆250(请参阅图2b)的氧化物层702。
VSS接垫700/金属层704可包括例如铝、铜、钨、及/或用于VSS接垫的任何其它目前已知或以后才开发的材料。VSS接垫700/金属层704可包括例如大约0.25μm至大约0.5μm的厚度H6。VSS接垫700/金属层704可例如通过沉积、及/或用于形成VSS接垫/金属层的任何其它目前已知或以后才开发的半导体制造技巧来形成。
氧化物层702可包括例如厚度H7。氧化物层702可包括例如在组装该等晶圆期间用于使CMOS驱动器晶圆250(请参阅图8)与LED晶圆300对准的对准特征720。对准特征720可例如通过蚀刻该氧化物层、及/或用于在氧化物层中形成对准特征的任何其它目前已知或以后才开发的方法来形成。
图8展示在CMOS驱动器晶圆250的氧化物层254上形成氧化物层802，用于组装CMOS驱动器晶圆250与LED晶圆300(请参阅图7)。可在图2b的CMOS驱动器晶圆250的氧化物层254上形成氧化物层802。氧化物层802可包括例如厚度H8。氧化物层802可包括例如与LED晶圆300(图7)的氧化物层702的对准特征720对准的对准特征820，用于在组装该等晶圆期间使CMOS驱动器晶圆250与LED晶圆300(图7)对准。对准特征820可例如通过蚀刻氧化物层802、及/或用于在氧化物层中形成对准特征的任何其它目前已知或以后才开发的方法来形成。
图9根据本发明的具体实施例，展示组装CMOS驱动器晶圆250与LED晶圆300以形成IC微显示器结构900。图9亦展示将(多个)子像素120电连接至子像素驱动器206。图9根据本发明的具体实施例，亦展示形成开口950、952，用于形成接触部以分别将I/O驱动器208及VSS接垫700电连接至外部电源供应器(图未示)，以供电连接IC微显示器结构900。
CMOS驱动器晶圆250与LED晶圆300可例如通过黏合氧化物层702与氧化物层802来组装。CMOS驱动器晶圆250与LED晶圆300可例如先互相对准，再举例而言，使用对准特征720、820来黏合。氧化物层702与氧化物层802可例如通过熔融黏合、及/或用于将诸氧化物层彼此黏合的任何其它目前已知或以后才开发的半导体制造技巧来黏合。氧化物层702与氧化物层802可例如在黏合该等层件之后才形成单一氧化物层901。
可在LED晶圆300与CMOS驱动器晶圆250已彼此黏合之后，才将载体衬底330(幻象中所示)与介电层332(幻象中所示)从LED晶圆300移除，如以上所述。载体衬底330及介电层332可通过蚀刻、及/或用于移除衬底及介电层的任何其它目前已知或以后才开发的半导体制造技巧来移除。
如图9的实施例所示，子像素120可在将LED晶圆300与CMOS驱动器晶圆250黏合之后才电连接至子像素驱动器256。接触开口(例如接触开口920、922、924)可例如透过阻障层114、nGaN层110、连至像素驱动器256的VSS接垫700/金属层704及/或单一氧化物层901、I/O驱动器258、VSS接垫700、及/或可需要电连接的IC微显示器结构的任何其它组件来形成。举例而言，可形成接触开口920以使氧化物层254中子像素驱动器256的金属导线912的表面910曝露。举例而言，可形成接触开口922以使氧化物层254中I/O驱动器258的金属导线916的表面914曝露。举例而言，可形成接触开口924以使VSS接垫700的表面918曝露。接触开口920、922、924可例如通过蚀刻、及/或用于形成接触开口的任何其它目前已知或以后才开发的半导体制造技巧来形成。
虽然为求简单而未展示，举例而言，仍可在子像素120的侧壁上的接触开口920、922、924与pGaN层112的侧壁上形成间隔物。pGaN层112上形成的间隔物既不重要也非必要，因此可供选择地在形成之后及进一步处理之前予以移除。该等间隔物可例如包括氧化物、及/或用于间隔物的任何其它目前已知或以后才开发的理想材料。该等间隔物可例如通过沉积、及/或用于形成间隔物的任何其它目前已知或以后才开发的半导体制造技巧来形成。该等间隔物可例如通过蚀刻、及/或用于移除间隔物的任何其它目前已知或以后才开发的半导体制造技巧来移除。
如图9所示，可形成导电层930以将子像素驱动器256与子像素120电连接。举例而言，可在阻障层114、pGaN层112上方、及子像素驱动器206的金属导线912的表面910上的接触开口920中形成导电层930。虽然图中未展示，但倘若间隔物已形成于并且留在子像素120的侧壁、及/或接触开口920的侧壁上的pGaN层112上，则仍亦可在该等侧壁间隔物上形成导电层930。导电层930可例如包括氧化铟锡、及/或用于导电层的任何其它目前已知或以后才开发的光学透明材料。导电层930可例如通过沉积、及/或用于形成导电层的任何其它目前已知或以后才开发的半导体制造技巧来形成。
如图9所示，可形成介电性包封层940以使IC微显示器结构900的诸部分电绝缘。举例而言，可在导电层930、阻障层114的剩余受曝露部分上方、及/或接触开口922、924中形成介电性包封层940。虽然图中未展示，但倘若接触开口922、924的侧壁上已形成间隔物，则可在该等间隔物上形成介电性包封层640。介电性包封层940可例如包括氮化硅、二氧化硅、及/或用于介电性包封层的任何其它目前已知或以后才开发的理想材料。
如图9所示，可形成开口(例如开口950、952)连至VSS接垫212、I/O驱动器晶圆258、及/或可电连接至外部电源供应器(图未示)的IC微显示器结构900的任何其它组件。举例而言，开口950可通过穿过介电性包封层940进行蚀刻使I/O驱动器208的金属导线916的表面914曝露供进一步处理来形成，用于形成连至外部电源供应器(图未示)的电连接(图未示)。开口952可例如通过穿过介电性包封层940进行蚀刻(例如RIE)使VSS接垫700的表面918曝露供进一步处理来形成，用于形成连至外部电源供应器(图未示)的电连接(图未示)。
如图9所示，将CMOS驱动器晶圆250与LED晶圆300黏合之后，可使像素驱动器206及/或I/O驱动器258的一部分与LED晶圆300的子像素120垂直对准。举例而言，像素驱动器256的一部分可与子像素124对准，及/或I/O驱动器258的一部分可与子像素126对准。虽然所示为像素驱动器256及I/O驱动器258的大约一半与各子像素的一部分垂直对准，但驱动器的任何理想部分及/或全部仍可与任何数目的子像素的任何部分垂直对准。
一旦已经将LED晶圆300与CMOS驱动器晶圆250组装及电连接以形成IC微显示器结构900，该IC微显示器结构便可经受另外的习知处理。举例而言，可在开口950、952及与其附接的导线中形成接触部，以将该IC微显示器结构电连接至外部电源供应器(图未示)。
本方法如以上所述，可用于就微显示器系统制作集成电路芯片。产生的集成电路芯片可由制造商以空白晶圆形式(也就是说，作为具有多个未封装芯片的单一晶圆)、当作裸晶粒、或以封装形式来配送。在已封装的例子中，芯片嵌装于单一芯片封装(诸如塑料载体，具有黏贴至主板或其它更高阶载体的引线)中，或多芯片封装(诸如具有表面互连或埋置型互连任一者或两者的陶瓷载体)中。在任一例子中，该芯片接着与其它芯片、离散电路组件、及/或其它信号处理装置整合成下列的部分或任一者：(a)诸如主板的中间产品，或(b)最终产品。
本文所用术语的目的仅在于说明特殊具体实施例并且意图不在于限制本发明。单数形的「一」及「该」于本文中使用时，用意在于同时包括复数形，除非内容另有清楚指示。将进一步了解的是，「包含」(及/或其变形)等词于本说明书中使用时，指明所述特征、整体、步骤、操作、组件及/或组件的存在，但并未排除一或多个其它特征、整体、步骤、操作、组件、组件及/或其群组的存在或新增。「任选」或「供选择地」意为后续所述事件或环境可或可不出现，并且该描述包括出现事件的实例及未出现事件的实例。
本说明书及权利要求各处近似文句于本文中使用时，可套用来修饰任何定量表征，其许可改变此定量表征，但不会改变与其有关的基本功能。因此，一或多个诸如「约」、「大约」及「实质」的用语所修饰的值并不受限于指定的精确值。在至少一些实例中，该近似语言可对应于仪器测量该值时的精确度。本说明书及权利要求这里及各处可组合及/或互换范围限制，此类范围经识别并且包括其中所含有的子范围，除非内容或文句另有指示。「大约」如应用到范围的特定值时，适用于两值，而且除非另外取决于测量该值的仪器的精确度，否则可表示所述值的+/-10％。
上权利要求中所有手段或步骤加上功能组件的对应结构、材料、动作及等同用意在于包括结合如具体主张的其它主张专利权的组件进行任何结构、材料或动作。本发明的说明已基于说明和描述目的而介绍，但用意不在于以所揭示的形式穷举或限制本发明。许多修改及变化对于所属领域技术人员将会显而易知而不脱离本发明的范畴及精神。选择并说明具体实施例是为了更佳阐释本发明的原理及实际应用，并且如适用于经思考的特定用途，让所属领域技术人员能够理解本发明经各种修改的各项具体实施例。
Claims (10)
1.一种集成电路(IC)微显示器结构，包含：
第一氧化物层，置于衬底上的互补式金属氧化物半导体(CMOS)驱动器晶圆内；
第一电压源(VSS)接垫，位在该第一氧化物层内；
金属柱，布置于该第一氧化物层内及该第一VSS接垫上，其中，该金属柱包括：
第一传导连接器，位在该第一氧化物层中；以及
第二传导连接器，位在耦接到该第一传导连接器且在发光二极管(LED)晶圆内的第二氧化物层中，其中，该第一氧化物层耦接到该第二氧化物层；
第一氮化镓层，布置于该金属柱上并在该第一氧化物层上方延展；以及
自该第一氮化镓层形成及垂直延展的至少一个子像素。
2.如权利要求1所述的IC微显示器结构，还包含：
第一驱动器，位在该第一氧化物层及该衬底内；
第一开口，穿过该第一氮化镓层及该第一氧化物层延展至该第一驱动器；以及
第一传导层，位在该第一开口中及该至少一个子像素上，该第一传导层将该第一驱动器电连接至该至少一个子像素。
3. 如权利要求2所述的IC微显示器结构，还包含：
第二驱动器，位在该第一氧化物层及该衬底内，该第二驱动器与该第一驱动器侧向隔开；以及
第二VSS接垫，位在该第一氧化物层内，该第二VSS接垫与该第一VSS接垫侧向隔开，以及其中，该第二驱动器及该第二VSS接垫与电源供应器电连通。
4.如权利要求3所述的IC微显示器结构，其中，该第二驱动器的至少一部分与该至少一个子像素的一子像素垂直对准。
5.如权利要求2所述的IC微显示器结构，其中，该第一驱动器的至少一部分与该至少一个子像素的一子像素垂直对准。
6.如权利要求1所述的IC微显示器结构，其中，该金属柱包括铜。
7.如权利要求1所述的IC微显示器结构，其中，该金属柱与该至少一个子像素的一子像素垂直对准。
8.如权利要求1所述的IC微显示器结构，其中，该金属柱的厚度为0.5微米至1微米。
9.一种组装微显示器系统的发光二极管(LED)晶圆与互补式金属氧化物半导体(CMOS)驱动器晶圆的方法，该方法包含：
于黏合该CMOS驱动器晶圆与该LED晶圆期间，将电压源(VSS)接垫连接至自氮化镓层形成及垂直延展的至少一个子像素，
其中，该VSS接垫置于该CMOS驱动器晶圆的第一氧化物层中，且其中，该连接该VSS接垫至该LED晶圆的该至少一个子像素包括：
在该CMOS驱动器晶圆的该第一氧化物层上形成第二氧化物层；
在该LED晶圆的该氮化镓层上形成与该至少一个子像素对立的第三氧化物层；
在该CMOS驱动器晶圆的该第二氧化物层中形成第一传导连接器，该第一传导连接器置于该VSS接垫上；
在该LED晶圆的该第三氧化物层中形成第二传导连接器；以及
在该第二氧化物层与该第三氧化物层之间形成将该LED晶圆与该CMOS驱动器晶圆耦接的黏合，且其中，该第一传导连接器与该第二传导连接器形成将该VSS接垫连接至该至少一个子像素的金属柱。
10. 如权利要求9所述的方法，还包含在该黏合该CMOS驱动器晶圆与该LED晶圆前处理该LED晶圆，该处理包括：
将载体晶圆附接至该LED晶圆；以及
使该LED晶圆的该氮化镓层的表面曝露。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/642,017 US10177178B1 (en) | 2017-07-05 | 2017-07-05 | Assembly of CMOS driver wafer and LED wafer for microdisplay |
| US15/642,017 | 2017-07-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109216397A CN109216397A (zh) | 2019-01-15 |
| CN109216397B true CN109216397B (zh) | 2023-10-27 |
Family
ID=64815578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810686126.7A Active CN109216397B (zh) | 2017-07-05 | 2018-06-28 | 用于微显示器的cmos驱动器晶圆与led晶圆的组件 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10177178B1 (zh) |
| CN (1) | CN109216397B (zh) |
| TW (1) | TWI676310B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102017127752A1 (de) * | 2017-11-23 | 2019-05-23 | Infineon Technologies Ag | Verfahren und elektronische schaltung zum ansteuern einestransistorbauelements |
| KR20220025756A (ko) * | 2019-06-28 | 2022-03-03 | 메사추세츠 인스티튜트 오브 테크놀로지 | 광전자 장치를 위한 집적 구조물의 제조 방법 및 광전자 장치를 위한 집적 구조물 |
| US11164844B2 (en) | 2019-09-12 | 2021-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Double etch stop layer to protect semiconductor device layers from wet chemical etch |
| US11772058B2 (en) | 2019-10-18 | 2023-10-03 | Taiwan Semiconductor Manufacturing Company Limited | Gas mixing system for semiconductor fabrication |
| CN112992964B (zh) * | 2020-04-09 | 2023-07-07 | 镭昱光电科技(苏州)有限公司 | 发光二极管结构及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101174066A (zh) * | 2004-11-29 | 2008-05-07 | 广辉电子股份有限公司 | 液晶显示装置及其制造方法 |
| CN101847646A (zh) * | 2010-02-02 | 2010-09-29 | 孙润光 | 一种无机发光二极管显示装置 |
| CN106356379A (zh) * | 2016-10-28 | 2017-01-25 | 江苏新广联半导体有限公司 | GaN基微显示芯片结构及制作方法 |
| WO2017111827A1 (en) * | 2015-12-26 | 2017-06-29 | Intel Corporation | Nanowire led pixel |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4837295B2 (ja) * | 2005-03-02 | 2011-12-14 | 株式会社沖データ | 半導体装置、ｌｅｄ装置、ｌｅｄヘッド、及び画像形成装置 |
| US9047818B1 (en) | 2009-03-23 | 2015-06-02 | Iii-N Technology, Inc. | CMOS IC for micro-emitter based microdisplay |
| US8241932B1 (en) * | 2011-03-17 | 2012-08-14 | Tsmc Solid State Lighting Ltd. | Methods of fabricating light emitting diode packages |
| US8933473B1 (en) * | 2012-06-01 | 2015-01-13 | Valery Dubin | Method, apparatus and system for providing light source structures on a flexible substrate |
| US9252375B2 (en) * | 2013-03-15 | 2016-02-02 | LuxVue Technology Corporation | Method of fabricating a light emitting diode display with integrated defect detection test |
| US10177127B2 (en) * | 2015-09-04 | 2019-01-08 | Hong Kong Beida Jade Bird Display Limited | Semiconductor apparatus and method of manufacturing the same |
| TWI563490B (en) * | 2015-12-04 | 2016-12-21 | Ind Tech Res Inst | Display pixel and display panel |
| WO2017109768A1 (en) * | 2015-12-24 | 2017-06-29 | Vuereal Inc. | Vertical solid state devices |
-
2017
- 2017-07-05 US US15/642,017 patent/US10177178B1/en active Active
-
2018
- 2018-01-26 TW TW107102899A patent/TWI676310B/zh active
- 2018-06-28 CN CN201810686126.7A patent/CN109216397B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101174066A (zh) * | 2004-11-29 | 2008-05-07 | 广辉电子股份有限公司 | 液晶显示装置及其制造方法 |
| CN101847646A (zh) * | 2010-02-02 | 2010-09-29 | 孙润光 | 一种无机发光二极管显示装置 |
| WO2017111827A1 (en) * | 2015-12-26 | 2017-06-29 | Intel Corporation | Nanowire led pixel |
| CN106356379A (zh) * | 2016-10-28 | 2017-01-25 | 江苏新广联半导体有限公司 | GaN基微显示芯片结构及制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201907598A (zh) | 2019-02-16 |
| US20190013337A1 (en) | 2019-01-10 |
| US10177178B1 (en) | 2019-01-08 |
| TWI676310B (zh) | 2019-11-01 |
| CN109216397A (zh) | 2019-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109216397B (zh) | 用于微显示器的cmos驱动器晶圆与led晶圆的组件 | |
| US7955887B2 (en) | Techniques for three-dimensional circuit integration | |
| US7897428B2 (en) | Three-dimensional integrated circuits and techniques for fabrication thereof | |
| US20050164490A1 (en) | Methods of forming backside connections on a wafer stack | |
| CN104425453B (zh) | 3dic互连装置和方法 | |
| US8048801B2 (en) | Substrate with feedthrough and method for producing the same | |
| CN102637659A (zh) | 晶片封装体及其制造方法 | |
| CN105593991B (zh) | 发射辐射的半导体芯片和用于制造发射辐射的半导体芯片的方法 | |
| CN101292344A (zh) | 基于单晶的贯穿晶片连接 | |
| CN102556945A (zh) | 微电子装置及其集成电路的制造方法 | |
| US11527571B2 (en) | Light emitting device with small footprint | |
| CN105023909A (zh) | 提供再分布层（rdl）和硅通孔（tsv）的结构和方法 | |
| US8993368B2 (en) | Method for manufacturing an opto-microelectronic device | |
| US20220352423A1 (en) | Method of fabricating an integrated structure for an optoelectronic device and integrated structure for an optoelectronic device | |
| JP4863214B2 (ja) | 薄膜化シリコンからなる電子チップの製造方法 | |
| CN102856329A (zh) | 一种硅通孔封装方法 | |
| CN106057776A (zh) | 包括以三维堆叠布置接合的集成电路装置的电子封装件 | |
| US11018122B1 (en) | Area-efficient subpixel apparatus | |
| US9991230B2 (en) | Integrated circuits and methods for fabricating integrated circuits and electrical interconnects for III-V semiconductor devices | |
| JP7313384B2 (ja) | 光電子デバイス | |
| CN116825939A (zh) | 红光微型led器件制备方法、红光微型led器件以及显示装置 | |
| CN116682922A (zh) | 红光微型led器件制备方法、红光微型led器件以及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20210301 Address after: California, USA Applicant after: Lattice chip (USA) integrated circuit technology Co.,Ltd. Address before: Greater Cayman Islands, British Cayman Islands Applicant before: GLOBALFOUNDRIES INC. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |