CN109215695A - 电子器件、其电源转换方法及存储器件 - Google Patents

电子器件、其电源转换方法及存储器件 Download PDF

Info

Publication number
CN109215695A
CN109215695A CN201810584360.9A CN201810584360A CN109215695A CN 109215695 A CN109215695 A CN 109215695A CN 201810584360 A CN201810584360 A CN 201810584360A CN 109215695 A CN109215695 A CN 109215695A
Authority
CN
China
Prior art keywords
switch
power supply
joint
ext
major
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810584360.9A
Other languages
English (en)
Other versions
CN109215695B (zh
Inventor
吴福安
李政宏
杨振麟
廖宏仁
张琮永
许育豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109215695A publication Critical patent/CN109215695A/zh
Application granted granted Critical
Publication of CN109215695B publication Critical patent/CN109215695B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)
  • Electronic Switches (AREA)

Abstract

电子器件包括内部电源导轨；多个第一主接头开关，用于将内部电源导轨耦合到第一电源；多个第二主接头开关，用于将内部电源导轨耦合到第二电源；辅助电路，包括用于将内部电源导轨耦合到第一电源的第一辅助接头开关和用于将内部电源导轨耦合到第二电源的第二辅助接头开关；反馈电路，反馈电路跟踪第一和第二主接头开关的状态；以及控制电路，控制电路响应于开关控制信号和反馈电路的输出来控制第一主接头开关、第二主接头开关以及第一和第二辅助接头开关。本发明提供了用于电子器件的电源转换方法及存储器件。

Description

电子器件、其电源转换方法及存储器件
技术领域
本发明的实施例一般地涉及半导体技术领域，更具体地，涉及电子器件、电子器件的电源转换方法、及存储器件。
背景技术
诸如计算机、服务器和智能电话的现代电子器件可以具有内部系统，例如存储器，存储器可以由多个外部(相对于内部系统)电压进行操作并且也可以由内部电源电压进行操作。如果不小心控制在外部电源之间进行切换的切换程序，则可能会出现问题。例如，如果允许多个电源一段时间内一起短路，特别是在多次切换周期之后，则可能加压力于接头开关。反过来，这可能导致可靠性问题以及器件故障。
发明内容
根据本发明的一方面，提供一种电子器件，包括：内部电源导轨；多个第一主接头开关，用于将所述内部电源导轨耦合到第一电源，所述第一主接头开关被定位为响应于开关控制信号而被顺序地触发；多个第二主接头开关，用于将所述内部电源导轨耦合到第二电源，所述第二主接头开关被定位为响应于所述开关控制信号而被顺序地触发；辅助电路，包括用于将所述内部电源导轨耦合到所述第一电源的第一辅助接头开关和用于将所述内部电源导轨耦合到所述第二电源的第二辅助接头开关；反馈电路，所述反馈电路跟踪所述第一主接头开关和所述第二主接头开关的状态；以及控制电路，所述控制电路响应于所述开关控制信号和所述反馈电路的输出来控制所述第一主接头开关、所述第二主接头开关以及所述第一辅助接头开关和所述第二辅助接头开关。
根据本发明的第二方面，提供了一种用于电子器件的电源转换方法，包括以下步骤：接收电源开关控制信号，所述电源开关控制信号指示从第一电源和第二电源中选择电源连接到内部电源导轨；在检测到所述开关控制信号中的转换时，对应于取消选择的电源的辅助接头开关导通；以及在所述辅助接头开关导通之后，响应于所述开关控制信号和关于所述第一主接头开关和所述第二主接头开关的状态的反馈来控制第一主接头开关和第二主接头开关。
根据本发明的又一方面，提供了一种存储器件，包括：存储器阵列，耦合到内部电源导轨；主电源开关，包括：多个第一主接头开关，用于将所述内部电源导轨耦合到第一电源，所述第一主接头开关沿着所述存储器阵列定位以响应于开关控制信号而被顺序地触发；和多个第二主接头开关，用于将所述内部电源导轨耦合到第二电源，所述第二主接头开关沿着所述存储器阵列进行定位以响应于所述开关控制信号而被顺序地触发；辅助电路，包括用于将所述内部电源导轨耦合到所述第一电源的第一辅助接头开关和用于将所述内部电源导轨耦合到所述第二电源的第二辅助接头开关；反馈电路，所述反馈电路跟踪所述第一主接头开关和所述第二主接头开关的状态；电源检测器，用于检测所述第一电源何时高于参考电压；以及控制电路，所述控制电路控制所述第一主接头开关、所述第二主接头开关以及所述第一辅助接头开关和所述第二辅助接头开关，当所述第一电源低于所述参考电压时，所述控制电路被配置为使所述第一主接头开关截止并且使所述第二主接头开关导通，并且当所述第一电源高于所述参考电压时，所述控制电路被配置为根据所述开关控制信号和所述反馈电路的输出来控制所述第一主接头开关和所述第二主接头开关以及所述第一辅助接头开关和所述第二辅助接头开关。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
图1A示出了根据某些实施例的具有主电源开关和辅助电源开关的存储器件。
图1B示出了根据某些实施例的图1A的存储器件中的电源开关控制信号的路径。
图2是示出根据某些实施例的电源开关控制架构的各种组件的框图。
图3示出了根据某些实施例的非重叠电源环境中的电源开关控制方法。
图4示出了根据某些实施例的重叠电源环境中的电源开关控制方法。
图5示出了根据某些实施例的用于在上电/掉电期间防止电源之间短路的电源开关控制方法。
图6A至图6D示出了根据某些实施例的用于非重叠电源环境中的电源开关控制电路。
图7示出了根据某些实施例的用于图6A至图6D的电源开关控制电路的信号时序图。
图8A至图8C示出了根据某些实施例的用于重叠电源环境中的电源开关控制电路。
图9示出了根据某些实施例的用于图8A至图8C的电源开关控制电路的信号时序图。
图10示出了根据某些实施例的滤波器的实例。
具体实施方式
以下公开内容描述了用于实现主题的不同特征的各种示例性实施例。以下描述组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，并不旨在限制。例如，应该理解的是，当元件被称为“连接到”或“耦合到”另一元件时，它可以直接连接到或耦合到其他元件，或者可以存在一个或多个中间元件。
在本文描述的某些实施例中，实现用于控制电源之间的切换的电源切换方案。在实施例中，开关电源是不同的，并且切换过程被控制，使得不存在电源之间的短路。在实施例中，电源相同或基本相同，并且切换过程被控制，使得在电源之间的切换期间存在操作电源(例如，用于存储器存取)。在实施例中，还控制与电源的连接，使得在电子器件的通电/断电期间不会发生电源之间的短路。
电子器件可以具有由两个不同的外部电源选择性供电的部分。诸如但不限于静态随机存取存储(SRAM)器件的存储器件是这样的电子器件的实例。存储器件包括IO部分和与内部电源VDD一起工作的控制部分。存储器阵列选择性地由两个外部电源(具体地，VDD_ext(其对应于内部电源VDD)或VDDM_ext)中的一个进行操作。因此，存储器阵列的电源域在本文中可以被称为“VDD_VDDM”。该器件包括提供驱动信号的字线驱动器部分，并且可以被认为是在内部电源域VDD和外部电源域DD_VDDM两者的情况下进行操作。沿着阵列的外围设置电源开关，以用于在外部域VDD_ext和VDDM_ext之间进行切换。
诸如上述的电子器件包括用于在外部电源(VDD_ext或VDDM_ext)之间切换内部电源导轨的电源开关部分。由于内部电源导轨连接到VDD_ext或VDDM_ext，所以内部电源导轨在本文中被称为VDD_VDDM导轨。在电平移位器处接收开关控制信号(PSwitch)，其中，该电平移位器将开关控制信号从低内部VDD域电平移位到需要驱动PMOS接头开关(headerswitch)所需的较高域(VMAX)。在通过一对电路连接到电压VDD_ext和VDDM_ext中的较高者的导轨处提供电压VMAX。例如，第一电路可以包括连接在VDD_ext和VDDM_ext之间的一对PMOS传输管以及VMAX导轨，其中，PMOS晶体管的栅极端连接到VMAX导轨。第二电路可以包括连接在VDD_ext和VDDM_ext之间的第二对PMOS传输管(transmitter)以及VMAX导轨，其中，PMOS晶体管的栅极端分别交叉耦合到VDDM_ext和VDD_ext。VDD_VDDM导轨通过PMOS接头开关连接到第一外部电压电源(VDD_ext)，并且通过另一PMOS接头开关连接到第二外部电压电源(VDDM_ext)。从电平移位器到VDDM_ext PMOS接头开关的路径比从电平移位器到VDD_extPMOS接头开关的路径长，并且包括至少一个反相器的延迟。VDDM_ext和VDD_ext PMOS接头开关之间的控制时序的差异可能导致外部电源VDDM_ext和外部电源VDD_ext之间通过VDD_VDDM导轨短路。这种异常电流流经PMOS接头开关并且加压力于PMOS接头开关，从而在多次循环后会导致可靠性问题。
具体地，到达VDD_ext接头(“短路径”)和到达VDDM_ext接头(“长路径”)的电源开关控制信号之间的时序延迟导致短路径控制信号和长路径控制信号均为低的短暂时间，从而表示两个接头开关都导通。如此，两个外部电源VDD_ext和VDDM_ext之间存在短路，由此加压力于两个接头开关。
图1A示出了根据某些实施例的存储器件10。存储器件10包括电源开关部分20。存储器件10的电源开关部分20包括电源开关控制电路40，在某些实施例中，该电源开关控制电路40包括在控制区域14中并且未在图1A中详细示出，但是下文中将对其进行详细描述。电源开关部分20还包括主控制区域14中的辅助电源开关42。该辅助电源开关42包括连接在内部电源导轨48(标记为VDD_VDDM)和外部电源VDDM_ext之间的第一接头开关44。第一接头开关44响应于控制信号GDME，将在下面对其进行详细描述。辅助电源开关42还包括连接在内部电源导轨48和外部电源VDD_ext之间的第二接头开关46。第二接头开关46响应于控制信号GDDE，将在下面对其进行详细描述。然而，在实施例中，辅助电源开关42仅包括在主控制区域14中，主电源开关50分布在如下所述的存储器阵列16、I/O 12和字线驱动器18上方。该分布导致来自时序控制视图的主电源开关50的多个实例(instance)之间的多个门延迟差。
如上所述，存储器件10包括分布在整个存储器宏中的主电源开关50。例如，沿着存储器阵列的整个外围包括主电源开关50的多个实例，并且主电源开关50的实例包括诸如第一实例50a、和中间实例50b和最后实例50c以及第一实例50a与中间实例50b之间的实例和中间实例50b与最后实例50c之间的实例。主电源开关50的每个实例均包括连接在内部电源导轨48(也标记为VDD_VDDM)和外部电源VDDM_ext之间的第一接头开关52。第一接头开关52响应于控制信号GDM，其中，由输入信号为信号ON_GM的反相器54提供该控制信号GDM。信号ON_GM用于选择VDDM_ext并且将在下面对其进行详细描述。主电源开关50还包括连接在内部电源导轨48和外部电源VDD_ext之间的第二接头开关56。第二接头开关56响应于控制信号GDD，其中，由输入信号为信号ON_GD的反相器58提供该控制信号GDD。信号ON_GD用于选择VDD_ext并且将在下面对其进行详细描述。
存储器件10还包括在图1A中未详细示出但是将在下面详细描述的反馈控制逻辑47。在实施例中，反馈控制逻辑47位于距离电源开关控制电路40最远端的位置处。“最远端”意味着反馈控制逻辑47位于最后的主电源开关附近，以接收由电源开关控制电路40提供的电源开关控制信号ON_GM和ON_GD。
图1B示出了存储器件10，并且示出了来源于电源开关控制电路40的电源开关控制信号ON_GM和ON_GD。将开关控制信号ON_GM和ON_GD提供给主电源开关50的每个实例，其中，在主电源开关的更远端实例(即，图1A中的实例50b和50c)接收开关控制信号ON_GM和ON_GD之间，最接近开关控制电路40的实例(即，图1A中的实例50a)接收到该开关控制信号ON_GM和ON_GD。
图2是示出根据某些实施例的电源开关控制架构的各种组件的框图。在下面结合图3-图5描述使用图2的组件的电源开关控制序列的实施例。如图2所示，电源开关控制架构响应于开关控制信号PSwitch。在实施例中，由可选滤波器60对PSwitch控制信号进行滤波，以提供如下面结合图3更详细地描述的有效电源开关控制信号。将有效开关控制信号提供给转换检测器62，其中，转换检测器62检测有效开关控制信号的逻辑电平的转换。控制逻辑64根据由转换检测器检测到的逻辑电平转换而响应于这些开关。控制逻辑64控制电源开关，在实施例中，电源开关包括在下面更详细地描述的主接头开关68和辅助接头开关70。反馈控制逻辑72被设置并且该反馈控制逻辑72将反馈信号提供给用于控制电源开关66的控制逻辑。
图3示出了根据某些实施例的非重叠外部电源域场景中的电源开关控制序列。如上所述，由于到达接头开关的路径中的不同延迟，“非重叠”意味着VDD_ext大于VDDM_ext或者VDDM_ext大于VDD_ext并且不同时触发VDDM_ext和VDD_ext接头开关。在步骤400处，向主电源开关和辅助电源开关的控制电路提供开关控制信号(PSwitch)。在实施例中，如果PSwitch是逻辑1，则选择电源域VDD_ext；并且如果PSwitch是逻辑0，则选择电源域VDDM_ext。在实施例中，在步骤402处，对开关控制信号PSwitch进行滤波以提供有效电源开关控制信号。图10中示出了可以使用的滤波器的实施例。在芯片级，存在噪声，其中，噪声会引起PSwitch信号的毛刺。可以使用滤波器去除噪声以提供有效电源开关控制信号。在步骤404处，转换检测器(“TD”)检测PSwitch中是否存在转换，即其逻辑状态是否改变。信号PTD指示存在PSwitch转换检测。在步骤406处，当检测到PSwitch控制信号的逻辑状态的转换时，则辅助接头开关(图1A)导通，其对应于当前断开主接头开关(现在取消选择)。当取消选择的主接头开关截止时，辅助接头开关在PTD为高电平时导通的目的是保持内部电源电平。例如，假设VDD_ext接头当前是接通的，并且VDDM_ext接头当前是断开的。然后VDD_ext取消选择，意味着选择使用VDDM_ext。当电源开关转换检测指示该改变时，在步骤406处，当VDD_ext主接头开关截止时，VDD_ext辅助接头导通以保持内部电源电平处于VDD_ext。导通存储器件的主控制部分中的辅助接头开关用于支持潜在的泄漏。也就是说，在电源切换期间的操作是不允许的，但是在诸如SRAM宏10中存在来自器件(PMOS/NMOS)的固有泄漏。“导通”接头开关的数量应该足够大以在电源切换期间提供来自器件的泄漏，否则可能破坏存储在SRAM单元中的内容。在步骤408处，随着控制信号到达主电源开关的实例，取消选择的主接头开关顺序地截止。在本实例中，VDD_ext主接头开关正在截止。由于所有取消选择的主接头开关截止需要一些时间，所以在相应的主接头开关截止时，取消选择的辅助接头开关(在步骤406处导通)保持导通。在所有取消选择的主接头开关截止之后，导通的相应的取消选择的辅助接头开关将被截止。在步骤410处，上面结合图1A介绍的自定时控制逻辑用于指示所有取消选择的主接头开关何时截止。在这个实例中，取消选择的电源是VDD_ext。因此，当所有的VDD_ext主接头开关都截止时(通过步骤408)，设置自定时控制逻辑的标志(例如，图6A和图6C中所示的HD_OFFB(下面描述)为逻辑高)，意味着现在可以进行以下操作：(i)相应的取消选择的辅助接头开关截止(步骤412)，该辅助接头开关负责维持内部电源线的电源电平，以及(ii)然后使选定的主接头开关导通(步骤414)。以这种方式，在某些实施例中，只有在知道所有取消选择的主接头开关(VDD_ext接头开关)都截止之后，选定的主接头开关(在该实例中为VDDM_ext接头开关)导通。该方法防止任何VDD_ext主接头开关和VDDM_ext主接头开关同时导通，并且因此防止VDD_ext电源和VDDM_ext电源之间的不期望的短路。这种方法防止接头开关的过度压力。
图4示出了根据某些实施例的无悬空(no-floating)电源域场景中的电源开关控制序列。“无悬空”意味着VDD_ext与VDDM_ext相同或者这两个电源足够相同，使得在从一个电源切换到另一个电源时在两个电源之间存在短路是可以接受的。在某些实施例中，VDD_ext和VDDM_ext可能相同或基本相同的原因是器件具有将内部电源导轨分离成多条导轨的能力，其中，将在切换之后分离该多条导轨。在某些实施例中，使用一种方法，使得在电源之间的切换期间足够数量的接头接通以向存储器宏提供足够的内部电源，从而允许存取操作而没有降低性能。为了便于说明，假设VDD_ext主接头开关当前是导通的，并且VDDM_ext主接头开关当前是截止的，并且发出开关控制信号以取消选择VDD_ext主接头开关并且选择VDDM_ext主接头开关。步骤500至506与上面结合图3的方法描述的步骤400至406相同。在步骤506处，确定使用我们的实例，VDD_ext辅助接头开关导通。由于分布式主电源开关不能向主控制电路提供足够的电源，所以导通存储器件的主控制部分中的辅助接头开关提供用于主控制电路消耗的全部电源。IDR(接口双轨)配置中可能出现这种情况，其中，所有输入控制信号都连接到电平移位器，从VDD域转换到VDDM域而不是VMAX域。因此，在该实例中，几乎所有宏10都处于VDDM电源域而不是VMAX域。图3和图4的方法在步骤508处偏离。在步骤508处，选定的主接头开关导通，这意味着VDDM_ext主接头开关导通。此时，存在导通的VDD_ext和VDDM_ext主接头开关。在步骤510处，使用自定时控制逻辑检测到足够的主接头开关(这里为VDDM_ext接头开关)导通，这表明适合随后使在步骤506中导通的取消选择的辅助接头开关截止。在实施例中，如图1A中所示，反馈点可以位于最后的主电源开关处，并且如与图3的方法使用的反馈点，这将是最保守的方法。在其他实施例中，反馈点可以位于主电源开关的中间实例处或主电源开关的中间实例附近，例如在图1A中的实例50b处或者在实例50b和实例50c之间的任何点处，这将是更积极的方法。在其他实施例中，不需要用传输到主电源开关的实例的控制信号来触发时序延迟，而是可以用确保期望的结果的任何内部延迟或触发点触发，即，内部电源导轨的足够的操作电源以允许存取操作。在步骤512处，当检测到足够选定的主接头开关导通，则取消选择的辅助接头截止。最后，在步骤514处，取消选择的主接头开关(例如，VDD_ext主接头开关)截止。在实施例中，图4的方法的主要益处在于，存储器宏仍然可以在电源导轨切换期间进行读和写操作，这在图3的方法的非重叠场景中是不可能的。
图5示出了在某些实施例中在电子器件(例如，存储器件)的通电/断电期间可以采用的电源控制方法。在实施例中，该方法适用于防止在非重叠场景中对器件进行通电/断电期间的电源短路。如上所述，在非重叠场景中，VDD_ext大于VDDM_ext，反之亦然。这两种外部电源VDD_ext和VDDM_ext将从地电势上升或放电至地电势，并且期望在此期间防止电源之间的短路。
在步骤602处，开始电源斜坡上升/下降，例如，VDD_ext的上升/下降。在步骤604处，该方法监测VDD_ext何时大于参考电压Vdetected。在某些实施例中，Vdetected为2*Vt或约为2*Vt，即，NMOS/PMOS晶体管的阈值电压的两倍。假定当VDD_ext大于该阈值电压时，外部电源导轨已经准备好(Ready)，因为在一般情况下VDDM_ext应该在VDD_ext之前准备好。在实施例中，电源检测器的电源是VDDM(即，来自VDDM_ext)并且VDD(即，来自VDD_ext)是检测的电源导轨。当检测到VDD大于参考电压或阈值电压Vdetected时，则在步骤606处，主电源开关由信号PSwitch控制。在实施例中，以上面结合图3描述的方式由信号PSwitch控制主电源开关。当VDD_ext不大于Vdetected时，在步骤608处，VDD_ext主接头开关截止并且VDDM_ext主接头开关导通。这么做是因为VDDM_ext应该首先准备好。该方法防止关于在如下所示的上电和掉电的VDD_ext和VDDM_ext电源之间的短路。在上电期间，最初VDD_ext和VDDM_ext都低于Vdetected，并且VDDM_ext主接头开关导通并且所有的VDD_ext主接头开关均截止(按照步骤608)，这意味着它们之间不可能存在短路。然后VDDM_ext超过Vdetected，但是所有的VDD_ext接头开关保持截止，并且所有的VDDM_ext开关保持导通。一旦VDD_ext超过Vdetected时，图3的方法接管(按照步骤606)，从而防止VDD_ext和VDDM_ext电源之间的短路。在掉电期间，VDD_ext和VDDM_ext最初都在Vdetected之上。在此期间，因为VDD_ext和VDDM_ext接头开关不会同时导通，所以图3的方法控制并且确保没有短路。当VDD_ext最终降到Vdetected之下时，VDDM_ext接头开关导通并且VDD_ext接头开关截止(步骤608)。
在某些实施例中，在图6A、图6B、图6C和图6D的电路中实现图3和图5的电源开关控制序列。图7示出了说明图6A-图6D的电路的操作的信号时序图。在图6A中，虚线框62A示出了对应于图2的框图的转换检测器62的实施例的组件。虚线框64A示出了对应于图2的框图的控制器64的实施例的组件。在实施例中，图6B的可选电源检测器可以是转换检测器62的部分。虚线框68A示出了对应于图2的框图的电源开关66的主接头68的实施例的组件。在图6D中示出了电源开关66的辅助接头70的实施例70A。
图6A示出了电源开关控制电路100。虚线左侧的器件在内部VDD域中，并且用于从信号PSwitch和信号PWR_RDY产生信号PS。由电源检测器200(图6B)提供信号PWR_RDY以及其反相的PWR_RDYB，电源检测器200检测VDD_ext何时超过参考电压(例如，如上面结合图5所述的2*Vt)。在一个实施例中，电源检测器200是电压电平检测器，例如包括半组施密特触发器电路的电路。在所示实施例中，当VDD_ext高于Vdetected阈值时，PWR_RDY为逻辑高，并且当VDD_ext低于Vdetected阈值时，PWR_RDY为逻辑低。在图6A中，向反相器102提供PSwitch。反相器102的输出(即，反相的PSwitch)与信号PWR_RDY一起提供给NAND门104。NAND门104的输出由电平移位器106从VDD域向Vmax域进行电平移位。当PWR_RDY为逻辑低(0)(即，每当VDD_ext小于2*Vt)时，电路100操作使得信号PS为逻辑高(1)，并且当PWR_RDY为逻辑高时，PS将跟随信号PSwitch。图6A示出了连接在VDDM_ext和VDD_VDDM电源导轨110之间的第一主VDDM_ext接头开关(即，PMOS 108a)、以及还连接在VDDM_ext和VDD_VDDM电源导轨110之间的最后VDDM_ext接头开关(即，PMOS 108n)。如上面结合图1A所解释的，多个其他的VDDM_ext主接头开关分别以相同的方式连接在第一VDDM_ext接头开关108a和最后VDDM_ext接头开关108n之间。第一VDD_ext主接头开关(即，PMOS 112a)连接在VDD_ext和VDD_VDDM电源导轨110之间，并且最后VDD_ext主接头开关(即，PMOS 112n)连接在VDD_ext和VDD_VDDM电源导轨110之间。如上面结合图1A所解释的，多个其他的VDD_ext主接头开关以相同的方式连接在第一VDD_ext接头开关112a和最后VDD_ext接头开关112n之间。
信号GDM耦合到VDDM_ext主接头开关的PMOS 108a至108n的栅极端。当然，用于信号GDM的最慢路径是至VDDM_ext接头开关108n的路径。由其输入为ON_GM和PWR_RDYB的NOR门114提供信号GDM。每当PWR_RDYB为逻辑高(即，每当PWR_RDY为逻辑低)，这意味着每当VDD_ext小于Vdetected时，GDM都为逻辑低。该配置实现图5的步骤608，因为当GDM为逻辑低时，接头开关108导通，从而将VDD_VDDM导轨110连接到VDDM_ext。当PWR_RDYB为逻辑低时，GDM仅为ON_GDM的反相。
相反，VDD_ext接头开关112由信号GDD控制。由具有输入ON_GD和PWR_RDY的NAND门116的输出提供信号GDD。当PWR_RDYB为逻辑高时，PWR_RDY为逻辑低。当PWR_RDY为逻辑低时，NAND门116的输出(即，GDD)为逻辑高。这种条件使VDD_ext接头开关112截止。当PWR_RDY为逻辑高时，GDD是ON_GO的反相。
如图6A所示，最后VDDM_ext接头开关108n由NOR门118提供的GDM(最慢)控制，其中，NOR门118接收ON_GM(最慢)和PWR_RDYB作为输入。最后VDD_ext接头开关112n由NAND门120提供的GDD(最慢)控制，其中，NAND门120接收ON_GD(最慢)和PWR_RDY作为输入。图6C示出了响应于ON_GM(最慢)和ON_GD(最慢)的自定时或反馈电路72A。该电路72A对应于图2的框图中的反馈控制器72的实施例。自定时电路72A包括NOR门302和反相器304，并且在反相器输出处提供信号HD_OFFB。每当ON_GM(最慢)和ON_GD(最慢)中的至少一个是逻辑1，即GDM(最慢)和GDD(最慢)中的一个为逻辑0，则自定时电路操作使得HD_OFFB为逻辑高(1)。当ON_GM(最慢)和ON_GD(最慢)中的至少一个为逻辑高时，NOR门302的输出为逻辑低，并且反相器304的输出为逻辑高。当ON_GM(最慢)和ON_GD(最慢)都是逻辑低时，即GDM(最慢)和GDD(最慢)都是逻辑高，并且最后VDDM_ext接头开关108n和VDD_ext接头开关112n分别都是截止的，然后HD_OFFB为逻辑低(0)。
在图6D中示出了图2的框图所示的辅助接头电路70的实施例。图6D的辅助接头电路70A包括：以PMOS 71的形式连接在VDDM_ext和VDD_VDDM导轨110之间的VDDM_ext辅助接头开关以及以PMOS 73的形式连接在VDD_ext和VDD_VDDM导轨110之间的VDD_ext辅助接头开关。PMOS 71由其栅极处的信号GDME控制。由NAND门75提供信号GDME，NAND门75具有信号PTD和PS条(即，由反相器77反相的PS)作为其输入。PMOS 73由其栅极处的信号GDDE控制。信号GDDE由NAND门77提供，NAND门77具有PTD和PS作为其输入。在操作中，信号GDME为逻辑低，即每当PTD为逻辑高并且PS条为逻辑高时，VDDM_ext辅助接头开关导通并且将VDDM_ext连接至VDD_VDDM导轨110。也就是说，当在信号PS中检测到转换(由PTD为高表示)并且PS为逻辑低时，VDDM_ext辅助接头开关71导通，这意味着VDDM_ext被取消选择。相反，信号GDDE为逻辑低，即每当PTD为逻辑高并且PS为逻辑高时，VDD_ext辅助接头开关导通并且将VDD_ext连接至VDD_VDDM导轨110。也就是说，当在信号PS中检测到转换(即，PTD为高)并且PS为逻辑高时，VDD_ext辅助接头开关73导通，这意味着VDD_ext取消选择。
图6A的方框122被标记为“在主控制器中”并且位于图1A的控制部分14中。方框122用于将非重叠周期最小化为一个门延迟。方框122包括连接在VDDM_ext和VDD_VDDM导轨110之间的PMOS VDDM_ext接头开关124、以及连接在VDD_ext和VDD_VDDM导轨110之间的PMOSVDD_ext接头开关126。开关124由信号GDMI控制，其中，由NOR门130提供信号该GDMI。或非门130接收PWR_RDYB和AND门132的输出作为输入。AND门132接收信号GDDE和开关控制信号PS的延迟版本作为输入。开关126由从NAND门128提供的信号GDDI控制。NAND门128接收信号PWR_RDY、GDME和开关控制信号PS的延迟版本作为输入。接头开关124和126比其相应的主接头开关108a、112a早几个门延迟被触发。
电源开关控制电路100包括用于产生转换检测信号PTD的逻辑，其中，信号PTD指示在PSwitch(或PS)的逻辑电平中存在转换。该逻辑包括提供信号PTD的反相器134、包括一对交叉耦合的NOR门的锁存器136(其在某些实施例中是R-S锁存器)、将第一输入馈送到锁存器136的NAND门138以及异或非(XNOR，又称同或)门140。XNOR 140具有开关控制信号PS和由延迟反相器142提供的PS的延迟和反相版本作为输入。NAND门138具有来自于自定时电路300的HD_OFFB和电源准备好信号PWR_RDY作为输入。使用反相器142以产生信号PS的延迟、反相版本，以使得XNOR 140的输出为高以设置锁存器136。
如图所示，暂不考虑电平移位功能并且可选地使用PWR_RDY信号，由XNOR门140实现转换检测器62A的核心功能，其中，XNOR门140关于信号PS和PS的延迟版本(来自延迟元件142)进行操作。在每次信号PS转换(或者从逻辑低到逻辑高、或者从逻辑高到逻辑低)时XNOR门140进行操作以提供在延迟周期(由延迟元件142设置的)内为逻辑高的输出信号。否则XNOR门140的输出为低。因此，每当电源开关控制信号转换时，转换检测器62A提供输出脉冲。
如上所述，VDDM_ext接头开关108响应于信号ON_GM并且VDD_ext接头开关112响应于信号ON_GD。电源开关控制电路100包括用于响应于开关控制信号PS和转换检测信号PTD而产生这些信号的逻辑。具体地，通过延迟反相器142和延迟反相器144提供开关控制信号PS的延迟版本(PSD)。反相器142的延迟应该足够长以确保锁存器136的状态被正确地设置，并且反相器144的延迟应当比从反相器142的输出到节点PTD的传播延迟长。使用反相器146将信号PSD反相并且提供给NOR门，该NOR门也具有转换检测信号PTD作为输入。向反相器150、152提供NOR门148的输出以提供信号ON_GM。关于信号ON_GD，信号PTD和PSD被提供给NOR门154作为输入。NOR门154的输出通过反相器156和158以提供信号ON_GD。
从图7的时序图可以看出，信号PS最初为高(逻辑1)，这意味着当前选择了VDDM_ext接头并且未选择VDD_ext接头。在时间t1处，PS转换为低，这表示取消选择VDDM_ext并且选择VDD_ext。该转换被检测并且导致转换检测信号PTD在时间t2处变高。该转换导致信号GDME在时间t3处变低，这导通了VDDM_ext辅助接头开关71。这种转换还导致信号GDMI在时间t4处变为逻辑高，这开关124截止，并且还导致ON_GM在时间t5处变低。信号ON_GM低导致VDDM_ext接头开关108a至108n依次截止。当最慢或最后VDDM_ext接头开关108n截止时，自定时电路72A在时间t6处将HD_OFFB驱动为低。HD_OFFB转换为低使得转换检测信号PTD在时间t7处跳变为低。当PTD变低时，信号GDME在时间t8处变高。PTD低和GDME高的组合导致GDDI在时间t9处变低。PTD中的转换也导致ON_GD在时间t10处变高。在ON_GD为高时，信号GDD为低，这导致VDD_ext接头开关112从第一VDD_ext接头开关112a到最后(最慢)VDD_ext接头开关112n开始顺序地导通。应该注意的是，如上面结合图3所描述的，定时控制电路100进行操作以延迟导通选定的VDD_ext接头开关112直到VDDM_ext接头开关中的最后一个108n截止。当ON_GD为高时，HD_OFFB在时间t11处转换回高。
仍然参照图7，在延迟一段时间之后的时间t12处，在开关控制信号PS变高期间，这意味着正在选择VDDM_ext并且取消选择VDD_ext。该转换被检测到并且导致转换检测信号PTD在时间t13处变高一段时间。该转换使得信号GDDE在时间t14处变低，这辅助VDD_ext接头开关73导通该转换还导致信号GDDI在时间t15处变为逻辑高，这使开关126截止，并且还导致ON_GD在时间t16处变低。信号ON_GD为低导致VDD_ext接头开关112a至112n依次截止。当最慢或最后VDD_ext接头开关112n截止时，自定时电路72A在时间t17处驱动HD_OFFB为低。HD_OFFB转换为低导致转换检测信号PTD在时间t18处跳变回逻辑低。当PTD变低时，信号GDDE在时间t19处变高。PTD为低和GDDE为高的组合导致GDMI在时间t20处变低。PTD中的转换还导致ON_GM在时间t21处变高。在ON_GM为高时，信号GDM为低，这导致VDDM_ext接头开关108从第一VDD_ext接头开关108a到最后(最慢)VDD_ext接头开关108n开始顺序地导通。应该注意的是，如上面结合图3所描述的，定时控制电路100进行操作以延迟导通选定的VDDM_ext接头开关108，直到VDD_ext接头开关中的最后一个112n截止。在ON_GM为高时，HD_OFFB在时间t22处转换回逻辑高。
在本文中诸如结合图3以及图6A至图6D描述的某些实施例中，电源开关控制方案使用转换检测器来检查电源开关控制信号是否正在跳变从而防止VDD_ext和VDDM_ext之间的电源短路。主电源开关在跳变期间断开。辅助接头导通以防止内部电源导轨悬空。自定时延迟技术用于确保没有电源短路发生。并且电源检测器防止在电源通电/断电期间的电源短路。在实施例中，使用滤波器来滤除电源开关控制信号中的信号毛刺。
在某些实施例中，在图8A、图8B以及图8C的电路中实现图4的电源开关控制序列。图9示出了说明图8A至图8C的电路的操作的信号时序图。如上所述，图4的方法用于无悬空电源域的场景中，其中VDD_ext与VDDM_ext相同、或者两个电源充分相同，使得当从一个电源转换到另一个电源时，在两个电源之间存在短路是可以接受的。图4和图3的方法之间的一个区别在于，在导通辅助接头之后，导通选定的主接头开关(图4的步骤508)，然后在来自于自定时电路的反馈(图4的步骤510)之后，取消选择的主接头开关截止(图4的步骤514)，然而在图3的方法中，取消选择的主接头开关首先截止(图3的步骤408)，然后在来自于自定时电路的反馈(图3的步骤410)之后，导通选定的主接头开关(图3的步骤414)。
图8A示出了电源开关控制电路600。虚线左侧的器件位于内部VDD域中，并且用于由信号PSwitch和信号PWR_RDYB产生信号PS。在实施例中，由上面结合图6B描述的电源检测器200提供信号PWR_RDY及其反相PWR_RDYB，电源检测器200检测VDD_ext何时超过参考电压(例如，如上面结合图5所述的2*Vt)。在图8A中，虚线框62B示出了对应于图2的框图的转换检测器62的实施例的组件。转换检测器62B以上面结合转换检测器62A讨论的方式进行操作。虚线框64B示出了对应于图2的框图的控制器64的实施例的组件。在实施例中，图6B的可选电源检测器可以是控制器64的部分。虚线框68B示出了对应于图2的框图的电源开关66的主接头68的实施例的组件。图8A的其余组件与图6B的可选电源检测器一起或者除了图6B的可选电源检测器之外可以被认为是图2的框图的控制器64的实施例。
在许多方面，电源开关控制电路600与上述的电源开关控制电路100相同，并且相同的参考标号用于指代相同的组件。例如，在图8A中VDDM_ext接头开关被标记为508a至508n，然而这些VDDM_ext接头开关在图6A中被标记为108a至108n。类似地，在图8A中VDD_ext接头开关被标记为512a至512n，然而这些VDD_ext接头开关在图6A中被标记为112a至112n。以下将仅参照图6A和图8A的操作之间的相关差异来描述图8A，即参照图3和图4的方法之间的差异。
图8A的电源开关控制电路600和图6A的电源开关控制电路100之间的一个显著区别在于：图8A的电路600使用NAND门570代替NOR门148并且使用NAND门572代替NOR门154。NAND门570具有PSD的反相版本和PTD的反相版本(即PTDB)作为输入。NAND 572具有输入PSD和PTDB。这种改变确保了在取消选择的接头开关截止之前选定的接头开关(其全部或一些部分)导通。而且，NAND 570和NAND 572的输出分别向反相器574和576提供信号ON_GMI和ON_GDI，其分别向VDDM_ext接头开关524和VDD_ext接头开关526提供控制信号GDMI和GDDI。在所示实施例中，接头开关524、526是包括在宏的主控制区域(图1A中的CNT)中的辅助接头开关。关于信号PTDB的产生，与锁存器136一样，锁存器536的NOR门中的第一个NOR门的输入耦合到XNOR 540的输出。与锁存器136不同，锁存器536NOR门中的第二个NOR门具有标记为OVERLAP的信号和信号PWR_RDYB作为输入。上面结合图6B描述了信号PWR_RDYB。使用图8B的电路72B产生信号OVERLAP。电路72B包括耦合到反相器604的NAND门602。NAND门具有输入ON_GMI和ON_GDI。该实施例在触发信号OVERLAP之前使用约4个门延迟的延迟(例如，通过NAND 602、反相器604、锁存器536和反相器580)，该延迟对于导通约一半选定的接头开关应该是足够的。在某些实施例中，可以使用图8C的电路72C来产生信号OVERLAP，这代表了图5的方法的时序的最保守方法。电路72C包括NAND门702和反相器704。在该实施例中，使用信号ON_GM和ON_GD来关于选定的接头开关中的最后一个导通的时间信号OVERLAP。图8B和图8C的电路72B、72C分别示出了图2的框图中的反馈控制器72的实施例。
下面结合图9的时序图来描述图8A的电路的操作。如从图9的时序图可以看出，信号PS最初为高(逻辑1)，这意味着当前选择了接头VDDM_ext并且未选择VDD_ext。在时间t1处，PS转换为低，这表示取消选择VDDM_ext并且选择VDD_ext。该转换被检测到并且导致转换检测信号PTDB在时间t2处变低。该转换导致信号ON_GD在时间t3处变高，这导致GDD变低。在GDD为低时，选定的VDD_ext接头开关512开始导通，从接头开关512a开始并且以接头开关512n结束。信号ON_GM保持为高，这意味着信号GDM为低并且取消选择的VDDM_ext接头开关508保持导通。VDDM_ext接头开关508和VDD_ext接头开关512在时间t3至时间t6(当ON_GM变低时)的时间段内是导通的。然而，在这种场景下，这些电源之间不存在短路问题，因为VDD_ext和VDDM_ext相同或基本相同。在延迟一段时间之后的时间t4处，信号OVERLAP变高。该时间足以确保在外部电源切换期间没有电源悬空。也就是说，该时间足以允许足够数量的选定的电源接头开关导通，以确保如上所述的内部电源导轨上的操作电源。这会触发PTDB在时间t5处跳变为高。在PTDB为高时，信号ON_GM在时间t6处变低，这使取消选择的VDDM_ext接头开关508截止。当ON_GM(假设图8C的实施例)或ON_GMI(假设图8B的实施例)变低时，信号OVERLAP在时间t7处变低。
仍然参照图9，在延迟一段时间之后的时间t8处，开关控制信号PS变高，这意味着VDDM_ext被选择并且VDD_ext被取消选择。该转换被检测到并且导致转换检测信号PTDB在时间t9处变低。此转换导致信号ON_GM在时间t10处变高，这导致GDM变低。在GDM为低的情况下，选定的VDDM_ext接头开关508开始导通，从接头开关508a开始并以接头开关508n结束。信号ON_GD保持为高，这意味着信号GDD为低并且取消选择的VDD_ext接头开关512保持导通。当ON_GD变高时，VDDM_ext接头开关508和VDD_ext接头开关512在从时间t10到时间t13的时间段内均是导通的。同样地，在这种场景下，这些电源之间不存在短路问题。在延迟一段时间之后的时间t11处，信号OVERLAP变高。这触发了PTDB在时间t12处转换为高。在PTDB为高时，信号ON_GD在时间t13处变低，这使取消选择的VDD_ext接头开关512截止。当ON_GD(假设图8C的实施例)或ON_GDI(假设图8B的实施例)变低时，信号OVERLAP在时间t14处变低。
图10示出了图2的框图的可选滤波器60的实施例60A。该滤波器60A可以用于实施如上所述的图3的过滤操作402或图4的过滤操作502，以便在这些图中将信号“PSwitch”过滤成信号“有效PS”。参照图6A和图8A的电路，滤波器60A可以连接到输入(即，连接到图6A中的反相器102或图8A的电平移位器506的输入)，使得基于信号PSwitch输入有效信号PS(而不是在这些实施例中的信号PSwitch)。滤波器60A包括低通滤波器802，特别是RC低通滤波器。本质上，滤波器包括关于信号的上升沿和下降沿操作的级联的NMOS晶体管和MOS电容器。如果脉冲宽度足够宽，则有效信号将通过滤波器传输到输出。在实施例中，低通滤波器具有通过反相器804耦合到输入信号PSwitch的上部802a以及通过反相器806和808耦合到输入信号PSwitch的下部802b。上部802a的输出以及反相器804的输出(即，反相的信号PSwitch)耦合到NAND门810作为输入。NAND门810的输出控制PMOS开关814。下部802b的输出通过反相器836以及反相器806的输出(即，反相的信号PSwitch)耦合到的NOR门812作为输入。NOR门812的输出控制NMOS开关816。晶体管开关814、816的漏极端通过锁存器818耦合到提供有效信号PS的输出节点。
低通滤波器802的上部802a包括第一晶体管堆叠件820和第二晶体管堆叠件824，其中，第一晶体管堆叠件820的栅极耦合到反相器804的输出，并且第二晶体管堆叠件824的栅极耦合到第一堆叠件820的输出。应当理解，堆叠件820和824配置为反相器结构，其中，由晶体管的尺寸以及堆叠件中的PMOS与NMOS晶体管的比率来控制触发点。在所示实施例中，NMOS晶体管M0、M1、M2和M3的长度大于堆叠件中的其他晶体管的长度。晶体管M10和M11被配置为耦合到所示节点的MOS电容器。低通滤波器的下部802b以与上部802a类似的方式进行配置，并且包括晶体管堆叠件828和832以及MOS电容器830和834。晶体管M4、M5、M6和M7的长度大于堆叠件中的其他晶体管的长度。
本文描述了电源开关控制方案的各种实施例，其提供有效的控制以确保用于不同应用中的电源开关的质量和可靠性。在某些实施例中，转换检测器防止在电源导轨改变期间发生电源短路。在某些实施例中，允许重叠时段的电源短路以确保在电源切换期间提供足够的电源用于进行操作(例如，存储器存取操作)。在实施例中，使用辅助接头来支持用于非重叠场景的电源切换期间的潜在泄漏。在实施例中，辅助接头在用于无悬空场景的电源切换期间为主控制器提供电源。在某些实施例中，使用电源检测器来防止在器件的通电/断电期间电源之间的短路。在某些实施例中，使用滤波器来滤除开关控制信号中的不期望的毛刺，以使得能够识别有效的开关控制信号转换。
在一个实施例中，电子器件包括内部电源导轨；多个第一主接头开关，用于将内部电源导轨耦合到第一电源，第一主接头开关被定位为响应于开关控制信号而被顺序地触发；多个第二主接头开关，用于将内部电源导轨耦合到第二电源，第二主接头开关被定位为响应于开关控制信号而被顺序地触发；辅助电路，包括用于将内部电源导轨耦合到第一电源的第一辅助接头开关和用于将内部电源导轨耦合到第二电源的第二辅助接头开关；反馈电路，所述反馈电路跟踪第一和第二主接头开关的状态；以及控制电路，所述控制电路响应于开关控制信号和反馈电路的输出来控制第一主接头开关、第二主接头开关以及第一和第二辅助接头开关。在电子器件的一个实施例中，控制电路被配置为在检测到开关控制信号中的转换时使对应于取消选择的电源的第一和第二辅助接头开关中的一个导通。在一个实施例中，第一和第二电源具有不同的值，并且在检测到开关控制信号中的转换时，控制电路被配置为延迟导通对应于选定的电源的主接头开关，直到所有对应于取消选择的电源的主接头开关均截止。在一个实施例中，反馈电路被配置为指示所有对应于取消选择的电源的主接头开关何时截止，并且控制电路还被配置为响应于反馈电路使辅助接头开关中的一个截止。在一个实施例中，第一和第二电源具有基本上相同的值，并且在检测到开关控制信号中的转换时，控制电路被配置为延迟使对应于取消选择的电源的主接头开关截止，直到选定数量的对应于选定的电源的主接头开关均导通。在一个实施例中，反馈电路被配置为指示对应于选定的电源的主接头开关中的最后一个何时导通。在一个实施例中，反馈电路被配置为指示对应于选定的电源的主接头开关中的第一个与最后一个之间的中间开关何时导通。在一个实施例中，控制电路还被配置为响应于反馈电路而使辅助接头开关中的一个截止并且使对应于取消选择的电源的主接头开关截止。在一个实施例中，电子器件还包括耦合到内部电源导轨的存储器阵列，其中，选择延迟截止对应于取消选择的电源的主接头开关，使得在内部电源导轨上存在足够的电源以允许在电源切换期间对存储器阵列进行存取操作。在一个实施例中，电子器件还包括耦合到内部电源导轨的存储器阵列。在一个实施例中，控制电路耦合到不同于内部电源导轨的第二电源导轨，第二电源导轨连接到第一和第二电源中的较大者。在一个实施例中，电子器件还包括电平移位器，电平移位器将开关控制信号从内部电源域移位到控制电路的电源域。在一个实施例中，电子器件还包括滤波器，用于对开关控制信号进行滤波以滤除开关控制信号的毛刺，从而防止不期望的电源切换。在一个实施例中，电子器件还包括电源检测器，用于检测第一电源何时高于参考电压，其中，控制电路被配置为当第一电源低于参考电压时，截止第一主接头开关并且导通第二主接头开关，并且其中，控制电路被配置为当第一电源高于参考电压时，根据开关控制信号来控制第一和第二主接头开关。在一个实施例中，控制电路控制第一和第二主接头开关以在第一电源和第二电源之间的切换期间防止第一和第二电源之间通过内部电源导轨的短路。
在实施例中，所述反馈电路被配置为指示对应于所述取消选择的电源的所有主接头开关何时截止，并且所述控制电路还被配置为响应于所述反馈电路使所述辅助接头开关中的一个截止。
在实施例中，其中，所述第一电源和所述第二电源具有基本上相同的值，并且其中，在检测到所述开关控制信号中的转换时，所述控制电路被配置为延迟截止对应于所述取消选择的电源的所述主接头开关，直到对应于选定的电源的选定数量的主接头开关导通。
在实施例中，所述反馈电路被配置为指示对应于所述选定的电源的所述主接头开关中的最后一个何时导通。
在实施例中，所述反馈电路被配置为指示对应于所述选定的电源的所述主接头开关的中间开关何时导通，其中，所述中间开关位于所述主接头开关中的第一个与最后一个之间。
在实施例中，其中，所述控制电路还被配置为响应于所述反馈电路而使所述辅助接头开关中的一个截止并且使对应于取消选择的电源的所述主接头开关截止。
在实施例中，电子器件还包括耦合到所述内部电源导轨的存储器阵列，其中，选择延迟截止对应于所述取消选择的电源的所述主接头开关，使得在所述内部电源导轨上存在足够的电源以允许在电源切换期间对所述存储器阵列的存取操作。
在实施例中，所述控制电路耦合到不同于所述内部电源导轨的第二电源导轨，所述第二电源导轨连接到所述第一电源和所述第二电源中的较大者。
在实施例中，电子器件还包括电平移位器，所述电平移位器将所述开关控制信号从内部电源域移位到所述控制电路的电源域。
在实施例中，电子器件还包括滤波器，用于对所述开关控制信号进行滤波以滤除所述开关控制信号的毛刺，从而防止不期望的电源切换。
在实施例中，电子器件还包括电源检测器，用于检测所述第一电源何时高于参考电压，其中，当所述第一电源低于所述参考电压时，所述控制电路被配置为所述第一主接头开关截止并且所述第二主接头开关导通，并且其中，当所述第一电源高于所述参考电压时，所述控制电路被配置为根据所述开关控制信号来控制所述第一主接头开关和所述第二主接头开关。
在实施例中，所述控制电路控制所述第一主接头开关和所述第二主接头开关以在所述第一电源和所述第二电源之间的切换期间，防止所述第一电源和所述第二电源之间通过所述内部电源导轨短路。
在一个实施例中，一种用于电子器件的电源转换方法包括以下步骤：接收开关控制信号，该开关控制信号指示从第一和第二电源中选择电源连接到内部电源导轨；在检测到开关控制信号中的转换时，导通对应于取消选择的电源的辅助接头开关；以及在导通辅助接头开关之后，响应于开关控制信号和对于第一和第二主接头开关的状态的反馈来控制第一主接头开关和第二主接头开关。在一个实施例中，第一和第二电源具有不同的值，并且控制步骤包括在检测到开关控制信号中的转换时，(i)对应于取消选择的电源的主接头开关截止，以及(ii)在对应于取消选择的电源的所有主接头开关截止之后，对应于选定的电源的主接头开关导通。在一个实施例中，第一和第二电源具有基本上相同的值，并且控制步骤包括在检测到开关控制信号中的转换时，(i)对应于选定的电源的主接头开关导通，以及(ii)延迟截止对应于取消选择的电源的主接头开关，直到对应于选定的电源的选定数量的主接头开关导通。在一个实施例中，延迟是(i)直到对应于选定的电源的主接头开关中的最后一个导通或者(ii)直到对应于选定的电源的主接头开关中的第一个与最后一个之间的中间开关导通。
在实施例中，所述第一电源和所述第二电源具有不同的值，其中，所述控制步骤包括在检测到所述开关控制信号中的转换时，(i)对应于所述取消选择的电源的所述主接头开关截止，以及(ii)在对应于所述取消选择的电源的所有的主接头开关截止之后，对应于选定的电源的所述主接头开关导通。
在实施例中，所述第一电源和所述第二电源具有基本上相同的值，并且其中，所述控制步骤包括在检测到所述开关控制信号中的转换时，(i)对应于选定的电源的所述主接头开关导通，以及(ii)延迟截止对应于所述取消选择的电源的所述主接头开关，直到对应于所述选定的电源的选定数量的主接头开关导通。
在实施例中，所述延迟是(i)直到对应于所述选定的电源的所述主接头开关中的最后一个导通或者(ii)直到对应于所述选定的电源的所述主接头开关中的第一个与最后一个之间的中间开关导通。
在存储器件的一个实施例中，存储器件包括耦合到内部电源导轨的存储器阵列；主电源开关，该主电源开关包括(i)用于将内部电源导轨耦合到第一电源的多个第一主接头开关，第一主接头开关沿着存储器阵列进行定位以响应于开关控制信号而被顺序地触发，以及(ii)用于将内部电源导轨耦合到第二电源的多个第二主接头开关，第二主接头开关沿着存储器阵列进行定位以响应于开关控制信号而被顺序地触发；辅助电路，包括用于将内部电源导轨耦合到第一电源的第一辅助接头开关以及用于将内部电源导轨耦合到第二电源的第二辅助接头开关；反馈电路，所述反馈电路跟踪第一和第二主接头开关的状态；电源检测器，用于检测第一电源何时高于参考电压；以及控制电路，控制电路控制第一主接头开关、第二主接头开关以及第一和第二辅助接头开关，控制电路被配置为当第一电源低于参考电压时，截止第一主接头开关并且导通第二主接头开关，并且被配置为当第一电源高于参考电压时，根据开关控制信号和反馈电路的输出来控制第一和第二主接头开关以及辅助开关。在一个实施例中，控制电路耦合到不同于内部电源导轨的第二电源导轨，第二电源导轨连接到第一和第二电源中的较大者；并且存储器件还包括电平移位器，电平移位器将开关控制信号从内部电源域移位到控制电路的电源域。在一个实施例中，控制电路控制第一和第二主接头开关，以在第一电源和第二电源之间的切换期间防止第一和第二电源之间通过内部电源导轨短路。在一个实施例中，第一和第二电源基本相同，并且控制电路控制第一和第二主接头开关，使得在内部电源导轨上存在足够的电源，以允许在第一和第二电源之间的切换期间对存储器阵列进行存取操作。
在实施例中，其中，所述控制电路耦合到不同于所述内部电源导轨的第二电源导轨，所述第二电源导轨连接到所述第一电源和所述第二电源中的较大者；并且其中，所述存储器件还包括电平移位器，所述电平移位器将所述开关控制信号从内部电源域移位到所述控制电路的电源域。
在实施例中，所述控制电路控制所述第一主接头开关和所述第二主接头开关，以在所述第一电源和所述第二电源之间的切换期间防止所述第一电源和所述第二电源之间通过所述内部电源导轨短路。
在实施例中，所述第一电源和所述第二电源基本相同，并且所述控制电路控制所述第一主接头开关和所述第二主接头开关，使得在所述内部电源导轨上存在足够的电源，以允许在所述第一电源和所述第二电源之间的切换期间对所述存储器阵列进行存取操作。
以上论述了若干实施例的特征，使得本领域的那些技术人员可以更好地理解本发明的各个方面。本领域的那些技术人员应该理解，他们可以很容易地使用本发明作为基础来设计或更改其他用于达到与本文所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域的那些技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，他们可以在本文中进行多种变化、替换以及改变。

Claims (10)

1.一种电子器件，包括：
内部电源导轨；
多个第一主接头开关，用于将所述内部电源导轨耦合到第一电源，所述第一主接头开关被定位为响应于开关控制信号而被顺序地触发；
多个第二主接头开关，用于将所述内部电源导轨耦合到第二电源，所述第二主接头开关被定位为响应于所述开关控制信号而被顺序地触发；
辅助电路，包括用于将所述内部电源导轨耦合到所述第一电源的第一辅助接头开关和用于将所述内部电源导轨耦合到所述第二电源的第二辅助接头开关；
反馈电路，所述反馈电路跟踪所述第一主接头开关和所述第二主接头开关的状态；以及
控制电路，所述控制电路响应于所述开关控制信号和所述反馈电路的输出来控制所述第一主接头开关、所述第二主接头开关以及所述第一辅助接头开关和所述第二辅助接头开关。
2.根据权利要求1所述的电子器件，其中，所述控制电路被配置为在检测到所述开关控制信号中的转换时，使对应于取消选择的电源的所述第一辅助接头开关和所述第二辅助接头开关中的一个导通。
3.根据权利要求2所述的电子器件，
其中，所述第一电源和所述第二电源具有不同的值，
其中，在检测到所述开关控制信号中的转换时，所述控制电路被配置为延迟导通对应于选定的电源的所述主接头开关，直到对应于所述取消选择的电源的所有的主接头开关截止。
4.根据权利要求3所述的电子器件，其中，所述反馈电路被配置为指示对应于所述取消选择的电源的所有主接头开关何时截止，并且所述控制电路还被配置为响应于所述反馈电路使所述辅助接头开关中的一个截止。
5.根据权利要求2所述的电子器件，
其中，所述第一电源和所述第二电源具有相同的值，并且
其中，在检测到所述开关控制信号中的转换时，所述控制电路被配置为延迟截止对应于所述取消选择的电源的所述主接头开关，直到对应于选定的电源的选定数量的主接头开关导通。
6.根据权利要求5所述的电子器件，其中，所述反馈电路被配置为指示对应于所述选定的电源的所述主接头开关中的最后一个何时导通。
7.根据权利要求5所述的电子器件，其中，所述反馈电路被配置为指示对应于所述选定的电源的所述主接头开关的中间开关何时导通，其中，所述中间开关位于所述主接头开关中的第一个与最后一个之间。
8.根据权利要求5所述的电子器件，
其中，所述控制电路还被配置为响应于所述反馈电路而使所述辅助接头开关中的一个截止并且使对应于取消选择的电源的所述主接头开关截止。
9.一种用于电子器件的电源转换方法，包括以下步骤：
接收电源开关控制信号，所述电源开关控制信号指示从第一电源和第二电源中选择电源连接到内部电源导轨；
在检测到所述开关控制信号中的转换时，对应于取消选择的电源的辅助接头开关导通；以及
在所述辅助接头开关导通之后，响应于所述开关控制信号和关于所述第一主接头开关和所述第二主接头开关的状态的反馈来控制第一主接头开关和第二主接头开关。
10.一种存储器件，包括：
存储器阵列，耦合到内部电源导轨；
主电源开关，包括：
多个第一主接头开关，用于将所述内部电源导轨耦合到第一电源，所述第一主接头开关沿着所述存储器阵列定位以响应于开关控制信号而被顺序地触发；和
多个第二主接头开关，用于将所述内部电源导轨耦合到第二电源，所述第二主接头开关沿着所述存储器阵列进行定位以响应于所述开关控制信号而被顺序地触发；
辅助电路，包括用于将所述内部电源导轨耦合到所述第一电源的第一辅助接头开关和用于将所述内部电源导轨耦合到所述第二电源的第二辅助接头开关；
反馈电路，跟踪所述第一主接头开关和所述第二主接头开关的状态；
电源检测器，用于检测所述第一电源何时高于参考电压；以及
控制电路，控制所述第一主接头开关、所述第二主接头开关以及所述第一辅助接头开关和所述第二辅助接头开关，当所述第一电源低于所述参考电压时，所述控制电路被配置为使所述第一主接头开关截止并且使所述第二主接头开关导通，并且当所述第一电源高于所述参考电压时，所述控制电路被配置为根据所述开关控制信号和所述反馈电路的输出来控制所述第一主接头开关和所述第二主接头开关以及所述第一辅助接头开关和所述第二辅助接头开关。
CN201810584360.9A 2017-06-29 2018-06-08 电子器件、其电源转换方法及存储器件 Active CN109215695B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762526777P 2017-06-29 2017-06-29
US62/526,777 2017-06-29
US15/902,118 2018-02-22
US15/902,118 US10304500B2 (en) 2017-06-29 2018-02-22 Power switch control for dual power supply

Publications (2)

Publication Number Publication Date
CN109215695A true CN109215695A (zh) 2019-01-15
CN109215695B CN109215695B (zh) 2020-11-06

Family

ID=64738288

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810584360.9A Active CN109215695B (zh) 2017-06-29 2018-06-08 电子器件、其电源转换方法及存储器件

Country Status (4)

Country Link
US (3) US10304500B2 (zh)
KR (1) KR102089678B1 (zh)
CN (1) CN109215695B (zh)
TW (1) TWI669717B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113763898A (zh) * 2021-08-31 2021-12-07 惠科股份有限公司 控制电路及其驱动方法、显示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10304500B2 (en) * 2017-06-29 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Power switch control for dual power supply
DE102020130144A1 (de) 2019-12-30 2021-07-01 Taiwan Semiconductor Manufacturing Co., Ltd. Headerlayoutdesign, umfassend eine rückseitenstromschiene
US11398257B2 (en) * 2019-12-30 2022-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Header layout design including backside power rail

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101512361A (zh) * 2006-09-06 2009-08-19 Nxp股份有限公司 可测试集成电路和ic测试方法
US8098242B2 (en) * 2007-11-02 2012-01-17 Fujitsu Technology Solutions Intellectual Property Gmbh Arrangement comprising a first electronic device and a power supply unit and method for operating an electronic device
CN102591439A (zh) * 2010-10-15 2012-07-18 飞兆半导体公司 具有过压保护的功率管理
US8305795B2 (en) * 2009-04-27 2012-11-06 Panasonic Corporation Nonvolatile variable resistance memory element writing method, and nonvolatile variable resistance memory device
US8441292B1 (en) * 2010-06-11 2013-05-14 Lattice Semiconductor Corporation Delaying data signals
US20130135955A1 (en) * 2011-11-29 2013-05-30 Edward M. McCombs Memory device including a retention voltage resistor
CN103177147A (zh) * 2011-12-20 2013-06-26 台湾积体电路制造股份有限公司 用于电迁移容忍电源分配的自动置放和布线方法
CN104170257A (zh) * 2012-03-30 2014-11-26 德克萨斯仪器股份有限公司 基于源极跟随器的电压模式发送器
US9218856B2 (en) * 2009-09-09 2015-12-22 Marvell World Trade Ltd. Circuits, architectures, apparatuses, systems, algorithms, and methods for memory with multiple power supplies and/or multiple low power modes
US9269407B1 (en) * 2015-02-05 2016-02-23 Globalfoundries Inc. System and method for managing circuit performance and power consumption by selectively adjusting supply voltage over time

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW364629U (en) * 1995-10-16 1999-07-11 Amaquest Comp Corp Switch controller of computer power supply output
JP2005510899A (ja) * 2001-08-09 2005-04-21 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 電子装置及びパワーアップ方法
JP2003209616A (ja) * 2002-01-15 2003-07-25 Fujitsu Ltd 半導体装置および携帯端末装置
US7683697B2 (en) * 2008-05-30 2010-03-23 Freescale Semiconductor, Inc. Circuitry and method for buffering a power mode control signal
US8427243B2 (en) * 2011-02-17 2013-04-23 Mediatek Inc. Signal generating circuit and signal generating method
JP6169892B2 (ja) * 2013-05-21 2017-07-26 ルネサスエレクトロニクス株式会社 半導体集積回路およびその動作方法
KR102252643B1 (ko) 2014-10-20 2021-05-17 삼성전자주식회사 시스템 온 칩의 전원 경로 제어기
TWI565212B (zh) * 2015-07-09 2017-01-01 力林科技股份有限公司 以反馳式架構為基礎的電源轉換裝置
CN105244994A (zh) * 2015-10-12 2016-01-13 北京广大泰祥自动化技术有限公司 电力开关及其内部控制器件备用控制电源系统
US9735679B2 (en) * 2015-12-03 2017-08-15 Nuvoton Technology Corporation Method and apparatus for a delay locked power supply regulator
US9852790B1 (en) * 2016-10-26 2017-12-26 International Business Machines Corporation Circuit methodology for highly linear and symmetric resistive processing unit
US10304500B2 (en) * 2017-06-29 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Power switch control for dual power supply

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101512361A (zh) * 2006-09-06 2009-08-19 Nxp股份有限公司 可测试集成电路和ic测试方法
US8098242B2 (en) * 2007-11-02 2012-01-17 Fujitsu Technology Solutions Intellectual Property Gmbh Arrangement comprising a first electronic device and a power supply unit and method for operating an electronic device
US8305795B2 (en) * 2009-04-27 2012-11-06 Panasonic Corporation Nonvolatile variable resistance memory element writing method, and nonvolatile variable resistance memory device
US9218856B2 (en) * 2009-09-09 2015-12-22 Marvell World Trade Ltd. Circuits, architectures, apparatuses, systems, algorithms, and methods for memory with multiple power supplies and/or multiple low power modes
US8441292B1 (en) * 2010-06-11 2013-05-14 Lattice Semiconductor Corporation Delaying data signals
CN102591439A (zh) * 2010-10-15 2012-07-18 飞兆半导体公司 具有过压保护的功率管理
US20130135955A1 (en) * 2011-11-29 2013-05-30 Edward M. McCombs Memory device including a retention voltage resistor
CN103177147A (zh) * 2011-12-20 2013-06-26 台湾积体电路制造股份有限公司 用于电迁移容忍电源分配的自动置放和布线方法
CN104170257A (zh) * 2012-03-30 2014-11-26 德克萨斯仪器股份有限公司 基于源极跟随器的电压模式发送器
US9269407B1 (en) * 2015-02-05 2016-02-23 Globalfoundries Inc. System and method for managing circuit performance and power consumption by selectively adjusting supply voltage over time

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113763898A (zh) * 2021-08-31 2021-12-07 惠科股份有限公司 控制电路及其驱动方法、显示装置

Also Published As

Publication number Publication date
KR102089678B1 (ko) 2020-03-17
US20200020363A1 (en) 2020-01-16
US20190005990A1 (en) 2019-01-03
CN109215695B (zh) 2020-11-06
TWI669717B (zh) 2019-08-21
US10510380B2 (en) 2019-12-17
US20190252008A1 (en) 2019-08-15
US10685686B2 (en) 2020-06-16
US10304500B2 (en) 2019-05-28
KR20190002288A (ko) 2019-01-08
TW201905908A (zh) 2019-02-01

Similar Documents

Publication Publication Date Title
CN109215695A (zh) 电子器件、其电源转换方法及存储器件
CN100508153C (zh) 半导体集成电路装置的测试方法
US8638010B2 (en) Systems, devices, and methods for providing backup power to a load
US9928901B2 (en) SRAM with first and second precharge circuits
US20150262655A1 (en) Negative bitline boost scheme for sram write-assist
US9300285B2 (en) Gate driver circuit
US20080111616A1 (en) Compensation for leakage current variation by the utilization of an automatic self-adaptive keeper
US8331188B2 (en) Semiconductor storage device and electric apparatus
CN105374391A (zh) 用于存储数据的集成电路
EP2041751A2 (en) Method and apparatus to prevent high voltage supply degradation for high-voltage latches of a non-volatile memory
KR20110108769A (ko) 퓨즈 회로 및 이를 이용한 리페어 제어 회로
CN110165743B (zh) 自动负载检测电路及自动负载检测方法
KR20160115668A (ko) 메모리 소자
CN211266563U (zh) 一种双路供电互相切换的时序控制装置
JPWO2012153517A1 (ja) 半導体集積回路
US8837102B2 (en) Snubber circuit
US10937489B2 (en) Pre-charge circuit of SRAM controller and pre charging method thereof
EP2842128B1 (en) Voltage-mode driver
CN216252259U (zh) 一种具有多层次冗余电源的自动切换电路
CN103730147A (zh) 动态驱动器电路及其操作方法
US11694756B2 (en) Power circuit, electronic fuse circuit, and method for providing power to electronic fuse circuit
JP3654878B2 (ja) 出力回路
CN100581021C (zh) 静电保护电路装置
KR101524701B1 (ko) 전하 충전회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant