CN109192656A - 低粗糙度掺磷多晶硅薄膜及其制备方法 - Google Patents

低粗糙度掺磷多晶硅薄膜及其制备方法 Download PDF

Info

Publication number
CN109192656A
CN109192656A CN201811051874.4A CN201811051874A CN109192656A CN 109192656 A CN109192656 A CN 109192656A CN 201811051874 A CN201811051874 A CN 201811051874A CN 109192656 A CN109192656 A CN 109192656A
Authority
CN
China
Prior art keywords
preparation
polysilicon film
doped polysilicon
low roughness
phosphorous doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811051874.4A
Other languages
English (en)
Inventor
许涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Industrial Park Nano Industrial Technology Research Institute Co Ltd Microna Manufacturing Branch
Original Assignee
Suzhou Industrial Park Nano Industrial Technology Research Institute Co Ltd Microna Manufacturing Branch
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Industrial Park Nano Industrial Technology Research Institute Co Ltd Microna Manufacturing Branch filed Critical Suzhou Industrial Park Nano Industrial Technology Research Institute Co Ltd Microna Manufacturing Branch
Priority to CN201811051874.4A priority Critical patent/CN109192656A/zh
Publication of CN109192656A publication Critical patent/CN109192656A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及一种低粗糙度掺磷多晶硅薄膜及其制备方法，该制备方法包括以下步骤：S1、提供衬底和反应炉；S2、将所述衬底至于所述反应炉中，在沉积温度为550‑650℃，工艺炉压为150‑450mt的条件下采用LPCVD工艺生长P掺杂多晶硅薄膜，其中，反应剂气体包括SiH4和PH3；S3、对S2中得到的结构作退火处理，得到所述低粗糙度掺磷多晶硅薄膜。该低粗糙度掺磷多晶硅薄膜的制备方法采用LPCVD，通过调整反应炉的沉积温度、工艺炉压和反应剂气体的气体流量配比来减少所制备得到多晶硅薄膜表面的鼓包数量，降低其粗糙度，并满足多晶硅应力要求。

Description

低粗糙度掺磷多晶硅薄膜及其制备方法
技术领域
本发明涉及一种低粗糙度掺磷多晶硅薄膜及其制备方法，属于MEMS器件领域。
背景技术
在MEMS领域，对原位掺杂多晶硅应力(stress)的要求比较苛刻，本发明通过调整各项生长条件，得出既能满足多晶硅应力要求，又能使表面鼓包情况调整至最低，改善了表面粗糙度。现有技术对原位掺杂生长P掺杂多晶硅过程中，往往鼓包现象，使制备得到的多晶硅薄膜具有较高的粗糙度，对MEMS器件性能具有较大影响。
基于上述情况，本发明提供一种解决MEMS行业厚膜原位掺P多晶硅生长过程中所产生的鼓包现象。
发明内容
本发明的目的在于提供一种低粗糙度掺磷多晶硅薄膜及其制备方法，能降低多晶硅薄膜表面生长过程中所产生的鼓包，控制多晶硅薄膜表面的粗糙度，并满足多晶硅应力要求。
为达到上述目的，本发明提供如下技术方案：一种低粗糙度掺磷多晶硅薄膜的制备方法，包括以下步骤：
S1、提供衬底和反应炉；
S2、将所述衬底至于所述反应炉中，在沉积温度为550-650℃，工艺炉压为150-450mt的条件下采用LPCVD工艺生长P掺杂多晶硅薄膜，其中，反应剂气体包括SiH4和PH3；
S3、对S2中得到的结构作退火处理，得到所述低粗糙度掺磷多晶硅薄膜。
进一步地，所述反应剂气体的气体流量配比为PH3:SiH4＝1:200-1:40。
进一步地，所述沉积温度为590-620℃。
进一步地，所述工艺炉压为170-350mt。
进一步地，所述衬底为二氧化硅衬底。
进一步地，在步骤S2中，还包括多晶硅薄膜表面的粗糙度监控步骤：通过半导体制造设备观察所述多晶硅薄膜表面的鼓包数量情况。
进一步地，在步骤S2中，还包括多晶硅薄膜表面的粗糙度调整步骤：当在所述粗糙度监控步骤中发现所述鼓包数量增多时，调整所述沉积温度、工艺炉压和反应剂气体的配比。
进一步地，所述半导体制造设备为SEMVsion设备。
本发明还提供了一种根据上述的制备方法所制得的低粗糙度掺磷多晶硅薄膜。
与现有技术相比，本发明的有益效果在于：本发明的低粗糙度掺磷多晶硅薄膜的制备方法采用LPCVD，通过调整反应炉的沉积温度、工艺炉压和反应剂气体的气体流量配比来减少所制备得到多晶硅薄膜表面的鼓包数量，降低其粗糙度，并满足多晶硅应力要求。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1为本发明所示的低粗糙度掺磷多晶硅薄膜的制备方法的流程步骤图；
图2为本发明实施例一中不同气体流量配比下的多晶硅薄膜的电镜照片；
图3为本发明实施例一中不同沉积温度下的多晶硅薄膜的电镜照片；
图4为本发明实施例一种不同工艺炉压下的多晶硅薄膜的电镜照片。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
掺磷多晶硅的淀积，由硅烷，磷烷的热分解来完成，其过程如下：
SiH4和PH3两种气体的吸附属于竞争吸附类型。
请参见图1，本发明所示的一种低粗糙度掺磷多晶硅薄膜的制备方法，包括以下步骤：
S1、提供衬底和反应炉；
S2、将所述衬底至于所述反应炉中，在沉积温度为550-650℃，工艺炉压为150-450mt，的条件下采用低压化学气相(lowpressure chemical vapor deposition，LPCVD)工艺生长P掺杂多晶硅薄膜，其中，反应剂气体包括SiH4和PH3；
S3、对S2中得到的结构作退火处理，得到所述低粗糙度掺磷多晶硅薄膜。
其中，所述反应剂气体的气体流量配比为PH3:SiH4＝1:200-1:40，所述沉积温度优选为590-620℃，所述工艺炉压优选为170-350mt，所述衬底为二氧化硅衬底。
在本发明中，步骤S2中，还包括多晶硅薄膜表面的粗糙度监控步骤：通过半导体制造设备观察所述多晶硅薄膜表面的鼓包数量情况。步骤S2中，还包括多晶硅薄膜表面的粗糙度调整步骤：当在所述粗糙度监控步骤中发现所述鼓包数量增多时，调整所述沉积温度、工艺炉压和反应剂气体的配比。
需要说明的是，本发明所采用的半导体制造设备为SEMVsion设备。
下面将结合具体实施例来对本发明进行进一步说明。
以下实施例是采用LPCVD工艺，在二氧化硅表面原位掺杂生长P掺杂的多晶硅薄膜。利用SEMVison设备观察表面晶粒情况，研究了SiH4和PH3流量配比，沉积温度，工艺炉压，对多晶硅薄膜晶粒大小的影响。
实施例一
首先调整反应剂气体PH3和SiH4的气体流量配比，通过SEMVsion设备拍摄气体流量配比为PH3:SiH4分别为1:40、1:60、1:92、1:200时的多晶硅薄膜表面的电镜照片。请参见图2，由图可知，随着PH3比例的减少，鼓包数量有呈下降趋势。然后调整沉积温度，通过SEMVsion设备拍摄沉积温度分别为590℃、595℃、600℃时的多晶硅薄膜表面的电镜照片。请结合图3，由图可知，随着沉积温度的增加，鼓包数量有明显增加趋势。最后调整工艺炉压，通过SEMVsion设备拍摄工艺炉压分别为170mt、200mt、230mt、300mt时的多晶硅薄膜表面的电镜照片。请结合图4，由图可知，随着工艺炉压的增加，鼓包数量呈递减趋势。
由本实施例可知，沉积温度越高，表面越粗糙；磷烷(PH3)比例越大，表面越粗糙；炉压越小表面越粗糙。
对比实施例
本实施例进行了11组实验的对比，测出各条件的膜厚(THK)、颗粒(Pa)、退火(anneal)前后应力(stress)、鼓包密集度、退火后方块电阻(RS)以及沉积速率(Dep rate)，如下表所示：
由上表可知，通过本发明的制备方法来控制SiH4和PH3流量配比，沉积温度和工艺炉压，既能满足多晶硅应力要求，又能使表面鼓包情况调整至最低。
综上所述：本发明的低粗糙度掺磷多晶硅薄膜的制备方法采用LPCVD，通过调整反应炉的沉积温度、工艺炉压和反应剂气体的气体流量配比来减少所制备得到多晶硅薄膜表面的鼓包数量，降低其粗糙度，并满足多晶硅应力要求。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种低粗糙度掺磷多晶硅薄膜的制备方法，其特征在于，包括以下步骤：
S1、提供衬底和反应炉；
S2、将所述衬底至于所述反应炉中，在沉积温度为550-650℃，工艺炉压为150-450mt的条件下采用LPCVD工艺生长P掺杂多晶硅薄膜，其中，反应剂气体包括SiH4和PH3；
S3、对S2中得到的结构作退火处理，得到所述低粗糙度掺磷多晶硅薄膜。
2.如权利要求1所述的低粗糙度掺磷多晶硅薄膜的制备方法，其特征在于，所述反应剂气体的气体流量配比为PH3:SiH4＝1:200-1:40。
3.如权利要求1所述的低粗糙度掺磷多晶硅薄膜的制备方法，其特征在于，所述沉积温度为590-620℃。
4.如权利要求1所述的低粗糙度掺磷多晶硅薄膜的制备方法，其特征在于，所述工艺炉压为170-350mt。
5.如权利要求1所述的低粗糙度掺磷多晶硅薄膜的制备方法，其特征在于，所述衬底为二氧化硅衬底。
6.如权利要求1至5中任一项所述的低粗糙度掺磷多晶硅薄膜的制备方法，其特征在于，在步骤S2中，还包括多晶硅薄膜表面的粗糙度监控步骤：通过半导体制造设备观察所述多晶硅薄膜表面的鼓包数量情况。
7.如权利要求6所述的低粗糙度掺磷多晶硅薄膜的制备方法，其特征在于，在步骤S2中，还包括多晶硅薄膜表面的粗糙度调整步骤：当在所述粗糙度监控步骤中发现所述鼓包数量增多时，调整所述沉积温度、工艺炉压和反应剂气体的气体流量配比。
8.如权利要求6所述的低粗糙度掺磷多晶硅薄膜的制备方法，其特征在于，所述半导体制造设备为SEMVsion设备。
9.根据如权利要求1至8中任一项所述的低粗糙度掺磷多晶硅薄膜的制备方法所制备得到的低粗糙度掺磷多晶硅薄膜。
CN201811051874.4A 2018-09-10 2018-09-10 低粗糙度掺磷多晶硅薄膜及其制备方法 Pending CN109192656A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811051874.4A CN109192656A (zh) 2018-09-10 2018-09-10 低粗糙度掺磷多晶硅薄膜及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811051874.4A CN109192656A (zh) 2018-09-10 2018-09-10 低粗糙度掺磷多晶硅薄膜及其制备方法

Publications (1)

Publication Number Publication Date
CN109192656A true CN109192656A (zh) 2019-01-11

Family

ID=64915894

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811051874.4A Pending CN109192656A (zh) 2018-09-10 2018-09-10 低粗糙度掺磷多晶硅薄膜及其制备方法

Country Status (1)

Country Link
CN (1) CN109192656A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109778141A (zh) * 2019-01-22 2019-05-21 上海华虹宏力半导体制造有限公司 多晶硅薄膜的沉积方法
CN110284117A (zh) * 2019-06-05 2019-09-27 瑞声科技(新加坡)有限公司 多晶硅薄膜的制造方法、多晶硅薄膜以及声学传感器
CN114156012A (zh) * 2021-12-02 2022-03-08 深圳市华星光电半导体显示技术有限公司 Ito薄膜粗糙度调试方法和ito薄膜粗糙度调试系统
CN116613055A (zh) * 2023-07-18 2023-08-18 粤芯半导体技术股份有限公司 掺杂多晶硅薄膜的形成方法及其表面缺陷去除方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110171794A1 (en) * 2010-01-12 2011-07-14 Seo Bong-Seok Transistor formation using capping layer
CN103540909A (zh) * 2012-07-13 2014-01-29 无锡华润上华科技有限公司 一种lpcvd沉积多晶硅的方法
CN105470124A (zh) * 2015-12-09 2016-04-06 苏州工业园区纳米产业技术研究院有限公司 多晶硅薄膜表面粗糙度的调整方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110171794A1 (en) * 2010-01-12 2011-07-14 Seo Bong-Seok Transistor formation using capping layer
CN103540909A (zh) * 2012-07-13 2014-01-29 无锡华润上华科技有限公司 一种lpcvd沉积多晶硅的方法
CN105470124A (zh) * 2015-12-09 2016-04-06 苏州工业园区纳米产业技术研究院有限公司 多晶硅薄膜表面粗糙度的调整方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109778141A (zh) * 2019-01-22 2019-05-21 上海华虹宏力半导体制造有限公司 多晶硅薄膜的沉积方法
CN110284117A (zh) * 2019-06-05 2019-09-27 瑞声科技(新加坡)有限公司 多晶硅薄膜的制造方法、多晶硅薄膜以及声学传感器
CN114156012A (zh) * 2021-12-02 2022-03-08 深圳市华星光电半导体显示技术有限公司 Ito薄膜粗糙度调试方法和ito薄膜粗糙度调试系统
CN114156012B (zh) * 2021-12-02 2023-06-27 深圳市华星光电半导体显示技术有限公司 Ito薄膜粗糙度调试方法和ito薄膜粗糙度调试系统
CN116613055A (zh) * 2023-07-18 2023-08-18 粤芯半导体技术股份有限公司 掺杂多晶硅薄膜的形成方法及其表面缺陷去除方法
CN116613055B (zh) * 2023-07-18 2024-02-02 粤芯半导体技术股份有限公司 掺杂多晶硅薄膜的形成方法及其表面缺陷去除方法

Similar Documents

Publication Publication Date Title
CN109192656A (zh) 低粗糙度掺磷多晶硅薄膜及其制备方法
CN112626494B (zh) 气体注入系统和包括其的反应器系统
TWI751115B (zh) 形成矽鍺錫膜的方法
JP3121131B2 (ja) 低温高圧のシリコン蒸着方法
US5874129A (en) Low temperature, high pressure silicon deposition method
US10907273B2 (en) Growing epitaxial 3C-SiC on single-crystal silicon
US9633840B2 (en) Method of manufacturing silicon carbide semiconductor substrate and method of manufacturing silicon carbide semiconductor device
TW200527518A (en) Deposition system and deposition method
CN103981568A (zh) 形成含碳外延硅层的方法
TWI551716B (zh) 形成鍺薄膜之方法
EP0238315B1 (en) Deposition process
TW202237886A (zh) 半導體製造方法及半導體製造裝置
CN102456551A (zh) 外延生长方法
CN111415864A (zh) 超重掺红磷衬底外延方法
CN116259534A (zh) 碳化硅外延方法
CN100368593C (zh) 一种消除氮化钛膜应力、降低膜电阻的退火方法
WO2021140763A1 (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
US20240222116A1 (en) Method, system and apparatus for forming epitaxial template layer
JPS62214614A (ja) 減圧ｃｖｄ装置
CN108048819A (zh) 一种化学气相沉积工艺
CN107749394A (zh) 一种氮化硅薄膜制备方法
US20200389747A1 (en) Method for manufacturing polycrystalline silicon thin film, polycrystalline silicon thin film, and acoustic sensor
JPH06163426A (ja) 化学気相成長方法
CN111834207B (zh) 一种沉积多晶硅薄膜的方法
JP2012146981A (ja) ゲルマニウム層の直接成長方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190111

WD01 Invention patent application deemed withdrawn after publication