CN109148510A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN109148510A
CN109148510A CN201810178146.3A CN201810178146A CN109148510A CN 109148510 A CN109148510 A CN 109148510A CN 201810178146 A CN201810178146 A CN 201810178146A CN 109148510 A CN109148510 A CN 109148510A
Authority
CN
China
Prior art keywords
wiring
additional
bridge joint
display device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810178146.3A
Other languages
English (en)
Other versions
CN109148510B (zh
Inventor
李元世
印闰京
金光民
文重守
申爱
李知恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Priority to CN202311267783.5A priority Critical patent/CN117119848A/zh
Publication of CN109148510A publication Critical patent/CN109148510A/zh
Application granted granted Critical
Publication of CN109148510B publication Critical patent/CN109148510B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了一种显示装置，所述显示装置包括具有显示区域和位于显示区域外部的外围区域的基底。显示区域的边缘的第一部分具有圆形形状，外围区域包括垫区域。显示装置还包括：第一布线，从垫区域在朝向第一部分的方向上延伸，并具有使第一布线物理间断的第一间断点；以及第一桥接布线，使得第一布线在第一间断点处电连续。

Description

显示装置
本申请要求于2017年6月16日在韩国知识产权局提交的第10-2017-0076813号韩国专利申请的优先权的权益，该韩国专利申请的公开通过引用全部包含于此。
技术领域
本公开涉及一种显示装置，更具体地，涉及一种可在制造工艺期间减少在显示区域的边缘处的像素中的缺陷的产生的显示装置。
背景技术
显示装置具有包括若干像素的显示区域。当位于显示区域中的一些像素有缺陷时，由显示装置产生的图像的质量会劣化。因此，有必要防止在制造工艺期间产生缺陷像素，或者降低缺陷像素的发生率。
然而，在制造工艺期间可能难以防止在显示区域的边缘处形成缺陷像素。
发明内容
发明构思的至少一个实施例包括一种显示装置，所述显示装置可以减少在制造工艺期间在显示区域的边缘中缺陷像素的产生。
根据发明构思的示例性实施例，显示装置包括具有显示区域和位于显示区域外部的外围区域的基底。显示区域的边缘的第一部分具有弯曲的形状，外围区域包括垫区域。显示装置还包括在朝向第一部分的方向上延伸的第一布线，使得第一布线的第一一端位于垫区域中，并且第一布线的第一另一端位于外围区域中，第一附加布线在朝向显示区域的方向上延伸，使得第一附加布线的第一附加一端电连接到第一布线的第一另一端，并且第一附加布线的第一附加另一端位于外围区域中，第一信号线在朝向显示区域的内部的方向上延伸，并具有电连接到第一附加另一端的一端。
显示装置还可以包括第一桥接布线，所述第一桥接布线将第一布线的第一另一端连接到第一附加布线的第一附加一端。
第一布线和第一附加布线可以包括相同的材料，第一桥接布线可以包括与第一信号线的材料相同的材料，并可以与第一信号线布置在同一层上。
第一布线和第一附加布线可以布置在同一层上。
显示装置还可以包括第一附加桥接布线，所述第一附加桥接布线位于第一桥接布线上方，并具有连接到第一桥接布线的两个端部。
显示装置还可以包括薄膜晶体管，所述薄膜晶体管位于显示区域中，并包括栅电极、源电极和漏电极，源电极和漏电极位于覆盖栅电极的层间绝缘膜上，其中，第一布线和第一附加布线包括与栅电极的材料相同的材料，并与栅电极布置在同一层上，第一信号线可以包括与源电极和漏电极的材料相同的材料，并可以与源电极和漏电极布置在同一层上。
显示装置还可以包括第一桥接布线，所述第一桥接布线将第一布线的第一另一端连接到第一附加布线的第一附加一端，包括与第一信号线的材料相同的材料，并与第一信号线布置在同一层上。
显示装置还可以包括：像素电极，电连接到源电极和漏电极中的一个；以及第一附加桥接布线，具有连接到第一桥接布线的两个端部，包括与像素电极的材料相同的材料，并与像素电极布置在同一层上。
显示装置还可以包括：像素电极，电连接到源电极和漏电极中的一个；第一附加桥接布线，连接第一布线的第一另一端和第一附加布线的第一附加一端，包括与像素电极的材料相同的材料，并与像素电极布置在同一层上。
第一布线的第一另一端可以比第一附加布线的第一附加一端靠近显示区域。
显示区域可以包括：第一边缘和第二边缘，彼此面对；以及第三边缘和第四边缘，彼此面对并布置在第一边缘与第二边缘之间，第一部分连接第一边缘和第四边缘，垫区域可以靠近第一边缘至第四边缘之中的第四边缘。
显示装置还可以包括第二布线、第二附加布线和第二信号线，第二布线在朝向第一部分的方向上延伸，使得第二布线的第二一端位于垫区域中，第二布线的第二另一端位于外围区域中，并被布置为比第一布线靠近第一边缘，第二附加布线在朝向显示区域的方向上延伸，使得第二附加布线的第二附加一端电连接到第二布线的第二另一端，第二附加布线的第二附加另一端位于外围区域中，并被布置为比第一附加布线靠近第一边缘，第二信号线具有电连接到第二附加另一端的一端，并在朝向显示区域的内部的方向上延伸。
第二布线的第二另一端和第二附加布线的第二附加一端在第二位置处彼此连接，第一布线的第一另一端和第一附加布线的第一附加一端在第一位置处彼此连接，从包括第四边缘的假想直线到第二位置的最短距离可以大于从假想直线到第一位置的最短距离。
显示装置还可以包括：第一桥接布线，连接第一布线的第一另一端和第一附加布线的第一附加一端；以及第二桥接布线，连接第二布线的第二另一端和第二附加布线的第二附加一端。
显示装置还可以包括：第一薄膜晶体管，位于显示区域中，并包括第一栅电极、第一源电极和第一漏电极；以及第二薄膜晶体管，位于显示区域中，并包括第二栅电极、第二源电极和第二漏电极，其中，第一栅电极和第二栅电极位于不同的层上，第一源电极、第一漏电极、第二源电极和第二漏电极位于覆盖第一栅电极和第二栅电极的层间绝缘膜上，其中，第一布线和第一附加布线包括与第一栅电极的材料相同的材料，并与第一栅电极布置在同一层上，第二布线和第二附加布线包括与第二栅电极的材料相同的材料，并与第二栅电极布置在同一层上。
显示装置还可以包括：第一薄膜晶体管，位于显示区域中，并包括第一栅电极、第一源电极和第一漏电极；以及第二薄膜晶体管，位于显示区域中，并包括第二栅电极、第二源电极和第二漏电极，其中，第一栅电极和第二栅电极位于不同的层上，第一源电极、第一漏电极、第二源电极和第二漏电极位于覆盖第一栅电极和第二栅电极的层间绝缘膜上，其中，第一布线和第二附加布线包括与第一栅电极的材料相同的材料，并与第一栅电极布置在同一层上，第二布线和第一附加布线包括与第二栅电极的材料相同的材料，并与第二栅电极布置在同一层上。
显示装置还可以包括：第一薄膜晶体管，位于显示区域中，并包括第一栅电极、第一源电极和第一漏电极；以及第二薄膜晶体管，位于显示区域中，并包括第二栅电极、第二源电极和第二漏电极，其中，第一源电极和第一漏电极与第二源电极和第二漏电极位于不同的层上，其中，第一信号线和第一桥接布线包括与第一源电极和第一漏电极的材料相同的材料，并与第一源电极和第一漏电极布置在同一层上，第二信号线和第二桥接布线包括与第二源电极和第二漏电极的材料相同的材料，并与第二源电极和第二漏电极布置在同一层上。
显示装置还可以包括：第一薄膜晶体管，位于显示区域中，并包括第一栅电极、第一源电极和第一漏电极；第二薄膜晶体管，位于显示区域中，并包括第二栅电极、第二源电极和第二漏电极；第一附加桥接布线，位于第一桥接布线上方，并具有连接到第一桥接布线的两个端部；以及第二附加桥接布线，位于第二桥接布线上方，并具有连接到第二桥接布线的两个端部，其中，第一源电极和第一漏电极与第二源电极和第二漏电极位于不同的层上，第一桥接布线和第二桥接布线包括与第一源电极和第一漏电极的材料相同的材料，并与第一源电极和第一漏电极布置在同一层上，第一附加桥接布线和第二附加桥接布线包括与第二源电极和第二漏电极的材料相同的材料，并与第二源电极和第二漏电极布置在同一层上。
根据发明构思的示例性实施例，显示装置包括具有显示区域和位于显示区域外部的外围区域的基底。显示区域的边缘的第一部分具有弯曲的形状，外围区域包括垫区域。显示装置还包括：第一布线，从垫区域在朝向第一部分的方向上延伸，并具有使第一布线物理间断的第一间断点；以及第一桥接布线，使得第一布线在第一间断点处电连续。
显示装置还可以包括：第二布线，从垫区域在朝向第一部分的方向上延伸，并具有使第二布线物理间断的第二间断点；以及第二桥接布线，使得第二布线在第二间断点处电连续，其中，第二桥接布线被设置为比第一桥接布线远离垫区域，第二桥接布线比第一桥接布线靠近基底的边缘。
根据发明构思的示例性实施例，显示装置包括基底，所述基底具有显示区域和位于显示区域外部的外围区域。显示区域的边缘的第一部分具有弯曲的形状，外围区域包括垫区域。显示装置还包括：第一布线，在朝向第一部分的方向上延伸，使得第一布线的第一一端位于垫区域中，第一布线的第一另一端位于外围区域中；第一附加布线，在朝向显示区域的方向上延伸，使得第一附加布线的第一附加一端电连接到第一布线的第一另一端，第一附加布线的第一附加另一端位于外围区域中；以及第一桥接布线，将第一布线的第一另一端连接到第一附加布线的第一附加一端。
显示装置还可以包括第一信号线，所述第一信号线在朝向显示区域的内部的方向上延伸，并具有电连接到第一附加另一端的一端。
在实施例中，第一桥接布线与第一信号线布置在同一层上，第一布线和第一附加布线布置在同一层上。
附图说明
通过以下结合附图对实施例的描述，发明构思将变得明显且更加容易理解，在附图中：
图1是示意性地示出了根据实施例的显示装置的制造工艺的一个方面的概念视图；
图2是示意性地示出了图1的部分A的概念视图；
图3是示意性地示出了图2的部分B的概念视图；
图4是示意性地示出了图3的部分的剖视图；
图5是示意性地示出了根据发明构思的示例性实施例的显示装置的部分的剖视图；
图6是示意性地示出了根据发明构思的示例性实施例的显示装置的部分的剖视图；
图7是示意性地示出了根据发明构思的示例性实施例的显示装置的部分的剖视图；
图8是示意性地示出了根据发明构思的示例性实施例的显示装置的部分的剖视图；
图9是示意性地示出了根据发明构思的示例性实施例的显示装置的部分的剖视图；
图10是示意性地示出了根据发明构思的示例性实施例的显示装置的部分的剖视图；
图11是示意性地示出了根据发明构思的示例性实施例的显示装置的部分的剖视图；
图12是示意性地示出了根据发明构思的示例性实施例的显示装置的部分的剖视图；
图13是示意性地示出了根据发明构思的示例性实施例的显示装置的部分的剖视图；
图14是示意性地示出了根据发明构思的示例性实施例的显示装置的部分的剖视图；
图15是示意性地示出了根据发明构思的示例性实施例的显示装置的部分的剖视图；
图16是示意性地示出了根据发明构思的示例性实施例的显示装置的部分的剖视图；
图17是示意性地示出了根据发明构思的示例性实施例的显示装置的部分的剖视图；
图18是示意性地示出了根据发明构思的示例性实施例的显示装置的部分的剖视图；
图19是示意性地示出了根据发明构思的示例性实施例的显示装置的部分的剖视图；以及
图20是示意性地示出了根据发明构思的示例性实施例的显示装置的部分的剖视图。
具体实施方式
由于本公开允许各种改变和许多实施例，因此实施例将示出在附图中，并在书面描述中进行详细地描述。然而，这并不意图将本公开局限于实践的具体模式，要理解的是，不脱离本公开的精神和技术范围的所有的变化、等同物和替换物包含在本公开中。
附图中的同样的附图标记表示同样的元件。
将理解的是，当诸如层、膜、区域或板的组件被称作“在”另一组件“上”时，该组件可以直接在所述另一组件上，或者可以在其上存在中间组件。
在下面的示例中，x轴、y轴和z轴不限于直角坐标系中的三个轴，并可以被解释为更宽的含义。例如，x轴、y轴和z轴可以彼此垂直，或者可以表示彼此不垂直的不同的方向。
图1是示意性地示出了根据发明构思的示例性实施例的显示装置的制造工艺的一个方面的概念视图。图2是示意性地示出了图1的部分A的概念视图。图3是示意性地示出了图2的部分B的概念视图。图4是示意性地示出了图3的部分的剖视图。
如图1中所示，根据本实施例的显示装置包括多个像素位于其中的显示区域DA以及位于显示区域DA外部的外围区域PA。换言之，基底100具有显示区域DA和外围区域PA。外围区域PA包括垫区域(pad area，或称为焊盘区域)PADA，垫区域PADA是各种电子元件或印刷电路板电附着的区域。
图1可以被解释为示出了制造工艺中的基底的形状的平面图。在最终的显示装置或者包括该显示装置的诸如智能电话的电子设备中，基底100可以是部分弯曲的，以减少被用户识别的外围区域PA的面积。例如，如图2中所示，外围区域PA可以包括弯曲区域BA，弯曲区域BA可以位于垫区域PADA与显示区域DA之间。在此情况下，为了使基底100在弯曲区域BA中弯曲，垫区域PADA的至少一部分被设置为与显示区域DA叠置。设定弯曲方向使得垫区域PADA不覆盖显示区域DA，而是位于显示区域DA的后方。因此，用户可以识别到显示区域DA占据了显示装置的大部分。
基底100可以包括具有柔性或可弯曲特性的各种材料，例如，诸如聚醚砜(PES)、聚丙烯酸酯、聚醚酰亚胺(PEI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚苯硫醚(PPS)、聚烯丙基化物(PAR)、聚酰亚胺(PI)、聚碳酸酯(PC)或乙酸丙酸纤维素(CAP)的聚合物树脂。可以对基底100进行各种修改，例如，基底100可以具有均包括以上聚合物树脂的两个层和包括诸如氧化硅、氮化硅、氮氧化硅等的无机材料的一个阻挡层的多层结构。
在实施例中，显示区域DA的边缘整体上具有与矩形或正方形相似的形状。然而，如图1和图2中所示，位于显示区域DA的边缘处的第一部分P1具有弯曲的或圆形的形状。如图1中所示，显示区域DA包括彼此面对的第一边缘E1和第二边缘E2以及彼此面对并且位于第一边缘E1与第二边缘E2之间的第三边缘E3和第四边缘E4。垫区域PADA与第四边缘E4相邻。具有圆形形状的第一部分P1将第一边缘E1连接到第四边缘E4。除了第一部分P1之外，位于显示区域DA的边缘处的第二部分P2可以具有圆形形状。第二部分P2将第二边缘E2连接到第四边缘E4。另外，位于显示区域DA的边缘处的其它部分可以具有圆形形状。
为了参考，图3是示意性地示出了图2的部分B的概念视图，从而示出了第一部分P1的一部分。如图1和图2中所示，在通常的使用环境下，当使用根据本实施例的显示装置或包括该显示装置的电子设备的用户观看时，第一部分P1被识别为具有圆形形状(即，弯曲形状)。然而，如图3中所示，在通过放大第一部分P1来观看具有几微米或几十微米的宽度的布线的环境下，第一部分P1看起来具有多重弯曲的线性形状。即使当通过放大第一部分P1而使第一部分P1看起来具有如图3中所示的多重弯曲线性形状时，由于在通常的使用环境下第一部分P1被识别为具有圆形形状(即，弯曲的形状)，因此，在下面的描述中，第一部分P1也被描述为具有圆形形状。多个像素PX1、PX1-1、PX1-2、PX2和PX3沿具有圆形形状的第一部分P1位于显示区域DA中。为了参考，在图3中，为了便于解释，仅显示位于显示区域DA中的一些像素。
可以向显示区域DA施加各种信号。例如，可以向显示区域DA施加用于调整每个像素的亮度的数据信号。为此，诸如数据布线的各种布线可以位于显示区域DA的内部和外部。在下面的描述中描述这样的布线。
根据本示例性实施例的显示装置包括第一布线W1、第一附加布线AW1和第一信号线S1。第一布线W1在朝向第一部分P1的方向上延伸，使得第一布线W1的第一一端位于垫区域PADA中且第一布线W1的第一另一端位于外围区域PA中。尽管图3仅示出了第一布线W1的一部分，但是由于第一布线W1的第一一端位于如图1和图2中示出的垫区域PADA中，因此第一布线W1可以是长布线。另外，由于第一布线W1在垫区域PADA中具有在朝向第一部分P1的方向上延伸的长形状，因此，第一布线W1可以具有如图1和图2中示出的多重弯曲形状。
第一附加布线AW1朝向显示区域DA延伸，使得第一附加布线AW1的第一附加一端电连接到第一布线W1的第一另一端，第一附加布线AW1的第一附加另一端位于外围区域PA中。由于第一附加布线AW1的第一附加一端和第一附加另一端都位于外围区域PA中，因此第一附加布线AW1位于外围区域PA中，而不是位于显示区域DA中。由于第一附加布线AW1朝向显示区域DA延伸，因此第一附加布线AW1的第一附加另一端位于显示区域DA周围。为了将第一附加布线AW1的第一附加一端电连接到第一布线W1的第一另一端，显示装置还可以包括接触第一附加布线AW1的第一附加一端和第一布线W1的第一另一端中的每个的第一桥接布线BW1。
第一信号线S1大部分位于显示区域DA中。然而，由于第一信号线S1的一端位于外围区域PA中并电连接到第一附加布线AW1的第一附加另一端，因此第一信号线S1不只位于显示区域DA中。换言之，可以理解的是，第一信号线S1的一端电连接到第一附加布线AW1的第一附加另一端，并且第一信号线S1延伸到显示区域DA的内部中。第一信号线S1可以是例如用于向位于显示区域DA中的像素传输数据信号的数据布线。
在被构造为以上讨论的根据本实施例的显示装置中，可以减少在制造工艺中在显示区域DA的边缘处的像素中的缺陷的产生。在制造工艺中，并不是所有的第一布线W1、第一附加布线AW1和第一信号线S1同时形成。例如，当第一布线W1和第一附加布线AW1由相同材料同时形成时，可以在形成第一布线W1和第一附加布线AW1之后形成第一信号线S1和第一桥接布线BW1。换言之，第一信号线S1和第一桥接布线BW1可以位于与形成有第一布线W1和第一附加布线AW1的层不同的层中。
例如，第一布线W1和第一附加布线AW1以诸如溅射的方法由诸如钼或铝的金属来形成。例如，溅射可以包括由于通过高能粒子轰击靶而使粒子从固体靶材料射出的工艺。当在形成第一布线W1和第一附加布线AW1之后形成第一层间绝缘膜131(见图4)时，可以使用诸如等离子体增强化学气相沉积(PECVD)方法的方法。例如，PECVD可以包括用来在基底上将薄膜从气态沉积为固态的化学气相沉积工艺。在此情况下，会在先前形成的第一布线W1和第一附加布线AW1中积累电荷。具体地，由于在形成第一布线W1和第一附加布线AW1之后通过PECVD方法来形成绝缘层时使用了等离子体，因此在这样的工艺中会在第一布线W1和第一附加布线AW1中积累电荷。在第一布线W1与第一附加布线AW1之中，由于第一布线W1相比于第一附加布线AW1相对长，因此第一布线W1中积累的电荷的总量多于第一附加布线AW1中的积累电荷的总量。
代替形成第一附加布线AW1，第一布线W1可以形成为相对长，使得第一布线W1的第一另一端位于显示区域DA周围，并且第一信号线S1的一端连接到第一布线W1的第一另一端。在此情况下，在形成第一信号线S1之前，形成第一布线W1使得第一布线W1的第一一端位于垫区域PADA中，并且第一布线W1的第一另一端位于显示区域DA周围以具有长形状。因此，在形成第一布线W1之后的形成绝缘层的工艺中，在第一布线W1中积累非常大量的电荷。
作为薄膜晶体管的构成元件的半导体层和覆盖半导体层的绝缘层形成在显示区域DA中。在该状态下，形成如此长的第一布线W1。因此，在此情况下，由于第一布线W1的位于显示区域DA周围的第一另一端与将要成为显示区域DA中的像素中的薄膜晶体管的构成元件的半导体层之间的大的电势差，会形成强的电磁场。这因为在第一布线W1中积累了大量的电荷而是可能的。然后，由于强的电磁场，诸如绝缘击穿(介电击穿)的现象会发生在覆盖半导体层的绝缘层中。即使当稍后完成薄膜晶体管时，薄膜晶体管也可能无法正常操作。因此，像素会变成缺陷像素。
根据本实施例的显示装置可以防止或减少这样的问题的发生。换言之，设置第一布线W1与第一附加布线AW1之中的相对较长的第一布线W1，使得第一布线W1的第一另一端不被设置为靠近显示区域DA，而是设置为与显示区域DA分隔开一定距离。因此，即使在制造工艺中当在第一布线W1中积累大量的电荷时，绝缘击穿也不会发生在第一布线W1与覆盖显示区域DA中的半导体层的绝缘层之间。因此，在根据本实施例的显示装置中，可以防止或减少制造工艺中的缺陷像素的产生。尽管第一附加布线AW1的第一附加另一端位于显示区域DA周围，但是第一附加布线AW1比第一布线W1短，因此在制造工艺中在第一附加布线AW1中积累的电荷的量不多。因此，绝缘击穿不会发生在覆盖显示区域DA中的半导体层的绝缘层与第一附加布线AW1的第一附加另一端之间。
在形成第一布线W1和第一附加布线AW1之后，第一布线W1和第一附加布线AW1通过形成第一桥接布线BW1来彼此电连接。然而，在此情况下，当形成第一桥接布线BW1时，由相同的材料同时形成了电连接到第一附加布线AW1的第一信号线S1，因此，通过第一桥接布线BW1，第一布线W1中积累的大量的电荷不仅可以朝向第一附加布线AW1移动，而且可以朝向第一信号线S1移动。第一信号线S1在y轴方向上延伸，以穿过显示区域DA中的像素PX1、PX1-1、PX1-2和PX1-3。例如，第一信号线S1具有从第四边缘E4附近朝向第三边缘E3附近延伸的长形状。因此，第一布线W1中积累的电荷沿第一附加布线AW1和第一信号线S1扩展，而不在特定区域形成局部强电磁场。因此，不会在绝缘层中发生绝缘击穿。为了参考，第一信号线S1可以包括诸如钛或铝的金属，或者可以具有单层或多层。例如，第一信号线S1可以具有钛/铝/钛的三层结构。
在以上描述的显示装置中，相比于第一附加布线AW1的第一附加一端，第一布线W1的第一另一端可以在x轴方向上更靠近显示区域DA。尽管上面的描述中仅描述了第一布线W1，但是如下面所描述的，存在第二布线W2和第三布线W3，并且第一布线W1至第三布线W3具有在朝向显示区域DA的方向上从垫区域PADA延伸的形状。在该状态下，第一布线W1至第三布线W3具有在朝向显示区域DA的方向上从垫区域PADA逐渐扩展的形状。考虑到具有扩展开的形状的第一布线W1至第三布线W3以及连接到第一布线W1至第三布线W3的第一附加布线AW1至第三附加布线AW3的布局，相比于第一附加布线AW1的第一附加一端，第一布线W1的第一另一端可以在x轴方向上更靠近显示区域DA。即，相比于第一布线W1的第一另一端，第一附加布线AW1的第一附加一端可以在x轴方向上更远离显示区域DA。
连接到第一信号线S1的第一布线W1可以向第一行的像素PX1、PX1-1、PX1-2和PX1-3传输诸如数据信号的电信号。诸如数据信号的电信号应被传输到除了第一行之外的行的像素。为此，其它布线可以布置在外围区域PA中。例如，如图3中所示，第二布线W2可以布置在外围区域PA中。在图3中，第二布线W2在朝向第一部分P1的方向上延伸，使得第二布线W2的第二一端位于垫区域PADA中，第二布线W2的第二另一端位于外围区域PA中。示出第二布线W2以将其布置为比第一布线W1靠近第一边缘E1(见图1)。第二布线W2向像素PX2传输电信号。为此，第二布线W2经由第二桥接布线BW2和第二附加布线AW2电连接到第二信号线S2。
第二附加布线AW2朝向显示区域DA延伸，使得第二附加布线AW2的第二附加一端经由第二桥接布线BW2电连接到第二布线W2的第二另一端，第二附加布线AW2的第二附加另一端位于外围区域PA中。第二附加布线AW2也被布置为比第一附加布线AW1靠近第一边缘E1。第二附加布线AW2的第二附加另一端电连接到第二信号线S2的一端，第二信号线S2在朝向显示区域DA的内部的y轴方向上延伸，并向像素PX2传输电信号。
可以在无改变的情况下将以上关于第一布线W1、第一桥接布线BW1、第一附加布线AW1和第一信号线S1之间的位置关系的描述应用到第二布线W2、第二桥接布线BW2、第二附加布线AW2和第二信号线S2之间的位置关系。在该状态下，相比于第一布线W1的第一另一端和第一附加布线AW1的第一附加一端彼此连接的第一位置(即，设置有第一桥接布线BW1的位置)，第二布线W2的第二另一端和第二附加布线AW2的第二附加一端彼此连接的第二位置(即，设置有第二桥接布线BW2的位置)可以被定位为更远离垫区域PADA。在图3中，相比于第一桥接布线BW1的位置，第二桥接布线BW2的位置被示出为在+y方向上更远离垫区域PADA。假设假想直线包括第四边缘E4(见图2)，则第二桥接布线BW2与假想直线的最短距离大于第一桥接布线BW1与假想直线的最短距离。
如图3中所示，第三布线W3被布置为比第一布线W1和第二布线W2靠近第一边缘E1(见图1)。第三布线W3经由第三桥接布线BW3和第三附加布线AW3电连接到第三信号线S3，并向像素PX3施加电信号。在此情况下，相比于设置有第二桥接布线BW2的位置，第三桥接布线BW3被设置为更远离垫区域PADA。这是因为显示区域DA的边缘的第一部分P1具有圆形形状，因此，需要根据第一部分P1的形状来调整第一桥接布线BW1相对于第三桥接布线BW3的位置。在实施例中，第二桥接布线BW2位于第一桥接布线BW1与第三桥接布线BW3之间。
随着第一附加布线AW1至第三附加布线AW3中的每个的长度增加，布线中积累的电荷的量也增加。因此，相邻的显示区域的像素中的缺陷的发生可能性会提高。因此，有必要防止第一附加布线AW1至第三附加布线AW3中的每个的长度增加。
为此，通过根据具有圆形形状的第一部分P1的形状调整第一桥接布线BW1至第三桥接布线BW3的位置来防止第一附加布线AW1至第三附加布线AW3中的每个的长度增加。第一桥接布线BW1至第三桥接布线BW3的调整位置与以上描述的那些相同。换言之，相比于设置有第二桥接布线BW2的位置，第三桥接布线BW3可以被设置为更远离垫区域PADA，相比于设置有第一桥接布线BW1的位置，第二桥接布线BW2可以被设置为更远离垫区域PADA。
如上面所描述的，由于第一布线W1和第一附加布线AW1在制造工艺中由相同的材料同时形成，因此第一布线W1和第一附加布线AW1可以包括相同的材料。第一布线W1和第一附加布线AW1可以位于同一层上。如上面所描述的，由于第一信号线S1和第一桥接布线BW1由相同的材料同时形成，因此第一信号线S1和第一桥接布线BW1可以包括相同的材料。第一信号线S1和第一桥接布线BW1可以位于同一层上。如有必要，还可以设置位于第一桥接布线BW1上方并具有连接到第一桥接布线BW1的两端的第一附加桥接布线。在此情况下，由于第一桥接布线BW1和第一附加桥接布线彼此并联地连接，因此，考虑到第一桥接布线BW1和第一附加桥接布线，可以获得减小总电阻的效果。
在下面的描述中，参照图4详细地描述本实施例，图4是示意性地示出了图3的部分的剖视图。图4是示出了图3中彼此分隔开的部分的剖视图，图4未示出彼此相邻的构成元件。例如，图4示出了像素PX1和像素PX2。如图3中所示，像素PX1和像素PX2不是彼此相邻设置的像素。另外，图4是示出了图3中彼此分隔开的部分的剖视图，其中，位于彼此分隔开的部分处的剖面不是在同一方向上截取的。例如，在一起示出第一信号线S1和第一附加布线AW1的剖面的情况下，剖面是在第一信号线S1延伸的方向(y轴方向)上截取的，在一起示出第一附加布线AW1、第一布线W1和第一桥接布线BW1的剖面的情况下，剖面是在第一桥接布线BW1延伸的方向(x轴方向)上截取的。
如图4中所示，在基底100的显示区域DA中，除了第一显示元件310和第二显示元件320之外，第一薄膜晶体管210被设置为电连接到第一显示元件310，第二薄膜晶体管220被设置为电连接到第二显示元件320。图4示出了诸如第一显示元件310和第二显示元件320的有机发光元件位于显示区域DA中。有机发光元件与第一薄膜晶体管210和第二薄膜晶体管220的电连接可以被理解为将第一像素电极311电连接到第一薄膜晶体管210并且将第二像素电极321电连接到第二薄膜晶体管220。
为了参考，在图4中，第一薄膜晶体管210位于像素PX1处，第二薄膜晶体管220位于像素PX2处，第一显示元件310电连接到第一薄膜晶体管210，第二显示元件320电连接到第二薄膜晶体管220。在下面的描述中，为了便于解释，描述第一薄膜晶体管210和第一显示元件310，其描述可以应用于第二薄膜晶体管220和第二显示元件320。换言之，省略第二薄膜晶体管220的第二半导体层221、第二栅电极223、第二源电极225a和第二漏电极225b的描述以及第二显示元件320的像素电极321、对电极325和中间层323的描述。为了参考，第二显示元件320的对电极325可以与第一显示元件310的对电极315一体地形成。
第一薄膜晶体管210包括第一半导体层211。第一半导体层211可以包括非晶硅、多晶硅或有机半导体材料。第一薄膜晶体管210还包括第一栅电极213、第一源电极215a和第一漏电极215b。为了保证第一半导体层211与第一栅电极213之间的绝缘，包括诸如氧化硅、氮化硅和/或氮氧化硅的无机材料的第一栅极绝缘膜121可以置于第一半导体层211与第一栅电极213之间。第一层间绝缘膜131可以包括诸如氧化硅、氮化硅和/或氮氧化硅的无机材料。在实施例中，第一层间绝缘膜131布置在第一栅电极213上方，第一源电极215a和第一漏电极215b布置在第一层间绝缘膜131上。可以通过化学气相沉积(CVD)方法或原子层沉积(ALD)方法来形成包括无机材料的绝缘膜(例如，第一栅极绝缘膜121)。例如，CVD方法可以包括将基底暴露于一种或更多种挥发性的前驱体，该前驱体在基底表面上发生反应和/或分解以产生期望的沉积。ALD方法可以包括基于顺序使用气相化学工艺的薄膜沉积技术。
缓冲层110可以包括诸如氧化硅、氮化硅和/或氮氧化硅的无机材料。缓冲层110可以置于具有上述结构的第一薄膜晶体管210与基底100之间。缓冲层110可以改善基底100的上表面的平整度，或者可以防止或减少来自基底100的杂质侵入到第一薄膜晶体管210的第一半导体层211中。
平坦化层140可以布置在第一薄膜晶体管210上。例如，如图4中所示，当有机发光元件布置在第一薄膜晶体管210上方时，平坦化层140可以使覆盖第一薄膜晶体管210的保护膜的上表面大致平坦化。平坦化层140可以由例如压克力、苯并环丁烯(BCB)或六甲基二硅氧烷(HMDSO)的有机材料来形成。尽管平坦化层140在图4中被示出为单层，但是在可选择的实施例中，平坦化层140是多层。
在基底100的显示区域DA的实施例中，第一显示元件310位于平坦化层140上。第一显示元件310可以是例如有机发光元件，有机发光元件包括像素电极311、对电极315以及置于像素电极311与对电极315之间并具有发光层的中间层313。在实施例中，通过经由形成在平坦化层140中的开口部分来接触第一源电极215a和第一漏电极215b中的任意一个，像素电极311电连接到第一薄膜晶体管210。例如，虽然图4示出了像素电极311经由开口电连接到第一漏电极215b，但是在可选择的实施例中，像素电极311通过开口而是电连接到第一源电极215a。
像素限定层150可以布置在平坦化层140上方。像素限定层150具有与每个子像素对应的开口(即，至少使像素电极311的中心部分暴露的开口)，从而限定像素。另外，如图4中所示，像素限定层150通过增加像素电极311的边缘与位于像素电极311上方的对电极315之间的距离来防止像素电极311的边缘处的电弧的产生。例如，像素限定层150可以由诸如聚酰亚胺或HMDSO的有机材料来形成。
有机发光元件的中间层313可以包括低分子材料或聚合物材料。当中间层313包括低分子材料时，中间层313可以具有这样的结构：空穴注入层(HIL)、空穴传输层(HTL)、发射层(EML)、电子传输层(ETL)和电子注入层(EIL)以单一的结构或复合结构堆叠，并且可以通过真空沉积方法来形成这些层。当中间层313包括聚合物材料时，中间层313可以具有包括HTL和EML的结构。在该状态下，HTL可以包括PEDOT，EML可以包括诸如聚-苯撑乙烯撑(PPV)类和聚芴类的聚合物材料。在实施例中，PEDOT是聚(3,4-乙撑二氧噻吩)。中间层313可以通过丝网印刷方法、喷墨印刷方法或激光诱导热成像(LITI)方法来形成。中间层313不必限制于此，并且可以具有各种结构。中间层313可以包括一体地布置为跨过像素电极311和321的层，或者可以包括与像素电极311和321中的每个对应地图案化的层。
对电极315可以布置在显示区域DA上方以覆盖显示区域DA。在实施例中，对电极315相对于多个有机发光元件一体地形成，并与像素电极311和321对应。
在示例性实施例中，由于有机发光元件可能被外部湿气或氧损坏，因此封装层(未示出)被设置为通过覆盖有机发光元件来保护有机发光元件。封装层覆盖显示区域DA，并可以延伸到外围区域PA的至少一部分。封装层可以包括第一无机封装层、有机封装层和第二无机封装层。
如上面所描述的，由于第一布线W1和第一附加布线AW1在制造工艺中由相同的材料同时形成，因此第一布线W1和第一附加布线AW1可以包括相同的材料。在示例性实施例中，当形成第一栅电极213时，在第一栅极绝缘膜121上由相同的材料来同时地形成第一布线W1和第一附加布线AW1。因此，第一布线W1和第一附加布线AW1与第一栅电极213包括相同的材料，并布置在同一层上。如上面所描述的，第一信号线S1和第一桥接布线BW1由相同的材料同时形成。在实施例中，当形成第一源电极215a和第一漏电极215b时，在第一层间绝缘膜131上由相同的材料来同时地形成第一信号线S1和第一桥接布线BW1。因此，第一信号线S1和第一桥接布线BW1与第一源电极215a和第一漏电极215b包括相同的材料，并布置在同一层上。
考虑到制造工艺，在形成第一栅电极213、第一布线W1和第一附加布线AW1之后，形成覆盖它们的第一层间绝缘膜131。在形成第一布线W1之后的形成其它绝缘层的工艺中，即使在第一布线W1中积累大量电荷时，由于第一布线W1的第一一端位于垫区域PADA中，并且其第一另一端被设置为与显示区域DA分隔开一定距离，因此可以防止由第一布线W1中积累的大量电荷引起的显示区域DA中的上述缺陷的产生。尽管第一附加布线AW1的第一附加一端被设置为靠近第一布线W1的第一另一端，并且其第一附加另一端被设置为靠近显示区域DA，但是因为第一附加布线AW1中积累的电荷量由于第一附加布线AW1的短长度而不大，因此没有由于积累的电荷量而在显示区域DA中产生缺陷。
在实施例中，然后在第一层间绝缘膜131中形成多个接触孔，并同时形成第一源电极215a、第一漏电极215b、第一信号线S1和第一桥接布线BW1。因此，第一信号线S1经由接触孔中的一个来接触第一附加布线AW1的第一附加另一端，第一桥接布线BW1经由接触孔中的一个或更多个来接触第一附加布线AW1的第一附加一端和第一布线W1的第一另一端中的每个。如此，由于同时形成第一信号线S1和第一桥接布线BW1，因此第一布线W1中积累的电荷立即沿第一附加布线AW1和第一信号线S1扩展，因此，不局部地形成强电磁场，因此不在显示区域DA中产生缺陷。
图5是示意性地示出了根据发明构思的示例性实施例的显示装置的部分的剖视图。与图4中描述显示装置不同，图5的显示装置还包括第一附加桥接布线ABW1。
在制造工艺中，在形成覆盖第一源电极215a、第一漏电极215b、第一信号线S1和第一桥接布线BW1的平坦化层140之后，在平坦化层140中形成要将像素电极311和321分别连接到第一薄膜晶体管210和第二薄膜晶体管220的接触孔，在平坦化层140上形成像素电极311和321。当形成接触孔时，同时形成将要暴露第一桥接布线BW1的接触孔，当形成像素电极311和321时，可以由相同的材料同时形成具有经由接触孔连接到第一桥接布线BW1的两端的第一附加桥接布线ABW1。在此情况下，由于第一桥接布线BW1和第一附加桥接布线ABW1彼此并联地连接，因此考虑到第一桥接布线BW1和第一附加桥接布线ABW1，可以降低总电阻。
然而，本公开不限于此。例如，图6的剖视图示意性地示出了根据另一示例性实施例的显示装置的部分，其中，仅存在第一附加桥接布线ABW1而没有第一桥接布线BW1。换言之，由于第一附加桥接布线ABW1接触第一布线W1的第一另一端和第一附加布线AW1的第一附加一端，第一布线W1和第一附加布线AW1变成彼此电连接。当形成像素电极311和321时，可以由相同的材料同时形成第一附加桥接布线ABW1。
在根据本实施例的显示装置中，由于积累有大量电荷的第一布线W1的第一一端位于垫区域PADA中，并且其第一另一端被设置为与垫区域PADA分隔开一定距离，因此可以防止由第一布线W1中积累的大量电荷引起的显示区域DA中的缺陷的产生。另外，在显示区域DA中完全形成薄膜晶体管210和220之后，其中积累有大量电荷的第一布线W1通过第一附加桥接布线ABW1电连接到第一附加布线AW1和第一信号线S1。因此，可以有效地防止或减少在制造工艺中在薄膜晶体管210和220中的缺陷的产生。
图7的剖视图示意性地示出了根据发明构思的示例性实施例的显示装置的部分，其中，第一附加桥接布线ABW1间接连接到第一布线W1的第一另一端和第一附加布线AW1的第一附加一端。换言之，与第一源电极215a和第一漏电极215b包括相同的材料的连接层BW1'位于同一层上，并且彼此分隔开。连接层BW1'中的一个连接层BW1'置于第一附加布线AW1与第一附加桥接布线ABW1之间，连接层BW1'中的另一个连接层BW1'置于第一布线W1与第一附加桥接布线ABW1之间。因此，第一附加桥接布线ABW1可以电连接到第一布线W1的第一另一端和第一附加布线AW1的第一附加一端。当形成第一源电极215a和第一漏电极215b时，可以同时形成彼此分隔开的连接层BW1'。
图8是示意性地示出了根据发明构思的示例性实施例的显示装置的部分的剖视图。与图4的显示装置不同，除了第一栅极绝缘膜121之外，图8的显示装置还包括覆盖第一薄膜晶体管210的第一栅电极213的第二栅极绝缘膜122，第二薄膜晶体管220的第二栅电极223位于第二栅极绝缘膜122上。换言之，第一栅电极213和第二栅电极223位于不同的层上。第一源电极215a、第一漏电极215b、第二源电极225a和第二漏电极225b位于覆盖第一栅电极213和第二栅电极223的第一层间绝缘膜131上。
第二栅极绝缘膜122朝向外围区域PA延伸，并覆盖第一布线W1和第一附加布线AW1。即使在该状态下，第一信号线S1也经由穿透过第二栅极绝缘膜122和第一层间绝缘膜131的接触孔来接触第一附加布线AW1，第一桥接布线BW1也经由穿透过第二栅极绝缘膜122和第一层间绝缘膜131的接触孔来接触第一附加布线AW1和第一布线W1。
在根据本实施例的显示装置的情况下，第二布线W2和第二附加布线AW2的位置可以不同于第一布线W1和第一附加布线AW1的位置。换言之，当第一布线W1和第一附加布线AW1像第一栅电极213一样位于第一栅极绝缘膜121上时，第二布线W2和第二附加布线AW2可以像第二栅电极223一样位于第二栅极绝缘膜122上。在此情况下，第一布线W1和第一附加布线AW1包括与第一栅电极213的材料相同的材料，第二布线W2和第二附加布线AW2包括与第二栅电极223的材料相同的材料。在制造工艺中，第一布线W1和第一附加布线AW1可以与第一栅电极213同时形成，第二布线W2和第二附加布线AW2可以与第二栅电极223同时形成。
随着显示装置的分辨率提高，第一布线W1与第二布线W2之间的间隔也减小。如果第一布线W1和第二布线W2位于同一层上，那么为了防止它们彼此电连接，第一布线W1和第二布线W2中的每个的宽度减小，这会导致第一布线W1和第二布线W2的电阻增大。然而，在根据本实施例的显示装置的情况下，由于第一布线W1和第二布线W2位于不同的层上，因此即使当第一布线W1和第二布线W2中的每个具有足够的宽度时，第一布线W1和第二布线W2也不彼此电连接。这适用于第一附加布线AW1和第二附加布线AW2。
尽管图8示出了电连接到像素PX1的第一布线W1和第一附加布线AW1与第一栅电极213位于同一层上，电连接到像素PX2的第二布线W2和第二附加布线AW2与第二栅电极223位于同一层上，但是本公开不限于此。例如，与图8中的图示不同，电连接到像素PX1的第一布线W1和第一附加布线AW1可以与第二栅电极223位于同一层上，电连接到像素PX2的第二布线W2和第二附加布线AW2可以与第一栅电极213位于同一层上。
然而，本公开不限于此。例如，图9的剖视图示意性地示出了根据示例性实施例的显示装置的部分，其中，第一布线W1和第二附加布线AW2与第一栅电极213位于同一层上，第二布线W2和第一附加布线AW1与第二栅电极223位于同一层上。在此情况下，第一布线W1和第二附加布线AW2可以包括与第一栅电极213的材料相同的材料，第二布线W2和第一附加布线AW1可以包括与第二栅电极223的材料相同的材料。
图10的剖视图示出了根据另一实施例的显示装置的部分，其中，第二布线W2和第一附加布线AW1与第一栅电极213位于同一层上，第一布线W1和第二附加布线AW2与第二栅电极223位于同一层上。在此情况下，第二布线W2和第一附加布线AW1可以包括与第一栅电极213的材料相同的材料，第一布线W1和第二附加布线AW2可以包括与第二栅电极223的材料相同的材料。
尽管图8至图10示出了第一薄膜晶体管210位于像素PX1处，第二薄膜晶体管220位于像素PX2处，但是本公开不限于此。图11至图13是示意性地示出了根据其它实施例的显示装置中的每个的部分的剖视图，如图11至图13中所示，除了第一薄膜晶体管210之外，第二薄膜晶体管220也可以属于像素PX1。换言之，在属于一个像素(即，像素PX1)的第一薄膜晶体管210和第二薄膜晶体管220中，第一薄膜晶体管210的第一栅电极213和第二薄膜晶体管220的第二栅电极223可以位于不同的层上。像素PX2也可以具有这样的薄膜晶体管：其具有与属于像素PX1的第一薄膜晶体管210和第二薄膜晶体管220的结构相同的结构。关于参照图8至图10描述的实施例中的第一布线W1、第二布线W2、第一附加布线AW1、第二附加布线AW2、第一信号线S1和第二信号线S2的描述可以应用于图11至图13中示出的显示装置。
图14是示意性地示出了根据发明构思的示例性实施例的显示装置的部分的剖视图。与图4的显示装置不同，除了第一层间绝缘膜131之外，图14的显示装置还包括覆盖第一薄膜晶体管210的第一源电极215a和第一漏电极215b的第二层间绝缘膜132，第二薄膜晶体管220的第二源电极225a和第二漏电极225b位于第二层间绝缘膜132上。换言之，第一源电极215a和第一漏电极215b与第二源电极225a和第二漏电极225b位于不同的层上。
第二层间绝缘膜132朝向外围区域PA延伸，并覆盖第一信号线S1和第一桥接布线BW1。然而，第二信号线S2和第二桥接布线BW2位于第二层间绝缘膜132上。即使在该状态下，第二信号线S2也经由穿透过第一层间绝缘膜131和第二层间绝缘膜132的接触孔来接触第二附加布线AW2，第二桥接布线BW2也经由穿透过第一层间绝缘膜131和第二层间绝缘膜132的接触孔来接触第二附加布线AW2和第二布线W2。
尽管图14示出了第一薄膜晶体管210位于像素PX1处，第二薄膜晶体管220位于像素PX2处，但是本公开不限于此。例如，图15的剖视图示意性地示出了根据另一实施例的显示装置的部分，其中，除了第一薄膜晶体管210之外，第二薄膜晶体管220也属于像素PX1。换言之，在属于一个像素(即，像素PX1)的第一薄膜晶体管210和第二薄膜晶体管220中，第一薄膜晶体管210的第一源电极215a和第一漏电极215b与第二薄膜晶体管220的第二源电极225a和第二漏电极225b位于不同的层上。为此，根据本实施例的显示装置还包括覆盖第一薄膜晶体管210的第一源电极215a和第一漏电极215b的第二层间绝缘膜132，第二薄膜晶体管220的第二源电极225a和第二漏电极225b位于第二层间绝缘膜132上。像素PX2也可以包括这样的薄膜晶体管：其具有与属于像素PX1的第一薄膜晶体管210和第二薄膜晶体管220的结构相同的结构。
第二层间绝缘膜132朝向外围区域PA延伸，并覆盖第一信号线S1和第一桥接布线BW1。然而，第二信号线S2和第二桥接布线BW2位于第二层间绝缘膜132上。即使在该状态下，第二信号线S2也经由穿透过第一层间绝缘膜131和第二层间绝缘膜132的接触孔来接触第二附加布线AW2，第二桥接布线BW2也经由穿透过第一层间绝缘膜131和第二层间绝缘膜132的接触孔来接触第二附加布线AW2和第二布线W2。
图16的剖视图示意性地示出了根据另一实施例的显示装置的部分，其中，第一薄膜晶体管210的第一源电极215a和第一漏电极215b中的任意一个电连接到像素电极311，中间导电层311a置于第一源电极215a和第一漏电极215b中的任意一个与像素电极311之间。换言之，中间导电层311a可以接触第一源电极215a和第一漏电极215b中的任意一个，像素电极311可以接触中间导电层311a。中间导电层311a可以包括与第二薄膜晶体管220的第二源电极225a和第二漏电极225b的材料相同的材料，并可以与第二薄膜晶体管220的第二源电极225a和第二漏电极225b位于同一层上。换言之，当形成第二源电极225a和第二漏电极225b时，可以同时形成中间导电层311a。
在根据以上参照图15描述的实施例的显示装置中，第一信号线S1和第一桥接布线BW1包括与第一薄膜晶体管210的第一源电极215a和第一漏电极215b的材料相同的材料，并位于第一层间绝缘膜131上。另外，第二信号线S2和第二桥接布线BW2包括与第二薄膜晶体管220的第二源电极225a和第二漏电极225b的材料相同的材料，并位于第二层间绝缘膜132上。然而，本公开不限于此。
例如，图17的剖视图示意性地示出了根据另一实施例的显示装置的部分，其中，第一薄膜晶体管210的第一源电极215a和第一漏电极215b与第二薄膜晶体管220的第二源电极225a和第二漏电极225b位于不同层上，第二信号线S2和第二桥接布线BW2与第一信号线S1和第一桥接布线BW1位于同一层上。换言之，当形成第一薄膜晶体管210的第一源电极215a和第一漏电极215b时，可以由相同的材料同时形成第一信号线S1、第一桥接布线BW1、第二信号线S2和第二桥接布线BW2。
与图15中的图示不同，在示意性地示出显示装置的部分的图18的剖视图中，第二层间绝缘膜132朝向外围区域PA延伸，并覆盖位于第一层间绝缘膜131上的第二信号线S2和第二桥接布线BW2。第一信号线S1和第一桥接布线BW1可以位于第二层间绝缘膜132上。即使在该状态下，第一信号线S1也经由穿透过第一层间绝缘膜131和第二层间绝缘膜132的接触孔来接触第一附加布线AW1，第一桥接布线BW1也经由穿透过第一层间绝缘膜131和第二层间绝缘膜132的接触孔来接触第一附加布线AW1和第一布线W1。
图19是示意性地示出了根据发明构思的示例性实施例的显示装置的部分的剖视图。与图14的显示装置不同，图19的显示装置还包括第一附加桥接布线ABW1和第二附加桥接布线ABW2。第一附加桥接布线ABW1位于第一桥接布线BW1上方，并且具有连接到第一桥接布线BW1的两个端部。第二附加桥接布线ABW2位于第二桥接布线BW2上方，并且具有连接到第二桥接布线BW2的两个端部。
在制造工艺中，形成覆盖第一源电极215a、第一漏电极215b、第二源电极225a、第二漏电极225b、第一信号线S1、第一桥接布线BW1、第二信号线S2和第二桥接布线BW2的平坦化层140，并在平坦化层140中形成要将像素电极311和321连接到第一薄膜晶体管210和第二薄膜晶体管220的接触孔，并在平坦化层140上形成像素电极311和321。在该状态下，当形成接触孔时，同时形成用于暴露第一桥接布线BW1的接触孔和用于暴露第二桥接布线BW2的接触孔。之后，当形成像素电极311和321时，可以由相同的材料同时形成第一附加桥接布线ABW1和第二附加桥接布线ABW2，第一附加桥接布线ABW1具有经由接触孔连接到第一桥接布线BW1的两个端部，第二附加桥接布线ABW2具有经由接触孔连接到第二桥接布线BW2的两个端部。在此情况下，由于第一桥接布线BW1和第一附加桥接布线ABW1彼此并联地连接，第二桥接布线BW2和第二附加桥接布线ABW2彼此并联地连接，因此，考虑到第一桥接布线BW1和第一附加桥接布线ABW1以及第二桥接布线BW2和第二附加桥接布线ABW2，可以获得减小的总电阻。
尽管图19示出了第一薄膜晶体管210属于像素PX1，而第二薄膜晶体管220属于像素PX2，但是本公开不限于此。例如，图20的剖视图示意性地示出了显示装置的部分，其中，除了第一薄膜晶体管210之外，第二薄膜晶体管220也属于像素PX1。换言之，在属于一个像素(即，像素PX1)的第一薄膜晶体管210和第二薄膜晶体管220中，第一薄膜晶体管210的第一源电极215a和第一漏电极215b与第二薄膜晶体管220的第二源电极225a和第二漏电极225b位于不同的层上。在此情况下，根据本实施例的显示装置还包括覆盖第一薄膜晶体管210的第一源电极215a和第一漏电极215b的第二层间绝缘膜132，第二薄膜晶体管220的第二源电极225a和第二漏电极225b位于第二层间绝缘膜132上。像素PX2也可以包括这样的薄膜晶体管：其具有与属于像素PX1的第一薄膜晶体管210和第二薄膜晶体管220的结构相同的结构。
在此情况下，如图19中示出的第一信号线S1、第一布线W1、第一附加布线AW1、第一桥接布线BW1、第一附加桥接布线ABW1、第二信号线S2、第二布线W2、第二附加布线AW2、第二桥接布线BW2和第二附加桥接布线ABW2同样可以应用于此。
可选择地，作为如图20中所示出的实施例的修改示例，第一桥接布线BW1和第二桥接布线BW2包括与第一源电极215a和第一漏电极215b的材料相同的材料，并与第一源电极215a和第一漏电极215b布置在同一层上，第一附加桥接布线ABW1和第二附加桥接布线ABW2包括与第二源电极225a和第二漏电极225b的材料相同的材料，并与第二源电极225a和第二漏电极225b布置在同一层上。
尽管上面描述了各种实施例，但是本公开不限于此。换言之，可以认为以下的任何显示装置可属于本公开的技术范围：其具有包括显示区域DA(见图1至图3)的基底，其中，边缘的第一部分P1(见图1至图3)具有圆形形状，外围区域PA(图1至图3)位于显示区域DA的外部，垫区域PADA(见图1至图3)位于外围区域PA的内部，第一布线在朝向第一部分P1的方向上从垫区域PADA延伸，并具有使第一布线物理间断的第一间断点，第一桥接布线使得第一布线在第一间断点处电连续。
在该状态下，根据本公开的显示装置还可以包括第二布线，第二布线在朝向第一部分P1的方向上从垫区域PADA延伸，并具有使第二布线物理间断的第二间断点，第二桥接布线使得第二布线在第二间断点处电连续。第二桥接布线可以被设置为在+y方向(见图3)上比第一桥接布线远离垫区域PADA，第二桥接布线可以比第一桥接布线靠近基底的边缘E1(见图1)。
另外，在上面的描述中，尽管显示区域DA的边缘被描述为整体上具有矩形或正方形形状，同时部分地具有圆形形状，但是本公开不限于此。例如，具有除了显示区域DA的边缘的具有圆形形状的第一部分P1之外的部分的显示装置属于本公开的技术范围。例如，显示区域DA的边缘可以是完整的圆形或椭圆形。
如上所述，根据显示装置的至少一个实施例，在制造工艺中，可以减少显示区域的边缘的像素中的缺陷的产生。
虽然已经参照附图描述了发明构思的一个或更多个实施例，但是本领域普通技术人员将理解的是，在不脱离发明构思的精神和范围的情况下，可以在此做出形式上和细节上的各种变化。

Claims (21)

1.一种显示装置，所述显示装置包括：
基底，包括显示区域和位于所述显示区域外部的外围区域，其中，所述显示区域的边缘的第一部分具有弯曲的形状，所述外围区域包括垫区域；
第一布线，在朝向所述第一部分的方向上延伸，使得所述第一布线的第一一端位于所述垫区域中，并且所述第一布线的第一另一端位于所述外围区域中；
第一附加布线，在朝向所述显示区域的方向上延伸，使得所述第一附加布线的第一附加一端电连接到所述第一布线的所述第一另一端，并且所述第一附加布线的第一附加另一端位于所述外围区域中；以及
第一信号线，在朝向所述显示区域的内部的方向上延伸，并具有电连接到所述第一附加另一端的一端。
2.根据权利要求1所述的显示装置，所述显示装置还包括第一桥接布线，所述第一桥接布线将所述第一布线的所述第一另一端连接到所述第一附加布线的所述第一附加一端。
3.根据权利要求2所述的显示装置，其中，所述第一布线和所述第一附加布线包括相同的材料，所述第一桥接布线包括与所述第一信号线的材料相同的材料，其中，所述第一桥接布线与所述第一信号线布置在同一层上。
4.根据权利要求3所述的显示装置，其中，所述第一布线和所述第一附加布线布置在同一层上。
5.根据权利要求3所述的显示装置，所述显示装置还包括第一附加桥接布线，所述第一附加桥接布线位于所述第一桥接布线上方，并具有连接到所述第一桥接布线的两个端部。
6.根据权利要求1所述的显示装置，所述显示装置还包括薄膜晶体管，所述薄膜晶体管位于所述显示区域中，并包括栅电极、源电极和漏电极，所述源电极和所述漏电极位于覆盖所述栅电极的层间绝缘膜上，
其中，所述第一布线和所述第一附加布线包括与所述栅电极的材料相同的材料，并与所述栅电极布置在同一层上，所述第一信号线包括与所述源电极和所述漏电极的材料相同的材料，并与所述源电极和所述漏电极布置在同一层上。
7.根据权利要求6所述的显示装置，所述显示装置还包括第一桥接布线，所述第一桥接布线连接所述第一布线的所述第一另一端和所述第一附加布线的所述第一附加一端，其中，所述第一桥接布线包括与所述第一信号线的材料相同的材料，所述第一桥接布线与所述第一信号线布置在同一层上。
8.根据权利要求7所述的显示装置，所述显示装置还包括：
像素电极，电连接到所述源电极和所述漏电极中的一个；以及
第一附加桥接布线，具有连接到所述第一桥接布线的两个端部，其中，所述第一附加桥接布线包括与所述像素电极的材料相同的材料，所述第一附加桥接布线与所述像素电极布置在同一层上。
9.根据权利要求6所述的显示装置，所述显示装置还包括：
像素电极，电连接到所述源电极和所述漏电极中的一个；以及
第一附加桥接布线，连接所述第一布线的所述第一另一端和所述第一附加布线的所述第一附加一端，所述第一附加桥接布线包括与所述像素电极的材料相同的材料，所述第一附加桥接布线与所述像素电极布置在同一层上。
10.根据权利要求1所述的显示装置，其中，所述第一布线的所述第一另一端比所述第一附加布线的所述第一附加一端靠近所述显示区域。
11.根据权利要求1所述的显示装置，其中，所述显示区域包括：第一边缘和第二边缘，彼此面对；以及第三边缘和第四边缘，彼此面对并布置在所述第一边缘与所述第二边缘之间，所述第一部分连接所述第一边缘和所述第四边缘，并且
所述垫区域更靠近所述第一边缘至所述第四边缘之中的所述第四边缘。
12.根据权利要求11所述的显示装置，所述显示装置还包括：
第二布线，在朝向所述第一部分的方向上延伸，使得所述第二布线的第二一端位于所述垫区域中，且所述第二布线的第二另一端位于所述外围区域中，并且第二布线布置为比所述第一布线靠近所述第一边缘；
第二附加布线，在朝向所述显示区域的方向上延伸，使得所述第二附加布线的第二附加一端电连接到所述第二布线的所述第二另一端，且所述第二附加布线的第二附加另一端位于所述外围区域中，并且第二附加布线布置为比所述第一附加布线靠近所述第一边缘；以及
第二信号线，具有电连接到所述第二附加另一端的一端，并在朝向所述显示区域的所述内部的方向上延伸。
13.根据权利要求12所述的显示装置，其中，所述第二布线的所述第二另一端和所述第二附加布线的所述第二附加一端在第二位置处彼此连接，所述第一布线的所述第一另一端和所述第一附加布线的所述第一附加一端在第一位置处彼此连接，从包括所述第四边缘的假想直线到所述第二位置的最短距离大于从所述假想直线到所述第一位置的最短距离。
14.根据权利要求12所述的显示装置，所述显示装置还包括：
第一桥接布线，连接所述第一布线的所述第一另一端和所述第一附加布线的所述第一附加一端；以及
第二桥接布线，连接所述第二布线的所述第二另一端和所述第二附加布线的所述第二附加一端。
15.根据权利要求14所述的显示装置，所述显示装置还包括：
第一薄膜晶体管，位于所述显示区域中，并包括第一栅电极、第一源电极和第一漏电极；以及
第二薄膜晶体管，位于所述显示区域中，并包括第二栅电极、第二源电极和第二漏电极，
其中，所述第一栅电极和所述第二栅电极位于不同的层上，所述第一源电极、所述第一漏电极、所述第二源电极和所述第二漏电极位于覆盖所述第一栅电极和所述第二栅电极的层间绝缘膜上，并且
其中，所述第一布线和所述第一附加布线包括与所述第一栅电极的材料相同的材料，并与所述第一栅电极布置在同一层上，所述第二布线和所述第二附加布线包括与所述第二栅电极的材料相同的材料，并与所述第二栅电极布置在同一层上。
16.根据权利要求14所述的显示装置，所述显示装置还包括：
第一薄膜晶体管，位于所述显示区域中，并包括第一栅电极、第一源电极和第一漏电极；以及
第二薄膜晶体管，位于所述显示区域中，并包括第二栅电极、第二源电极和第二漏电极，
其中，所述第一栅电极和所述第二栅电极位于不同的层上，所述第一源电极、所述第一漏电极、所述第二源电极和所述第二漏电极位于覆盖所述第一栅电极和所述第二栅电极的层间绝缘膜上，并且
其中，所述第一布线和所述第二附加布线包括与所述第一栅电极的材料相同的材料，并与所述第一栅电极布置在同一层上，所述第二布线和所述第一附加布线包括与所述第二栅电极的材料相同的材料，并与所述第二栅电极布置在同一层上。
17.根据权利要求14所述的显示装置，所述显示装置还包括：
第一薄膜晶体管，位于所述显示区域中，并包括第一栅电极、第一源电极和第一漏电极；以及
第二薄膜晶体管，位于所述显示区域中，并包括第二栅电极、第二源电极和第二漏电极，
其中，所述第一源电极和所述第一漏电极与所述第二源电极和所述第二漏电极位于不同的层上，并且
其中，所述第一信号线和所述第一桥接布线包括与所述第一源电极和所述第一漏电极的材料相同的材料，并与所述第一源电极和所述第一漏电极布置在同一层上，所述第二信号线和所述第二桥接布线包括与所述第二源电极和所述第二漏电极的材料相同的材料，并与所述第二源电极和所述第二漏电极布置在同一层上。
18.根据权利要求14所述的显示装置，所述显示装置还包括：
第一薄膜晶体管，位于所述显示区域中，并包括第一栅电极、第一源电极和第一漏电极；
第二薄膜晶体管，位于所述显示区域中，并包括第二栅电极、第二源电极和第二漏电极；
第一附加桥接布线，位于所述第一桥接布线上方，并具有连接到所述第一桥接布线的两个端部；以及
第二附加桥接布线，位于所述第二桥接布线上方，并具有连接到所述第二桥接布线的两个端部，
其中，所述第一源电极和所述第一漏电极与所述第二源电极和所述第二漏电极位于不同的层上，
所述第一桥接布线和所述第二桥接布线包括与所述第一源电极和所述第一漏电极的材料相同的材料，并与所述第一源电极和所述第一漏电极布置在同一层上，并且
所述第一附加桥接布线和所述第二附加桥接布线包括与所述第二源电极和所述第二漏电极的材料相同的材料，并与所述第二源电极和所述第二漏电极布置在同一层上。
19.一种显示装置，所述显示装置包括：
基底，包括显示区域和位于所述显示区域外部的外围区域，其中，所述显示区域的边缘的第一部分具有弯曲的形状，所述外围区域包括垫区域；
第一布线，从所述垫区域在朝向所述第一部分的方向上延伸，并具有使所述第一布线物理间断的第一间断点；以及
第一桥接布线，使得所述第一布线在所述第一间断点处电连续。
20.根据权利要求19所述的显示装置，所述显示装置还包括：
第二布线，从所述垫区域在朝向所述第一部分的方向上延伸，并具有使所述第二布线物理间断的第二间断点；以及
第二桥接布线，使得所述第二布线在所述第二间断点处电连续；
其中，所述第二桥接布线被设置为比所述第一桥接布线远离所述垫区域，所述第二桥接布线被设置为比所述第一桥接布线靠近所述基底的边缘。
21.一种显示装置，所述显示装置包括：
基底，包括显示区域和位于所述显示区域外部的外围区域，其中，所述显示区域的边缘的第一部分具有弯曲的形状，所述外围区域包括垫区域；
第一布线，在朝向所述第一部分的方向上延伸，使得所述第一布线的第一一端位于所述垫区域中，并且所述第一布线的第一另一端位于所述外围区域中；
第一附加布线，在朝向所述显示区域的方向上延伸，使得所述第一附加布线的第一附加一端电连接到所述第一布线的所述第一另一端，并且所述第一附加布线的第一附加另一端位于所述外围区域中；以及
第一桥接布线，将所述第一布线的所述第一另一端连接到所述第一附加布线的所述第一附加一端。
CN201810178146.3A 2017-06-16 2018-03-05 显示装置 Active CN109148510B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311267783.5A CN117119848A (zh) 2017-06-16 2018-03-05 显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170076813A KR102420079B1 (ko) 2017-06-16 2017-06-16 디스플레이 장치
KR10-2017-0076813 2017-06-16

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311267783.5A Division CN117119848A (zh) 2017-06-16 2018-03-05 显示装置

Publications (2)

Publication Number Publication Date
CN109148510A true CN109148510A (zh) 2019-01-04
CN109148510B CN109148510B (zh) 2023-10-13

Family

ID=61132112

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202311267783.5A Pending CN117119848A (zh) 2017-06-16 2018-03-05 显示装置
CN201810178146.3A Active CN109148510B (zh) 2017-06-16 2018-03-05 显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202311267783.5A Pending CN117119848A (zh) 2017-06-16 2018-03-05 显示装置

Country Status (4)

Country Link
US (2) US10163941B1 (zh)
EP (1) EP3416194B1 (zh)
KR (1) KR102420079B1 (zh)
CN (2) CN117119848A (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102420079B1 (ko) * 2017-06-16 2022-07-13 삼성디스플레이 주식회사 디스플레이 장치
KR102449218B1 (ko) * 2017-09-19 2022-09-30 삼성디스플레이 주식회사 디스플레이 장치
KR102537444B1 (ko) * 2018-05-31 2023-05-30 삼성디스플레이 주식회사 디스플레이 장치
KR102569929B1 (ko) * 2018-07-02 2023-08-24 삼성디스플레이 주식회사 디스플레이 장치
CN109148529B (zh) * 2018-08-20 2021-11-02 武汉华星光电半导体显示技术有限公司 基板及显示装置
KR20200110490A (ko) * 2019-03-13 2020-09-24 삼성디스플레이 주식회사 표시 장치
CN110112169B (zh) * 2019-04-22 2021-04-27 Tcl华星光电技术有限公司 显示面板及其制作方法
KR20200140440A (ko) 2019-06-05 2020-12-16 삼성디스플레이 주식회사 표시장치
KR20210027676A (ko) * 2019-08-30 2021-03-11 삼성디스플레이 주식회사 디스플레이 장치
KR20210078629A (ko) * 2019-12-18 2021-06-29 삼성디스플레이 주식회사 표시장치
KR20210082309A (ko) * 2019-12-24 2021-07-05 삼성디스플레이 주식회사 디스플레이 장치
KR20220006682A (ko) 2020-07-08 2022-01-18 삼성디스플레이 주식회사 표시 패널 및 그것을 포함하는 표시 장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050062046A1 (en) * 2003-07-29 2005-03-24 Kim Sung-Man Thin film array panel and manufacturing method thereof
US20100039357A1 (en) * 2008-08-14 2010-02-18 Cok Ronald S Display device with chiplets
CN103823314A (zh) * 2012-11-19 2014-05-28 乐金显示有限公司 显示装置
US20140217397A1 (en) * 2013-02-01 2014-08-07 Lg Display Co., Ltd. Flexible display substrate, flexible organic light emitting display device and method of manufacturing the same
US9287329B1 (en) * 2014-12-30 2016-03-15 Lg Display Co., Ltd. Flexible display device with chamfered polarization layer
KR20160082883A (ko) * 2014-12-29 2016-07-11 엘지디스플레이 주식회사 디스플레이 장치
CN106449698A (zh) * 2015-08-11 2017-02-22 三星显示有限公司 显示装置
CN106531765A (zh) * 2015-09-14 2017-03-22 三星显示有限公司 显示设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101316791B1 (ko) 2007-01-05 2013-10-11 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 액정 표시 장치, 박막트랜지스터 기판의 제조 방법
KR101712204B1 (ko) 2010-08-30 2017-03-03 엘지디스플레이 주식회사 표시장치 및 그 제조방법
KR102048437B1 (ko) 2013-08-30 2019-11-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그를 이용한 디스플레이 장치
KR102091030B1 (ko) * 2013-10-18 2020-03-19 삼성디스플레이 주식회사 표시장치
KR20150080825A (ko) * 2014-01-02 2015-07-10 삼성디스플레이 주식회사 표시 패널, 이를 포함하는 표시 장치 및 이의 제조 방법
KR102325190B1 (ko) 2015-04-13 2021-11-10 삼성디스플레이 주식회사 터치 패널
KR102420079B1 (ko) * 2017-06-16 2022-07-13 삼성디스플레이 주식회사 디스플레이 장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050062046A1 (en) * 2003-07-29 2005-03-24 Kim Sung-Man Thin film array panel and manufacturing method thereof
US20100039357A1 (en) * 2008-08-14 2010-02-18 Cok Ronald S Display device with chiplets
CN103823314A (zh) * 2012-11-19 2014-05-28 乐金显示有限公司 显示装置
US20140217397A1 (en) * 2013-02-01 2014-08-07 Lg Display Co., Ltd. Flexible display substrate, flexible organic light emitting display device and method of manufacturing the same
KR20160082883A (ko) * 2014-12-29 2016-07-11 엘지디스플레이 주식회사 디스플레이 장치
US9287329B1 (en) * 2014-12-30 2016-03-15 Lg Display Co., Ltd. Flexible display device with chamfered polarization layer
CN106449698A (zh) * 2015-08-11 2017-02-22 三星显示有限公司 显示装置
CN106531765A (zh) * 2015-09-14 2017-03-22 三星显示有限公司 显示设备

Also Published As

Publication number Publication date
KR20180137639A (ko) 2018-12-28
US20180366494A1 (en) 2018-12-20
US10163941B1 (en) 2018-12-25
EP3416194A1 (en) 2018-12-19
KR102420079B1 (ko) 2022-07-13
CN109148510B (zh) 2023-10-13
CN117119848A (zh) 2023-11-24
US10797084B2 (en) 2020-10-06
US20190109156A1 (en) 2019-04-11
EP3416194B1 (en) 2021-02-17

Similar Documents

Publication Publication Date Title
CN109148510A (zh) 显示装置
US20220006054A1 (en) Display apparatus and method of manufacturing the same
US20210028380A1 (en) Display apparatus
US10256284B2 (en) Display device
EP3252838B1 (en) Display apparatus
US10192949B2 (en) Display apparatus having reduced defects
US10115913B2 (en) Display apparatus
US10283574B2 (en) Display apparatus with bending area capable of minimizing manufacturing defects
US10910360B2 (en) Display apparatus
US10256165B2 (en) Bendable display apparatus
CN107275508A (zh) 显示设备
US10546910B2 (en) Display apparatus
CN107731869A (zh) 显示设备
US11672159B2 (en) Display apparatus having dummy contact holes
US11276830B2 (en) Display apparatus
CN110197840A (zh) 显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant