CN109101262A - 一种fpga在线配置方法和系统 - Google Patents

Abstract

本发明提供一种由主控器、CPLD和外部存储器组成的FPGA在线配置方法。其中外部存储器直接与CPLD连接，用于存储FPGA的配置数据；CPLD读取外部存储器中的配置数据并配置FPGA；主控器通过主控接口与CPLD的通信，实现对外部存储器中配置数据的更新与维护。该方法更加灵活通用也更加稳定高效，通过这种配置方法可以实现主控器对FPGA的灵活配置。

Description

一种FPGA在线配置方法和系统

技术领域

本发明总体上涉及计算机技术领域，并且更具体地，涉及一种提高系统初始化效率的FPGA(Field Programmable Gate Array，现场可编程门阵列)在线配置方法和系统。

背景技术

现场可编程门阵列FPGA，它是在PAL(Programmable Array Logic，可编程阵列逻辑)、GAL(Generic Array Logic，通用阵列逻辑)、EPLD(Erasable Programmable LogicDevice，可编程逻辑器件)等可编程器件的基础上进一步发展的产物。FPGA的使用非常灵活，具有丰富的逻辑资源和I/O资源，同一片FPGA通过不同的设计可以产生不同的电路功能。FPGA在通信、数据处理、网络、仪器、工业控制、LED、军事和航空航天等众多领域得到了广泛应用，例如在现代LED显示屏的核心技术应用中，就大量采用了FPGA芯片。

FPGA是基于SRAM(Static Random Access Memory，静态随机存储器)的应用技术，而由于SRAM的易失性，每次系统上电时，必须重新配置数据。目前常用的FPGA的配置方法有两种：

(1)通过配置芯片配置FPGA，这种方法的优点是设计简单，性能稳定，但是其最大缺点是使用不灵活，在需要具有配置文件升级功能的系统中，此方法不适用。

(2)利用复杂可编程逻辑器件CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)来配置FPGA，这种方法如附图1所示，主要由主控器和CPLD组成。系统上电后，主控系统(CPU)读取本地闪存(FLASH)的配置数据，通过主控接口发送给CPLD；CPLD获取配置数据后，通过FPGA配置接口，完成对FPGA的上电配置。它是目前最好的一种FPGA配置方式，其优点是在实现了FPGA的灵活配置的同时，也实现了与主控器接口的多样化，但是该方法在系统上电后，FPGA的逻辑配置完全依赖主控器的操作来实现，配置过程中涉及的环节较多，数据从闪存读出后，需要经过主控接口和FPGA配置接口，所以配置速度慢。

所以，亟需设计一种提高系统初始化效率的FPGA在线配置方法和系统，既能提高FPGA上电配置的效率，又能方便地对FPGA的配置数据进行更新和维护。

发明内容

鉴于上述目的，本发明的实施例提出了一种由主控器、CPLD和闪存组成的FPGA在线配置系统。闪存用于存储FPGA的配置数据；CPLD读取闪存中的配置数据，采用快速被动并行方式(FPP，Fast Passive Parallel)配置FPGA；主控器通过主控接口与CPLD的通信，实现对闪存中配置数据的更新与维护。

基于上述目的，本发明实施例的一方面提供了一种FPGA在线配置方法，其特征在于，包括以下步骤：

上电自动配置FPGA，包括以下步骤：

系统上电后，由CPLD读取外部存储器中的配置数据；

所述CPLD读取所述配置数据后，通过FPGA配置接口对所述FPGA进行配置；以及

完成所述FPGA配置后，使配置系统进入空闲状态；以及在线更新FPGA配置数据。

在一些实施方式中，所述在线更新FPGA配置数据包括以下步骤：

主控器发起存储器选通操作，实现对所述外部存储器的控制；

所述主控器发起存储器擦除操作，删除所述外部存储器中的配置数据；

所述主控器发起配置数据传输启动操作，开始所述配置数据的更新；

所述主控器传输所述配置数据给CPLD，由所述CPLD将所述数据写入所述外部存储器；以及

所述主控器发起配置数据传输结束操作，以完成所述配置数据的更新。

在一些实施方式中，完成所述配置数据的更新后，所述主控器发起所述外部存储器挂起操作，禁止对所述外部存储器操作。

在一些实施方式中，所述CPLD读取所述配置数据后，通过FPGA配置接口对所述FPGA进行配置包括：采用快速被动并行方式配置所述FPGA。

在一些实施方式中，所述主控器通过通用主控接口与所述CPLD通信。

在一些实施方式中，所述CPLD包括寄存器操作接口，所述寄存器操作接口主要提供控制寄存器和状态寄存器。

在一些实施方式中，所述主控器通过所述控制寄存器发起各项操作，并且通过所述状态寄存器监控所述配置系统的操作状态。

在一些实施方式中，所述外部存储器为闪存。

在一些实施方式中，所述CPLD通过闪存读写操作接口实现对所述闪存的读写操作。

本发明实施例的另一方面，还提供了一种用于FPGA在线配置的系统，其特征在于，包括：

主控器，所述主控器用于控制FPGA配置数据的更新；

CPLD，所述CPLD配置为通过通用主控接口与所述主控器通信；

外部存储器，所述外部存储器配置为接受所述CPLD通过读写操作接口对所述外部存储器中的所述配置数据进行的读取和写入；以及

FPGA，所述FPGA配置为经由FPGA配置接口接收所述CPLD的操作指示；

其中，所述系统被配置为使用上述方法来实现FPGA的在线配置。

本发明具有以下有益技术效果：本发明提供的FPGA在线配置方法和系统使得FPGA的上电配置独立于系统的配置过程，即，在没有进行FPGA逻辑更新升级的情况下，FPGA的配置信息来自CPLD从外部存储器读取的逻辑数据，而这个配置过程，主控器可以不用参与和等待并可以完成自己的接口初始化配置，从而提高了系统的初始化性能保障。而且，主控器通过主控接口与CPLD通信，实现对外部存储器中配置数据的更新和维护，方法更加灵活通用也更加稳定有效，可以实现主控器对FPGA的灵活配置。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术中通过CPLD配置FPGA的系统示意图；

图2是根据本发明的一个实施例的用于配置FPGA的系统示意图；

图3是根据本发明的FPGA在线配置方法的流程图。

具体实施方式

以下描述了本公开的实施例。然而，应该理解，所公开的实施例仅仅是示例，并且其他实施例可以采取各种替代形式。附图不一定按比例绘制；某些功能可能被夸大或最小化以显示特定部件的细节。因此，本文公开的具体结构和功能细节不应被解释为限制性的，而仅仅是作为用于教导本领域技术人员以各种方式使用本发明的代表性基础。如本领域普通技术人员将理解的，参考任何一个附图所示出和描述的各种特征可以与一个或多个其他附图中所示的特征组合以产生没有明确示出或描述的实施例。所示特征的组合为典型应用提供了代表性实施例。然而，与本公开的教导相一致的特征的各种组合和修改对于某些特定应用或实施方式可能是期望的。

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。

为了能够解决现有技术中系统上电后，FPGA的逻辑配置完全依赖主控器的操作来实现、配置过程中涉及的环节较多、配置速度慢的问题，提出了一种提高系统初始化效率的FPGA在线配置方法和系统。

本发明的一个实施例提供一种由主控器、CPLD和闪存组成的配置系统，其模块结构如图2所示。图2中闪存用于存储FPGA的配置数据；CPLD读取闪存中的配置数据，采用快速被动并行方式配置FPGA；主控器(例如CPU、微处理器)通过主控接口与CPLD通信，实现对闪存中配置数据的更新和维护。从图2中可以看出，用于保存FPGA的配置数据的闪存处于CPLD的管理之下，在通常的系统上电过程中，CPLD可以直接读取闪存中的配置数据，完成对FPGA的配置操作，而不需要主控器干预。只有在需要对闪存中的配置数据进行修改和升级的时候，主控器才将配置数据通过通用主控接口发送给CPLD，由CPLD完成数据到闪存的写入操作，从而实现FPGA的逻辑升级。

根据本发明的主控器只参与FPGA的配置数据的更新过程。首先，主控器通过CPLD读取闪存中的配置数据，接着通过CPLD将需要更新的配置数据写入闪存中，最后监测配置系统的状态，确保FPGA处于正常工作状态。

复杂可编程逻辑器件CPLD由完全可编程与/或阵列以及宏单元库构成，是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。在本发明中，CPLD包括主控接口、闪存读写操作接口、寄存器操作接口和FPGA配置接口，其中寄存器操作接口主要提供两个寄存器：控制寄存器和状态寄存器。主控器通过控制寄存器设置发起各项操作，并通过状态寄存器监控配置系统的操作状态。

在图2所示的实施例中，主控接口完成CPLD和主控器之间两个方面的数据传输：数据从主控器到CPLD的传输；数据从CPLD到主控器的传输。前者传输的是配置数据和控制器寄存器数据，后者传输的是配置数据和状态寄存器数据。但是应当理解，也可以采用通用接口/总线的方式连接主控器和CPLD，这时主控器是总线的主设备，可以随时发起对总线上任何从设备的读写操作；而CPLD是总线的从设备，等待主设备的读写操作请求。

在根据本发明的一个实施例中，选择了闪存作为CPLD的外挂设备，在配置过程中，CPLD直接读取闪存中的配置数据实现对FPGA的配置，从而减少了配置环节，提高了配置速度。CPLD的闪存读写操作接口模块服从公共闪存接口(CFI，Common Flash Interface)标准，支持目前大多数的闪存。通过闪存读写操作接口，CPLD实现对闪存的读写操作。但是应当理解，本发明中CPLD外挂的闪存可以被其它非易失性存储器所替代。目前比较常用的非易失性存储器有MS卡、SD卡和CF卡等，针对这些不同的非易失性存储器，在CPLD中实现针对性的读写操作逻辑，从而实理对这些存储器的操作。

在根据本发明的一个实施例中，FPGA配置接口模块面向FPGA的配置接口，完成对FPGA的配置。CPLD直接读取闪存中的配置数据后，通过FPGA配置接口、采用快速被动并行方式(FPP，Fast Passive Parallel)配置FPGA。但是应当理解，也可以采用其它的配置方式来配置FPGA，例如被动串行方式(PS，Passive Serial)、主动串行方式(AS，Active Serial)和被动并行异步方式(PPA，Parallel Passive Asynchronous)等。

根据本发明的另一个实施例的一种FPGA在线配置方法的实现过程示意图如附图3所示，具体实施过程如下：

首先，(1)上电自动配置FPGA操作，如附图3中的步骤1-3，具体步骤如下：

步骤1，系统上电；

步骤2，CPLD通过闪存读写操作接口读取闪存中的配置数据，并通过FPGA配置接口完成对FPGA的配置；

步骤3，完成FPGA配置后，配置系统进入空闲状态，等待其他操作请求。

然后，(2)用户在线更新配置数据操作，如附图3中的步骤4-9，具体的操作步骤如下：

步骤4，主控器发起闪存选通操作，实现对闪存的控制；

步骤5，主控器发起闪存擦除操作，删除闪存中的配置数据；

步骤6，主控器发起配置数据传输启动操作，开始配置数据的更新；

步骤7，主控器传输配置数据给CPLD，CPLD将数据写入闪存；

步骤8，主控器发起配置数据传输结束操作，完成配置数据的更新；

步骤9，主控器发起闪存挂起操作，禁止对闪存操作，确保数据安全；

完成更新常态配置数据操作后，配置系统进入空闲状态，等待其他操作请求。

需要特别指出的是，上述FPGA在线配置方法的各个实施例中的各个步骤均可以相互交叉、替换、增加、删减，因此，这些合理的排列组合变换之于FPGA在线配置方法也应当属于本发明的保护范围，并且不应将本发明的保护范围局限在所述实施例之上。

从上述实施例可以看出，本发明实施例提供的FPGA的配置方法的益处在于使得FPGA的上电配置独立于系统的配置过程。在没有进行FPGA逻辑更新升级的情况下，FPGA的配置信息来自CPLD从外部存储器读取的逻辑数据，而这个配置过程，CPU可以不用参与和等待，并可以完成自己的接口初始化配置，从而提高了系统的初始化性能保障。另外，主控器通过主控接口与CPLD通信，实现对外部存储器中配置数据的更新和维护，方法更加灵活通用，也更加稳定有效，通过这种配置方法可以实现主控器对FPGA的灵活配置。

需要特别指出的是，上述一种提高系统初始化效率的FPGA在线配置系统的实施例采用了所述一种提高系统初始化效率的FPGA在线配置方法的实施例来具体说明各模块的工作过程，本领域技术人员能够很容易想到，将这些模块应用到所述一种提高系统初始化效率的FPGA在线配置方法的其他实施例中。当然，由于所述一种提高系统初始化效率的FPGA在线配置的方法实施例中的各个步骤均可以相互交叉、替换、增加、删减，因此，这些合理的排列组合变换之于所述一种提高系统初始化效率的FPGA在线配置的系统也应当属于本发明的保护范围，并且不应将本发明的保护范围局限在所述实施例之上。

所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上所述的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。

此外，尽管已经描述和图示了本公开的具体实施方式，但是本公开不限于如此描述和图示的部分的具体形式或布置。本公开的范围由所附的权利要求、本文以及在不同的申请中提交的任何未来权利要求及其等同范围限定。

Claims (10)

1.一种FPGA在线配置方法，其特征在于，包括以下步骤：

上电自动配置FPGA，包括以下步骤：

系统上电后，由CPLD读取外部存储器中的配置数据；

所述CPLD读取所述配置数据后，通过FPGA配置接口对所述FPGA进行配置；以及

完成所述FPGA配置后，使配置系统进入空闲状态；以及

在线更新FPGA配置数据。

2.根据权利要求1所述的方法，其特征在于，所述在线更新FPGA配置数据包括以下步骤：

主控器发起存储器选通操作，实现对所述外部存储器的控制；

所述主控器发起存储器擦除操作，删除所述外部存储器中的配置数据；

所述主控器发起配置数据传输启动操作，开始所述配置数据的更新；

所述主控器传输所述配置数据给CPLD，由所述CPLD将所述数据写入所述外部存储器；以及

所述主控器发起配置数据传输结束操作，以完成所述配置数据的更新。

3.根据权利要求2所述的方法，其特征在于，完成所述配置数据的更新后，所述主控器发起所述外部存储器挂起操作，禁止对所述外部存储器操作。

4.根据权利要求1所述的方法，其特征在于，所述CPLD读取所述配置数据后，通过FPGA配置接口对所述FPGA进行配置包括：采用快速被动并行方式配置所述FPGA。

5.根据权利要求3所述的方法，其特征在于，所述主控器通过通用主控接口与所述CPLD通信。

6.根据权利要求5所述的方法，其特征在于，所述CPLD包括寄存器操作接口，所述寄存器操作接口主要提供控制寄存器和状态寄存器。

7.根据权利要求6所述的方法，其特征在于，所述主控器通过所述控制寄存器发起各项操作，并且通过所述状态寄存器监控所述配置系统的操作状态。

8.根据权利要求3所述的方法，其特征在于，所述外部存储器为闪存。

9.根据权利要求8所述的方法，其特征在于，所述CPLD通过闪存读写操作接口实现对所述闪存的读写操作。

10.一种用于FPGA在线配置的系统，其特征在于，包括：

主控器，所述主控器用于控制FPGA配置数据的更新；

CPLD，所述CPLD配置为通过通用主控接口与所述主控器通信；

外部存储器，所述外部存储器配置为接受所述CPLD通过读写操作接口对所述外部存储器中的所述配置数据进行的读取和写入；以及

FPGA，所述FPGA配置为经由FPGA配置接口接收所述CPLD的操作指示；

其中，所述系统被配置为使用如权利1-9中任一项所述的方法来实现FPGA在线配置。