CN109075775B - 集成振荡器电路系统 - Google Patents

集成振荡器电路系统 Download PDF

Info

Publication number
CN109075775B
CN109075775B CN201780014237.7A CN201780014237A CN109075775B CN 109075775 B CN109075775 B CN 109075775B CN 201780014237 A CN201780014237 A CN 201780014237A CN 109075775 B CN109075775 B CN 109075775B
Authority
CN
China
Prior art keywords
voltage
capacitor
comparator
source voltage
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780014237.7A
Other languages
English (en)
Other versions
CN109075775A (zh
Inventor
P·A·K·萨万斯
S·达斯
J·E·迈尔斯
D·M·布尔
B·S·桑德胡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ARM Ltd
Original Assignee
ARM Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ARM Ltd filed Critical ARM Ltd
Publication of CN109075775A publication Critical patent/CN109075775A/zh
Application granted granted Critical
Publication of CN109075775B publication Critical patent/CN109075775B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)

Abstract

本文描述的各种实现针对集成电路。集成电路可以包括被布置为提供具有与第一源电压(Vdd)无关的时间周期的时钟信号(CLK)的比较器级(212)、电阻器(R1)、电容器(CI)和有源开关(M1、M2)。可以通过使用按固定比例从第一源电压(Vdd)导出的第二源电压(Vref)来实现无关性。

Description

集成振荡器电路系统
技术领域
本技术涉及集成电路。
背景技术
本技术涉及集成电路。在以下描述中，提供与理解本文描述的各种技术相关的信息。相关技术的讨论绝不应该意味着它是现有技术。一般而言，相关技术可以或可以不被认为是现有技术。因此，应当理解的是，应当从这个角度阅读任何陈述，而不是作为对现有技术的任何承认。
弛豫振荡器(relaxation oscillator)在本领域中是已知的。图1A示出了常规的弛豫振荡器方案100A，其使用施密特(Schmitt)反相器110A以用作高增益滞后比较器，并且如已知的，施密特反相器110A的VIL、VIH(电压输入低和电压输入高)通常被用于设置跳变点(trip point)。但是，VIL/VIH会随PVT(工艺、电压和温度)而显著变化，因此常规振荡器不太稳定。
图1B示出了使用固定参考电压Vref和精密比较器110B的另一种常规弛豫振荡器方案100B。在一些情况下，使用低功率比较器会导致显著的延迟，这会影响振荡器的稳定性。因此，方案100B可以在使用精密比较器110B和与PVT无关的参考发生器112的情况下采用相对较高功率的设计。在这种情况下，可以经由反馈晶体管T采用某种形式的反馈FB来校正固定参考电压Vref或调谐精密比较器110B以改善频率稳定性。但是，固定参考电压Vref是非理想的，并且当供电电压Vdd变化时，固定参考电压Vref通常不能通过针对稳定性的设计很好地执行。因此，方案100B可以进一步使用反馈FB来补偿参考电压Vref的变化，以便实现更好的稳定性。
另一种方案(未示出)可以涉及基于差分电阻器-电容器(RC)网络的弛豫振荡器，其可以用于以设计即正确(correct-by-design)的方式规避电压依赖性。在一些情况下，对供电电压(Vdd)进行差分采样以抵消变化。通常通过使用比较器的虚拟接地作为设置跳变点的参考来避免参考发生器。但是，在实践中，由于内部偏移，比较器的虚拟接地可能远离理想的零点，因此，可以使用斩波来平均偏移的任何影响以由此提高稳定性。但是，在这种方案中，使用差分采样、高功率比较器和环形振荡器增加了功耗，这应当被避免。
附图说明
本文参考附图描述了各种技术的实现。但是，应当理解的是，附图仅图示了本文描述的各种实现，并不意味着限制本文描述的各种技术的实施方式。
图1A-1B图示了本领域中已知的常规弛豫振荡器电路系统的图。
图2-7图示了根据本文描述的各种实现的集成振荡器电路系统的图。
图8图示了根据本文描述的各种实现的用于提供振荡器的方法的过程流程图。
图9A-9C图示了根据本文描述的各种实现的集成振荡器电路系统的各种其它图。
具体实施方式
本文描述的各种实现涉及集成振荡器电路系统。例如，在一些实现中，集成振荡器电路系统可以指使用参考电压(Vref)(诸如固定电源比例的电压参考)和/或用于低功率操作的精密比较器的工作循环(duty-cycling)的与供电电压(Vdd)无关的集成电阻器-电容器(RC)振荡器。在一些场景中，低电压同步数字系统可以被配置为利用在没有晶体参考的情况下运行的超低功率时钟源。这意味着可以使用某种形式的片上振荡器(诸如RC振荡器)，并且因此本文描述的各种实现涉及RC振荡器拓扑和电路。
现在将参考图2-8更详细地描述本文提供的集成振荡器电路系统的各种实现。
图2图示了根据本文描述的各种实现的集成振荡器电路系统200的示意图。集成振荡器电路系统200可以被称为振荡器或振荡器电路。
振荡器电路系统200可以包括第一总线202，其被配置为提供源电压Vdd(即，Vsource、供电电压、输入电压等等)。第一总线202可以被称为第一电压轨，用于从输入电压源向振荡器电路系统200供应电力(即，源电压Vdd)。在各种实现中，输入电压源可以包括电池源(即，Vbat或Vbattery)，诸如例如NiMH电池源或各种其它类型的电池源。另外，振荡器电路系统200可以包括第二总线204，其被配置为提供接地电压Vss(即，Vground、接地电压、接地(GND)等等)。照此，第二总线204可以被称为第二电压轨，用于向振荡器电路系统200提供接地电压Vss或GND。在一些情况下，供电电压Vdd可以指第一电源电压并且接地电压Vss可以指具有与第一电源电压不同的电位的第二电源电压。
振荡器电路系统200可以包括多个级，所述多个级包括第一级210和第二级220。如图2中所示，第一级210和第二级220可以以并联方式耦接在第一总线202和第二总线204之间。但是，可以使用替代实现来实现类似的结果。
第一级210可以包括插置在用于连接到源电压Vdd的第一总线202和用于连接到接地电压Vss的第二总线204之间的比较器级。比较器级210可以被配置为基于源电压Vdd以及经由节点Vc的源电压的固定比例来提供时钟信号CLK。另外，如图2中所示，比较器级210可以包括电压比较器212和分压器214，其被布置为接收源电压Vdd作为第一输入信号、接收节点Vc处的源电压的固定比例作为第二输入信号并基于源电压Vdd以及节点Vc处的源电压的固定比例来提供时钟信号CLK作为输出信号。在各种实现中，电压比较器212可以被称为比较器或时钟比较器。另外，如下面参考图6所描述的，分压器214可以被称为开关电容器网络、电路或级。
在一些实现中，电压比较器212可以被实现为运算放大器(op amp)，其被配置为经由正电源输入Vs+接收源电压Vdd并且经由负电源输入Vs-接收接地电压Vss。电压比较器212还可以被配置为经由非反相输入V+从分压器214接收电压参考信号Vref并且经由反相输入V-从第二级220接收节点Vc处的电压源的固定比例。另外，电压比较器212还可以被配置为经由输出Vout输出时钟信号CLK。在一些其它实现中，电压比较器212可以被实现为或被称为精密比较器。
在一些实现中，在操作期间，电压比较器212可以被配置为感测电容器C1的电压电平何时接近或等于或至少大于节点Vc处的源电压的固定比例并且使用时钟信号CLK的电压电平来切换晶体管M1、M2，以允许将电容器C1充电到源电压Vdd。另外，在一些其它实现中，在操作期间，电压比较器212可以被配置为感测电容器C1的电压电平何时接近或等于源电压Vdd并且使用时钟信号CLK的电压电平来切换晶体管M1、M2，以允许将电容器C1放电到节点Vc处的源电压的固定比例。
分压器214可以被配置为接收源电压Vdd作为输入信号，以预定量分压源电压Vdd，并且然后基于被分压的源电压将源电压Vdd的一部分(或其部分)作为参考电压Vref提供给电压比较器212。另外，在一些其它情况下，时钟信号CLK可以被实现为从电压比较器212到分压器214的反馈信号FB。因此，这个反馈信号FB可以被分压器214用来调整、调节或维持参考电压Vref至接近或等于被分压的源电压，诸如例如大约为源电压Vdd的三分之一(1/3)。
第二级220可以包括插入在用于连接到源电压Vdd的第一总线202与用于连接到接地电压Vss的第二总线204之间电阻器-电容器(RC)级。RC级220可以被称为弛豫电路或级。RC级220可以包括电阻器R1、电容器C1以及多个晶体管M1、M2，其被布置为通过基于由比较器级210提供的时钟信号CLK的电压电平在通过电阻器R1的对电容器C1的充电和放电之间进行切换来提供节点Vc处的源电压的固定比例。在一些实现中，电阻器R1和电容器C1可以并列布置。另外，多个晶体管M1、M2可以包括第一晶体管M1和第二晶体管M2，并且如图2中所示，电阻器R1和电容器C1可以部署在第一晶体管M1和第二晶体管M2之间。
在一些情况下，当时钟信号CLK的电压电平接近或等于节点Vc处的源电压的固定比例时，晶体管M1、M2可以被配置为切换以将电容器C1充电到源电压Vdd。在一些其它情况下，当时钟信号CLK的电压电平接近或等于源电压Vdd时，晶体管M1、M2可以被配置为切换以将电容器C1放电到节点Vc处的源电压的固定比例。
另外，在一些实现中，RC级220可以被配置为在电容器C1的放电期间提供电阻器-电容器弛豫阶段。例如，在电阻器-电容器弛豫阶段期间，RC级220可以被配置为调节电容器C1的放电，以便帮助比较器级210提供作为与源电压Vdd无关的输出信号的时钟信号CLK。
在各种实现中，第一总线202可以被配置为提供源电压Vdd，并且参考电压Vref可以在源电压Vdd的大约三分之一(1/3)的范围内。如本文所述，这些级中的每一个可以利用一个或多个电路部件，所述一个或多个电路部件可以被配置为与第一和第二电源电压中的一个或多个一起操作。
在一些实现中，第一晶体管M1和第二晶体管M2可以包括互补晶体管。例如，第一晶体管M1和第二晶体管M2可以包括金属氧化物半导体(MOS)晶体管，并且第一晶体管M1可以包括p-型MOS(PMOS)晶体管，而第二晶体管M2可以包括n-型MOS(NMOS)晶体管。在其它实现中，可以反转第一晶体管M1和第二晶体管M2的放置，并且电阻器R1、电容器C1以及第一晶体管M1和第二晶体管M2可以被布置为执行如本文参考RC级220所描述的类似的功能。
根据本文描述的各种实现，图2指与Vdd无关的RC振荡器，其被配置为通过使用作为Vdd的固定比例的参考来实现Vdd无关性。另外，Vdd的固定比例是从RC级220获得的并且与PVT无关。
在一些实现中，图2的振荡器电路系统200可以以下列方式操作。在先验CLK＝0的情况下，Vc快速充电到Vdd。比较器210感测Vc＞Vref，并且CLK被拉高。在一些情况下，CLK(0→1)延迟可以足以使Vc充电到Vdd(当M1的尺寸相应设计时)。一旦CLK为高，RC弛豫阶段就可以开始。当Vc放电并命中Vc＝VDD/3时，比较器210将CLK拉低。重复这个过程。另外，分压器或开关电容器级214可以是自定时的。
图3图示了根据本文描述的各种实现的集成振荡器电路系统300的示意图。如图3中所示，可以用多级实现集成振荡器电路系统300，其可以被称为振荡器或振荡器电路。
在一个实现中，图3的振荡器电路系统300可以包括图2的振荡器电路系统200并结合一个或多个附加的器件或部件，包括例如设置在比较器级210中的低功率、低精度粗略比较器X1、施密特触发器X2和第三晶体管M3。如图3中所示，第三晶体管M3可以部署在第一总线202和电压比较器212(X0)的正电源输入Vs+之间，以便在被激活时将电压源Vdd提供给正电源输入Vs+。第三晶体管M3可以包括PMOS晶体管。粗略比较器X1可以部署在电压比较器212(X0)的非反相输入V+和第三晶体管M3的栅极之间。施密特触发器X2可以耦接到电压比较器212的输出Vout(X0)。另外，粗略比较器X1的输出可以耦接到施密特触发器X2。
在一些情况下，图3的振荡器电路系统300可以被配置为将精密电压比较器212(X0)实现为用于低功率操作的工作循环比较器。例如，观察到可以仅当Vc在Vref附近或接近Vref时才需要比较，可以将工作循环应用于电压比较器212(X0)，以提供改进的精度和低功率操作。相反，可以使用粗略低功率比较器来及时激活电压比较器212(X0)以用于精确比较。
在一些实现中，图3的振荡器电路系统300可以以下列方式操作。粗略比较器X1可以被用于执行粗略比较。当第一粗略比较器X1的Vc＞VIL时，可以例如用第三晶体管M3来功率门控电压比较器212(X0)。电压比较器212(X0)可以仅在VIL＝＞Vc＝＞Vref时接通。在一些情况下，VIL随PVT的变化可能影响工作循环比，因此，仅功率可能受影响而振荡器电路300的稳定性不受影响。另外，粗略比较器X1的VIL可以被设计为跨PVT大于Vref。更进一步，当电压比较器212(X0)由于其输出Vout为三态(tri-stated)而被功率门控时，可以提供输出钳位达持续时间。在这种情况下，施密特触发器X2可以与电压比较器212(X0)的输出Vout串联部署，以提供输出钳位。
如图3中所示，Vcdig是指从粗略比较器X1提供给第三晶体管M3的栅极的功率门控信号，并且cmp是指电压比较器212(X0)的输出Vout。在一些情况下，当Vcdig为高时，cmp可能无效达持续时间。另外，在这个阶段期间CLK可以被钳位到Vdd，但是当Vc＝VDD/3时可以允许CLK转变。在这种情况下，定时与Vdd无关。但是，实际上，在cmp上升与Vcdig之间可以存在竞争，并且在关闭电压比较器(X0)之前cmp可以被钳位到正确的状态。
图4图示了根据本文描述的各种实现的集成振荡器电路系统400的示意图。如图4中所示，可以用多级实现集成振荡器电路系统400，其可以称为振荡器或振荡器电路。
在一个实现中，图4的振荡器电路系统400可以包括图3的振荡器电路系统300并结合一个或多个附加的器件或部件，包括例如设置在比较器级210中的第四晶体管M4以及多个逻辑器件440、442、444、446、448、450。如图4中所示，第四晶体管M4可以部署在第一总线202和电压比较器212(X0)的输出Vout(Qcmp)之间，以便在被激活时将电压源Vdd提供给输出Vout(Qcmp)。第四晶体管M4可以包括PMOS晶体管。在一些情况下，第二电容器C2可以耦接在电压比较器212(X0)的反相输入Vs-与第二总线204(Vss)之间。在一些情况下，粗略比较器X1可以被实现为施密特触发器。照此，在一些实现中，图4的振荡器电路系统400可以包括第一施密特触发器X1和第二施密特触发器X2。
另外，振荡器电路系统400可以包括具有与非(NAND)门442、444的RS锁存器416。第一施密特触发器X1的输出可以耦接到第四晶体管M4的栅极、反相器450的输入以及第一与非门442的输入。反相器450可以耦接并部署在第一施密特触发器X1的输出和第三晶体管M3的栅极之间。第二施密特触发器X2的输出可以耦接到反相器440的输入，并且反相器440的输出可以耦接到第二与非门444的输入。第一与非门442的输出(Q)可以耦接到第二与非门444的另一个输入，并且类似地，第二与非门444的输出可以耦接到第一与非门442的另一个输入。第一与非门442的输出(Q)可以耦接到反相器446的输入，反相器446的输出可以耦接到反相器448的输入，并且反相器448的输出可以耦接到RC级220的第一晶体管M1和第二晶体管M2的栅极。如图所示，第二与非门444的输出可以被配置为提供时钟信号CLK和反馈信号FB到分压器214。
在一些实现中，分压器214可以使用MOS电容器(例如，如图6中所示)，并且第二电容器C2可以被选择以避免可能影响稳定性的开关电容器(SC)波动。可以采用RS锁存器416来确保CLK设置和复位分别由Vc和cmp(Vout)规定，从而避免竞争。RS锁存器416之后的反相器446、448可以用来提供足够的延迟，使得尽管一旦Vc命中第一施密特触发器X1的VIH，第一施密特触发器X1就发起RS锁存器416的复位，Vc仍然达到Vdd。下面的图5示出了第一施密特触发器X1的内部电路系统的一种实现，其可以是常规施密特触发器的低功率变体。图5中第一施密特触发器X1的设计可以限制通过第一施密特触发器X1的短路电流，并且反相器446、448由于通过mp1或mn1的泄漏电流而切换。
图5图示了根据本文描述的各种实现的用于实现图4的振荡器电路系统400的第一施密特触发器X1的电路系统500的示意图。
如图5中所示，电路系统500可以包括多个PMOS和NMOS晶体管mp1、mp2、mp3、mn1、mn2、mn3，这些晶体管被布置为实现图4的第一施密特触发器X1。例如，第一PMOS晶体管mp1可以耦接在Vdd与第二PMOS晶体管mp2和第三PMOS晶体管mp3之间，并且第一NMOS晶体管mn1可以耦接在第二NMOS晶体管mn2和第三NMOS晶体管mn3与Vss之间。第一施密特触发器X1的输入Vin可以耦接到第二PMOS晶体管mp2的栅极和第二NMOS晶体管mn2的栅极。第一施密特触发器X1的输出Vf可以耦接到第一PMOS晶体管mp1的栅极和第一NMOS晶体管mn1的栅极，并且输出Vf也可以耦接在第三PMOS晶体管mp3和第三NMOS晶体管nm3之间。另外，第三PMOS晶体管mp3和第三NMOS晶体管mn3的栅极可以耦接在第二PMOS晶体管mp2和第二NMOS晶体管mn2之间。
图6图示了根据本文描述的各种实现的用于实现在图4的振荡器电路系统400中的分压器214的电路系统600的示意图。
如图6中所示，电路系统600可以涉及开关电容器级，并且可以包括多个开关
Figure GDA0002323006470000091
和多个电容器C11、C12，其被布置为实现图2、3和/或4的振荡器电路系统400中的分压器214。开关电容器级214可以被称为分压器，诸如例如，在一些实现中，被称为3分压(BY3)分压器。在一些情况下，开关
Figure GDA0002323006470000092
可以用PMOS和NMOS晶体管实现。第一n型开关
Figure GDA0002323006470000093
可以耦接在Vdd和第一p型开关
Figure GDA0002323006470000094
之间。第一p型开关
Figure GDA0002323006470000095
可以耦接在第一n型开关
Figure GDA0002323006470000096
和第二p型开关
Figure GDA0002323006470000101
之间。第一电容器C11的端子可以耦接到第一n型开关
Figure GDA0002323006470000102
和第一p型开关
Figure GDA0002323006470000103
之间的节点，并且第一电容器C11的另一个端子可以耦接到第三p型开关
Figure GDA0002323006470000104
第二n型开关
Figure GDA0002323006470000105
可以耦接到第一p型开关
Figure GDA0002323006470000106
和第二p型开关
Figure GDA0002323006470000107
之间的节点，并且还耦接到第三p型开关
Figure GDA0002323006470000108
第二n型开关
Figure GDA0002323006470000109
与第一电容器C11并联耦接。第三p型开关
Figure GDA00023230064700001010
耦接在第一电容器C11和Vss之间。第二电容器C12的端子可以耦接到第一p型开关
Figure GDA00023230064700001011
和第二p型开关
Figure GDA00023230064700001012
之间的节点，并且第二电容器C12的另一个端子可以耦接到第四p型开关
Figure GDA00023230064700001013
第三n型开关
Figure GDA00023230064700001014
可以耦接在第二p型开关
Figure GDA00023230064700001015
Figure GDA00023230064700001016
与第二电容器C12和第四p型开关
Figure GDA00023230064700001017
之间的节点之间。第四p型开关
Figure GDA00023230064700001018
可以耦接在第二电容器C12和Vss之间。
图7图示了根据本文描述的各种实现的集成振荡器电路系统700的示意图。如图7中所示，可以用多级实现集成振荡器电路系统700，其可以被称为振荡器或振荡器电路。在一些情况下，斩波的常见问题可以指由时钟注入引入的误差。这种设计对于时钟注入噪声是健壮的，因为比较器212可以在斩波开关启动(fire)时关闭。
在一个实现中，图7的振荡器电路系统700可以包括图4的振荡器电路系统400并结合一个或多个附加的器件或部件，包括例如另一个时钟分频器458和逻辑器件440、446、448，其可以被实现为施密特触发器。时钟分频器458可以是触发器(flip-flop)，其可以用作被配置为提供被2分频的时钟信号(即，CLK/2)的时钟信号分频器。如图7中所示，时钟分频器458可以部署在第二与非门444的输出和比较器或时钟比较器212(X0)的输出Vout(Qcmp)之间。另外，时钟分频器458可以部署在第二与非门444的输出与时钟比较器212(X0)的输入Vs+、Vs-之间并跨时钟比较器212(X0)的输入Vs+、Vs-。在一些情况下，如图7中所示，可以移除第四晶体管M4。
在一些实现中，振荡器电路系统700可以被配置有斩波，以抵消比较器偏移。在图7中，可以在振荡器电路系统700中采用斩波，以将周期抖动转换成工作循环抖动，以改进稳定性。用于SC参考的时钟CLK的缺失可以引入启动延迟，这在某些应用中会是不期望的。这可以通过具有可在振荡启动(kick-in)后被禁用的粗略启动振荡器来克服。另外，可以使用从主时钟的分频版本导出的时钟来实现自定时，以便针对功率来权衡频率稳定性。在一些情况下，对这里描述的方案的扩展可以实现Vref＞Vdd/2。
图8图示了根据本文描述的各种实现的用于提供振荡器的方法的过程流程图。
应当理解的是，虽然方法800指示操作的特定执行次序，但是在一些示例中，操作的某些部分可以以不同的次序执行，并且可以在不同的系统上执行。在一些其它示例中，可以将一个或多个附加操作和/或步骤添加到方法800。类似地，可以省略一些操作和/或步骤。在一个实现中，参考图2描述下面的步骤810-850。但是，在各种其它实现中，下面的步骤810-850可以应用于图3-7中的任何一个。
在方框810处，方法800可以提供源电压。源电压可以指输入电压，诸如例如Vdd或Vsource。在方框820处，方法800可以基于在通过电阻器的对电容器的充电和放电之间进行切换来提供源电压的固定比例(或部分)。在方框830处，方法800可以基于源电压和源电压的固定比例来生成或提供时钟信号。另外，在方框840，方法800可以在时钟信号的电压电平接近或等于源电压的固定比例时使用时钟信号将互补晶体管从第一状态切换到第二状态，以便将电容器充电到源电压。在方框850处，方法800可以在时钟信号的电压电平接近或等于输入电压时使用时钟信号将互补晶体管从第二状态切换到第一状态，以将电容器放电到源电压的固定比例。
在一些实现中，方法800可以包括以预定量分压源电压，基于经分压的源电压提供参考电压，以及基于源电压、参考电压和源电压的固定比例生成时钟信号。该预定量可以是三(3)。方法800可以包括并联布置电阻器和电容器，并且方法800可以包括在互补晶体管之间部署电阻器和电容器。另外，方法800可以包括布置电阻器、电容器和互补晶体管，以在电容器放电期间提供电阻器-电容器弛豫阶段。在一些情况下，在电阻器-电容器弛豫阶段期间，调节电容器的放电以便有助于提供作为与输入电压无关的输出的时钟信号。
图9A-9C图示了根据本文描述的各种实现的集成振荡器电路系统的各种其它图。特别地，图9A图示了具有控制块或控制电路902的集成振荡器电路系统900A，图9B图示了具有延迟块或延迟电路912的集成振荡器电路系统900B，并且图9C同时了具有调节块或调节电路922的集成振荡器电路系统900C。如所示，集成振荡器电路系统900A、900B、900C可以是图3的集成振荡器电路系统300的变体实现，其中类似的部件具有类似的功能。
如图9A中所示，控制块902可以被配置为接收一个或多个输入信号，诸如例如时钟信号CLK和从粗略比较器X1提供的功率门控信号Vcdig。另外，如图9A中所示，控制块902可以被配置为向电压比较器212(XO)、分压器214和/或电阻器-电容器(RC)块904提供控制信号。RC块904可以包括电阻器R1和电容器C1。
与时钟信号CLK相比，来自X1的粗略比较器输出可以不太与VDD和温度无关。例如，X1的输出可以包括高电压Vcdig(VCDIG_HV)和低电压Vcdig(VCDIG_LV)，它们是分别在高电压和低电压处具有关断时间Thv和Tlv的粗略比较器输出。但是，时钟信号CLK可以具有与VDD无关的周期。这种相关变化可以允许功率门控信号Vcdig用作脉冲宽度调制信号，其中脉冲宽度表示电压和温度的组合效应。因此，在一些情况下，控制块902可以被配置为使用这种信息来改进振荡器电路系统900A的稳定性或降低其功率。
因此，在各种实现中，图9A的集成振荡器电路系统900A可以涉及使用控制块902以使用功率门控信号Vcdig来控制电压比较器212(X0)、分压器214和/或第二级220(例如，经由RC块904)中的一个或多个的行为的方案。在这些情况下，功率门控信号Vcdig可以表现为脉冲宽度调制信号，其中振荡器频率作为载波，并且源电压和/或温度作为调制源。因此，功率门控信号Vcdig可以代表源和/或温度，并且可以使用功率门控信号Vcdig来修改电路行为以改进性能。
如图9B中所示，可以实现延迟块912以替换粗略比较器X1。在这种情况下，如所示，延迟块912可以部署在电压比较器212(X0)的非反相输入V+和第三晶体管M3的栅极之间。集成振荡器电路系统900B可以被配置为使用来自延迟块912的粗略延迟线代替粗略比较器X1。在一些实现中，粗略延迟线可以处于比粗略电压比较器更低的功率(例如，泄漏控制延迟)。通过使用延迟块912，可以调谐跨所关注的电压和温度范围的延迟，例如，使得定时延迟Tdelay的周期小于时钟信号CLK的周期。在这种情况下，延迟可以由时钟信号CLK的上升沿发起。在一些实现中，在低电压处，定时延迟Tdelay可以较长，而在较高电压处，定时延迟Tdelay可以较短。但是，在一些其它实现中，只要粗略比较器X1能够及时为精密比较器212(X0)上电，时钟信号CLK的周期就可以保持不受影响。
因此，在各种实现中，图9B的集成振荡器电路系统900B可以指图3中的粗略比较器X1被替换为可复位延迟元件(诸如例如延迟块912)的方案。在这个实例中，延迟块912可以提供小于振荡时间周期的延迟时间，并且可以由时钟信号CLK的上升沿来复位延迟时间。
如图9C中所示，调节块922可以部署在施密特触发器X2的输出和分压器214之间。因此，调节块922可以被配置为接收例如作为来自施密特触发器X2的输出的时钟信号CLK。在这种情况下，如所示，调节块922部署在反馈路径上，以确保集成振荡器电路系统900C跨(PVT)角保持功能。在各种实现中，调节块922可以被配置为但不限于非重叠时钟发生器、电平移位器、时钟门控电路、滤波器、分频器和/或类似电路中的任何。
因此，在各种实现中，图9C的集成振荡器电路系统900C可以涉及在提供到分压器214的时钟信号CLK线上使用调节块922。在各种实现中，调节块922可以被配置为修改时钟信号CLK的性质。例如，一个或多个非重叠时钟发生器可以被配置为分离作为来自施密特触发器X2的输出提供的反馈信号(即，时钟信号CLK)。
本文描述的是集成电路的各种实现。在一些实现中，集成电路可包含被布置为提供具有与第一源电压无关的时间周期的时钟信号的比较器级、电阻器、电容器和有源开关。可以通过使用按固定比例从第一源电压导出的第二源电压来实现无关性。
本文描述的是振荡器的各种实现。在一些实现中，振荡器可以包括分压器，该分压器被配置为以预定量分压源电压并且基于经分压的输入电压提供参考电压。振荡器可以包括具有电阻器、电容器、第一晶体管和第二晶体管的电容器弛豫电路，其被布置成通过在通过电阻器的电容器的充电和放电之间进行切换来提供输入电压的固定比例。振荡器可以包括电压比较器，该电压比较器被配置为接收参考电压作为第一输入、接收输入电压的固定比例作为第二输入，并且基于第一和第二输入提供时钟信号作为输出。
本文描述的是用于提供源电压、基于在通过电阻器的电容器的充电和放电之间的切换来提供源电压的固定比例以及基于源电压和源电压的固定比例生成时钟信号的方法的各种实现。该方法可以包括：当时钟信号的电压电平接近或等于源电压的固定比例时，使用时钟信号将互补晶体管从第一状态切换到第二状态，以将电容器充电到源电压。该方法可以包括：当时钟信号的电压电平接近或等于输入电压时，使用时钟信号将互补晶体管从第二状态切换到第一状态，以将电容器放电到源电压的固定比例。
本文提供的讨论针对某些具体实现。应当理解的是，提供本文提供的讨论的目的是使本领域普通技术人员能够制作和使用通过权利要求的主题在本文中限定的任何主题。
应当意图的是，权利要求的主题不限于本文提供的实现和说明，而是包括那些包括根据权利要求的实现的部分和不同实现的要素的组合的实现的修改形式。应当认识到的是，在任何此类实现的开发中，如在任何工程或设计项目中那样，应当做出许多特定于实现的决策以实现开发者的具体目标，诸如遵守与系统相关的和与业务相关的约束，这些开发者的具体目标可能因实现而异。而且，应当认识到的是，这种开发努力可能是复杂且耗时的，但是对于受益于本公开的普通技术人员来说仍然是设计、构造和制造的常规工作。
已经详细参考了各种实现，其示例在附图和图示中示出。在以下详细描述中，阐述了许多具体细节以提供对本文提供的公开的透彻理解。但是，本文提供的公开可以在没有这些具体细节的情况下实践。在一些其它实例中，没有详细描述众所周知的方法、过程、部件、电路和网络，以免不必要地模糊实施例的细节。
还应当理解的是，虽然本文可以使用术语第一、第二等来描述各种要素，但是这些要素不应当受这些术语的限制。这些术语仅仅用来区分一个要素与另一个要素。例如，第一要素可以被称为第二要素，并且类似地，第二要素可以被称为第一要素。第一要素和第二要素都分别是要素，但它们不被认为是同一个要素。
本文提供的公开的描述中使用的术语的目的是描述特定实现，并且不旨在限制本文提供的公开。如在本文提供的公开的描述和所附权利要求中所使用的，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文另有明确说明。本文使用的术语“和/或”设计并涵盖一个或多个相关联列出的项的任何和所有可能组合。当在本说明书中使用时，术语“包括”、“包括”、“包括”和/或“包含”指定所陈述的特征、整数、步骤、操作、要素和/或部件的存在，但是不排除一个或多个其它特征、整数、步骤、操作、要素、部件和/或其组的存在或添加。
如本文所使用的，取决于上下文，术语“如果”可以被解释为意味着“当…时”或“在…时”或“响应于确定”或“响应于检测到”。类似地，取决于上下文，短语“如果确定”或“如果检测到[所陈述的条件或事件]”可以被解释为意味着“在确定时”或“响应于确定”或“在检测到[所陈述的条件或事件]时”或“响应于检测到[所陈述的条件或事件]”。术语“上”和“下”、“上部”和“下部”、“向上”和“向下”、“下方”和“上方”以及指示在给定点或元件上方或下方的相对位置的其它类似术语可以与本文描述的各种技术的一些实现结合使用。
虽然前述内容针对本文描述的各种技术的实现，但是可以根据本文的公开内容设计其它和另外的实现，这可以由随后的权利要求来确定。
虽然以特定于结构特征和/或方法动作的语言描述了主题，但是应当理解的是，所附权利要求中限定的主题不必限于上述具体特征或动作。更确切地说，公开上述具体特征和动作作为实现权利要求的示例形式。

Claims (20)

1.一种集成电路，包括：
比较器级，其基于第一源电压以及第一源电压的固定比例提供时钟信号；以及
电阻器、电容器和有源开关，与所述比较器级一起布置以提供具有基于第二源电压的时间周期的所述时钟信号，
其中第二源电压按所述固定比例从第一源电压导出，以及
其中所述比较器级包括第一电压比较器和开关电容器网络，并且其中第二源电压使用所述开关电容器网络导出为参考电压，并且其中所述第一电压比较器被实现为用于低功率操作的工作循环比较器，以及
其中所述比较器级包括施密特触发器，所述施密特触发器与所述第一电压比较器的输出串联部署以为所述时钟信号提供输出钳位，以及
其中所述比较器级包括第二电压比较器，所述第二电压比较器具有耦接到所述施密特触发器的输入端的输出，以便操作所述施密特触发器并且控制所述时钟信号的输出钳位。
2.如权利要求1所述的集成电路，还包括控制部件，该控制部件被配置为修改所述比较器级、所述电阻器和所述电容器中的一个或多个的行为，以便降低功耗。
3.如权利要求2所述的集成电路，其中所述控制部件包括功率门控部件，该功率门控部件被配置为在所述时间周期期间对所述比较器级进行工作循环。
4.如权利要求1所述的集成电路，其中所述第一电压比较器被布置为接收所述电容器两端的电压作为第一输入信号并接收第二源电压作为第二输入信号，以及基于所述电容器两端的电压和第二源电压提供所述时钟信号作为输出信号。
5.如权利要求1所述的集成电路，其中所述第一电压比较器被配置为感测所述电容器的电压电平何时接近或等于或至少大于第二源电压，并使用所述时钟信号的电压电平来切换所述有源开关，以便允许将所述电容器充电到第一源电压。
6.如权利要求1所述的集成电路，其中所述第一电压比较器被配置为感测所述电容器的电压电平何时接近或等于第一源电压，并使用所述时钟信号的电压电平来切换所述有源开关，以便允许将所述电容器放电到第二源电压。
7.如权利要求1所述的集成电路，其中所述开关电容器网络被配置为接收第一源电压作为输入信号、以预定量对第一源电压进行分压以及向所述第一电压比较器提供第一源电压的一部分作为所述参考电压。
8.如权利要求1所述的集成电路，还包括调节电路，该调节电路被配置为接收所述时钟信号、修改所述时钟信号的行为，以及基于经修改的时钟信号向所述开关电容器网络提供反馈信号。
9.如权利要求1所述的集成电路，其中所述电容器被配置为通过所述电阻器进行充电或放电从而产生弛豫阶段，并且其中所述电阻器和所述电容器并联布置。
10.如权利要求1所述的集成电路，其中所述有源开关包括第一晶体管和第二晶体管，并且其中所述电阻器部署在第一晶体管和第二晶体管之间。
11.一种振荡器，包括：
分压器，被配置为以预定量分压源电压并基于经分压的源电压提供参考电压；
电容器弛豫电路，具有电阻器、电容器、第一晶体管和第二晶体管，所述电阻器、所述电容器、第一晶体管和第二晶体管被布置为通过在通过所述电阻器的所述电容器的充电和放电之间进行切换来提供源电压的固定比例；
第一电压比较器，被配置为接收所述参考电压作为第一输入、接收所述源电压的固定比例作为第二输入以及基于第一输入和第二输入提供时钟信号作为输出；
施密特触发器，与所述第一电压比较器的输出串联部署以为所述时钟信号提供输出钳位；以及
第二电压比较器，具有耦接到所述施密特触发器的输入端的输出，以便操作所述施密特触发器以及控制所述时钟信号的输出钳位，
其中所述分压器包括开关电容器网络，并且其中所述参考电压使用所述开关电容器网络导出，以及
其中所述第一电压比较器被实现为用于低功率操作的工作循环比较器。
12.如权利要求11所述的振荡器，其中：
当所述时钟信号的电压电平接近或等于所述源电压的固定比例时，所述第一电压比较器使用所述时钟信号将第一晶体管和第二晶体管从第一操作状态切换到第二操作状态，以将所述电容器充电到所述源电压，以及
当所述时钟信号的电压电平接近或等于所述源电压时，所述第一电压比较器使用所述时钟信号将第一晶体管和第二晶体管从第二操作状态切换到第一操作状态，以将所述电容器放电到所述源电压的固定比例。
13.如权利要求11所述的振荡器，还包括功率门控部件，该功率门控部件被配置为对所述第一电压比较器进行工作循环，以便降低功耗。
14.如权利要求11所述的振荡器，其中所述电阻器和所述电容器并联布置，并且其中所述电阻器部署在第一晶体管和第二晶体管之间，并且其中第一晶体管和第二晶体管是互补的。
15.如权利要求11所述的振荡器，其中所述弛豫电路被配置为提供所述电容器的电阻器-电容器弛豫阶段。
16.一种用于提供振荡器的方法，包括：
提供源电压；
基于在通过电阻器的电容器的充电和放电之间的切换来提供所述源电压的固定比例；
使用开关电容器网络导出参考电压；
基于所述参考电压以及所述源电压的固定比例从第一电压比较器生成时钟信号，其中所述第一电压比较器被实现为用于低功率操作的工作循环比较器；
当所述时钟信号的电压电平接近或等于所述源电压的固定比例时，使用所述时钟信号将互补晶体管从第一状态切换到第二状态，以将所述电容器充电到源电压；
当所述时钟信号的电压电平接近或等于源电压时，使用所述时钟信号将互补晶体管从第二状态切换到第一状态，以将所述电容器放电到所述源电压的固定比例；
用施密特触发器钳位所述时钟信号，所述施密特触发器与所述第一电压比较器的输出串联部署；以及
用具有耦接到所述施密特触发器的输入端的输出的第二电压比较器来操作所述施密特触发器，以便控制所述时钟信号的钳位。
17.如权利要求16所述的方法，还包括对所述第一电压比较器进行工作循环，以便降低功耗。
18.如权利要求16所述的方法，还包括：
使用所述开关电容器网络以预定量分压所述源电压；
基于经分压的源电压来提供所述参考电压；以及
基于所述参考电压以及所述源电压的固定比例来生成所述时钟信号。
19.如权利要求16所述的方法，还包括：
将所述电阻器和所述电容器并联布置；以及
将所述电阻器部署在所述互补晶体管之间。
20.如权利要求16所述的方法，还包括：
布置所述电阻器、所述电容器和所述互补晶体管，以在所述电容器的放电期间提供电阻器-电容器弛豫阶段，
其中，在所述电阻器-电容器弛豫阶段期间，调节所述电容器的放电，以便有助于提供作为与源电压无关的输出的所述时钟信号。
CN201780014237.7A 2016-01-28 2017-01-19 集成振荡器电路系统 Active CN109075775B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/009,556 US9831831B2 (en) 2016-01-28 2016-01-28 Integrated oscillator circuitry
US15/009,556 2016-01-28
PCT/GB2017/050116 WO2017129947A1 (en) 2016-01-28 2017-01-19 Integrated oscillator circuitry

Publications (2)

Publication Number Publication Date
CN109075775A CN109075775A (zh) 2018-12-21
CN109075775B true CN109075775B (zh) 2020-05-19

Family

ID=57909797

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780014237.7A Active CN109075775B (zh) 2016-01-28 2017-01-19 集成振荡器电路系统

Country Status (5)

Country Link
US (1) US9831831B2 (zh)
KR (1) KR102004282B1 (zh)
CN (1) CN109075775B (zh)
TW (1) TWI713301B (zh)
WO (1) WO2017129947A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10128794B2 (en) * 2016-09-29 2018-11-13 Macronix International Co., Ltd. Feedback compensated oscillator
JP6788850B2 (ja) * 2017-12-15 2020-11-25 富士電機株式会社 コンパレータと、そのコンパレータを用いた発振器回路
CN108599741B (zh) * 2018-05-15 2023-08-25 高玉琴 占空比可控的方波发生器
US10747382B2 (en) * 2018-10-29 2020-08-18 Stmicroelectronics Asia Pacific Pte Ltd Highly accurate synchronized charge pump for capacitive touch screen system
KR20210068905A (ko) * 2019-12-02 2021-06-10 삼성전자주식회사 완화 발진기 및 완화 발진기의 제어 방법
WO2021137693A1 (en) * 2019-12-31 2021-07-08 Mimos Berhad Integrated rc oscillator for generating an oscillation signal with a trimming signal
US11699993B2 (en) * 2020-09-15 2023-07-11 Micron Technology, Inc. Signal sampling with offset calibration
US11476838B1 (en) * 2021-06-29 2022-10-18 Nxp B.V. Low power free running oscillator

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6163190A (en) * 1998-06-22 2000-12-19 Ricoh Company, Ltd. Hysteresis comparator circuit consuming a small current
CN103066951A (zh) * 2011-10-21 2013-04-24 上海华虹Nec电子有限公司 全条件下实现产生高稳定性频率的振荡器结构
EP2887545A1 (en) * 2013-12-17 2015-06-24 ams AG Oscillator circuit
CN105259582A (zh) * 2014-07-09 2016-01-20 意法半导体股份有限公司 用于对接lc传感器的方法和相关系统

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3742384A (en) * 1971-06-07 1973-06-26 Texas Instruments Inc Variable frequency oscillator
JPS581564B2 (ja) * 1974-04-03 1983-01-12 三洋電機株式会社 パルスハツシンキ
US4316155A (en) * 1979-09-05 1982-02-16 The Bendix Corporation Voltage controlled oscillator having ratiometric and temperature compensation
CH694541A5 (fr) 2001-09-18 2005-03-15 Em Microelectronic Marin Sa Oscillateur du type RC configurable.
KR100446305B1 (ko) 2002-08-20 2004-09-01 삼성전자주식회사 제어 가능한 슈미트 트리거를 이용한 전원 전압 및 온도에무관한 ｒｃ 오실레이터
WO2007025548A1 (en) * 2005-09-01 2007-03-08 Danmarks Tekniske Universitet A self-oscillating modulator
US7504902B2 (en) * 2006-03-31 2009-03-17 Silicon Laboratories Inc. Precision oscillator having linbus capabilities
KR101386174B1 (ko) * 2007-09-14 2014-04-17 삼성전자주식회사 발진기 및 그것의 발진 방법
US7889018B2 (en) * 2007-12-21 2011-02-15 Sandisk Corporation Low VT dependency RC oscillator
TWI362824B (en) * 2008-09-12 2012-04-21 Phison Electronics Corp Oscillator and driving circuit and oscillation method thereof
US8618887B2 (en) * 2011-09-29 2013-12-31 Hamilton Sundstrand Corporation Configurable spread spectrum oscillator
US9397639B2 (en) * 2013-03-14 2016-07-19 Boston Scientific Neuromodulation Corporation Integrated circuitry for generating a clock signal in an implantable medical device
US9385692B2 (en) * 2014-03-18 2016-07-05 The Regents Of The University Of Michigan Low power oscillator with charge subtraction scheme
US9654088B2 (en) * 2014-05-29 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Hysteresis circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6163190A (en) * 1998-06-22 2000-12-19 Ricoh Company, Ltd. Hysteresis comparator circuit consuming a small current
CN103066951A (zh) * 2011-10-21 2013-04-24 上海华虹Nec电子有限公司 全条件下实现产生高稳定性频率的振荡器结构
EP2887545A1 (en) * 2013-12-17 2015-06-24 ams AG Oscillator circuit
CN105259582A (zh) * 2014-07-09 2016-01-20 意法半导体股份有限公司 用于对接lc传感器的方法和相关系统

Also Published As

Publication number Publication date
KR102004282B1 (ko) 2019-07-26
WO2017129947A1 (en) 2017-08-03
US20170222602A1 (en) 2017-08-03
TW201737615A (zh) 2017-10-16
KR20180102672A (ko) 2018-09-17
TWI713301B (zh) 2020-12-11
US9831831B2 (en) 2017-11-28
CN109075775A (zh) 2018-12-21

Similar Documents

Publication Publication Date Title
CN109075775B (zh) 集成振荡器电路系统
CN110212902B (zh) 一种上电复位电路
US8212599B2 (en) Temperature-stable oscillator circuit having frequency-to-current feedback
US6456170B1 (en) Comparator and voltage controlled oscillator circuit
CN107204755B (zh) 一种高精度自适应的张弛振荡器
US9104223B2 (en) Output voltage variation reduction
KR101646910B1 (ko) 파워 온 리셋 회로를 포함하는 반도체 소자
US8487677B1 (en) Phase locked loop with adaptive biasing
US9548656B1 (en) Low voltage ripple charge pump with shared capacitor oscillator
US8786334B2 (en) Lock detection circuit and phase-locked loop circuit including the same
US20140118078A1 (en) Relaxation oscillator
US20120262208A1 (en) Fault tolerant redundant clock circuit
Fahmy et al. A synthesizable time-based LDO using digital standard cells and analog pass transistor
US9007138B2 (en) Oscillator with startup circuitry
US8963649B2 (en) PLL with oscillator PVT compensation
US7535269B2 (en) Multiplier circuit
CN110785931A (zh) 具有比较器延迟消除的振荡器电路
US8598955B2 (en) Phase locked loop with adaptive loop filter
US9531355B1 (en) Clock phase shift circuit
CN210201804U (zh) 一种上电复位电路
CN107196606B (zh) 一种振荡器
TWI614994B (zh) 延遲電路、振盪電路及半導體裝置
CN108599745B (zh) 单电容占空比可控振荡器
CN113258878B (zh) 振荡器
CN110830035B (zh) 一种锁相环及其锁定检测方法和电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant