CN109075071A - 衬底处理装置、半导体器件的制造方法及程序 - Google Patents

衬底处理装置、半导体器件的制造方法及程序 Download PDF

Info

Publication number
CN109075071A
CN109075071A CN201780014442.3A CN201780014442A CN109075071A CN 109075071 A CN109075071 A CN 109075071A CN 201780014442 A CN201780014442 A CN 201780014442A CN 109075071 A CN109075071 A CN 109075071A
Authority
CN
China
Prior art keywords
substrate
coil
plasma
mounting table
space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780014442.3A
Other languages
English (en)
Other versions
CN109075071B (zh
Inventor
吉野晃生
保井毅
室林正季
原田幸郎
原田幸一郎
寺崎正
中山雅则
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
INTERNATIONAL ELECTRIC CO Ltd
Original Assignee
INTERNATIONAL ELECTRIC CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by INTERNATIONAL ELECTRIC CO Ltd filed Critical INTERNATIONAL ELECTRIC CO Ltd
Publication of CN109075071A publication Critical patent/CN109075071A/zh
Application granted granted Critical
Publication of CN109075071B publication Critical patent/CN109075071B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H01J37/3211—Antennas, e.g. particular shapes of coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Plasma Technology (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供衬底处理装置，其具备：衬底处理室，其具有等离子体生成空间、和衬底处理空间；构成为载置衬底的衬底载置台；电感耦合结构，其具备以卷绕于等离子体生成空间的外周的方式设置的线圈，线圈的电长度为被供给至线圈的高频电力的波长的整数倍，线圈的直径构成为大于衬底的直径；构成为使所述衬底载置台升降的衬底支承台升降部；对等离子体生成空间供给处理气体的气体供给部；和控制部，其构成为控制衬底支承台升降部，以使得当处理衬底时，被载置于衬底载置台的衬底位于比线圈的下端靠下方的高度的位置。由此，当处理衬底时，能够减小在衬底的面上生成的等离子体的密度的偏差，提高衬底处理的面内均匀性。

Description

衬底处理装置、半导体器件的制造方法及程序
技术领域
本发明涉及衬底处理装置、半导体器件的制造方法及程序。
背景技术
近年来，闪存等半导体器件具有高集成化的趋势。与此相伴，图案尺寸被显著微细化。在形成上述图案时，作为制造工序的一个工序，有时实施对衬底进行氧化处理、氮化处理等规定的处理的工序。
例如，专利文献1中公开了使用经等离子体激发的处理气体而对形成于衬底上的图案表面进行改质处理。
专利文献1：日本特开2014-75579号公报
发明内容
然而，当通过将处理气体等离子体激发而对衬底进行处理时，若在衬底的面上生成的等离子体的密度方面产生偏差，则有时无法对衬底的面内均匀地实施处理，在由该衬底制造的半导体器件的性能方面产生不均。
本发明提供一种当通过将处理气体等离子体激发而对衬底进行处理，减小衬底的面上生成的等离子体的密度的偏差、提高衬底处理的面内均匀性的技术。
用于解决课题的手段
根据本发明的一个方式，提供一种衬底处理装置，其具备：衬底处理室，其具有将处理气体等离子体激发的等离子体生成空间、和与所述等离子体生成空间连通的衬底处理空间；衬底载置台，其设置于所述衬底处理空间内、并且构成为载置衬底；电感耦合结构，其具备以卷绕于所述等离子体生成空间的外周的方式设置的线圈(coil)，并且所述线圈的电长度为被供给至所述线圈的高频电力的波长的整数倍，所述线圈的直径构成为大于所述衬底的直径；衬底支承台升降部，其构成为使所述衬底载置台升降；气体供给部，其对所述等离子体生成空间供给所述处理气体；和控制部，其控制所述衬底支承台升降部，以使得当处理所述衬底时，被载置于所述衬底载置台的所述衬底位于比所述线圈的下端靠下方的高度的位置。
附图说明
[图1]为本发明的一个实施方式涉及的衬底处理装置的概略剖面图。
[图2]为对本发明的实施方式涉及的衬底处理装置的等离子体生成原理进行说明的说明图。
[图3]为示出本发明的一个实施方式涉及的衬底处理装置的控制部(控制手段)的构成的图。
[图4]为示出本发明的一个实施方式涉及的衬底处理工序的流程图。
[图5]为本发明的一个实施方式涉及的衬底处理工序中被处理的、形成有槽(沟槽)的衬底的说明图。
[图6]为示出验证例中的、设置在等离子体生成空间201a及衬底处理空间201b内的探针的高度位置的图。
[图7]为示出验证例中的、各高度位置(a)～(d)的各自的探针的设置位置的图。
[图8]为示出验证例中的、对高度位置(a)～(d)的等离子体密度的分布进行测定而得到的值的图。
[图9]为以图表(graph)示出验证例中的、对高度位置(a)～(d)的等离子体密度的分布进行测定而得到的结果的图。
具体实施方式
<本发明的第一实施方式>
(1)衬底处理装置的构成
以下，使用图1及图2，对本发明的第一实施方式涉及的衬底处理装置进行说明。本实施方式涉及的衬底处理装置构成为主要对形成于衬底面上的膜进行氧化处理。
(处理室)
处理装置100具备对晶片200进行等离子体处理的处理炉202。在处理炉202中，设置有构成处理室201的处理容器203。处理容器203具备作为第一容器的圆顶型的上侧容器210、和作为第二容器的碗型的下侧容器211。通过将上侧容器210载置于下侧容器211之上，从而形成处理室201。上侧容器210由例如氧化铝(Al2O3)或石英(SiO2)等非金属材料形成，下侧容器211由例如铝(Al)形成。
另外，在下侧容器211的下部侧壁，设置有闸阀244。闸阀244构成为当打开时能够使用搬送机构(未图示)而经由搬入搬出口245向处理室201内搬入晶片200、向处理室201外搬出晶片200。闸阀244构成为当关闭时成为保持处理室201内的气密性的分隔阀。
处理室201具有：周围设置有线圈212的等离子体生成空间201a；和与等离子体生成空间201a连通、并使晶片200得以被处理的衬底处理空间201b。等离子体生成空间201a为生成等离子体的空间，是指处理室内比线圈212的下端靠上方、并且比线圈212的上端靠下方的空间。另一方面，衬底处理空间201b为使用等离子体来处理衬底的空间，是指比线圈212的下端靠下方的空间。在本实施方式中，等离子体生成空间201a与衬底处理空间201b的水平方向的直径构成为大致相同。
(衬托器(susceptor))
在处理室201的底侧中央，配置有载置晶片200的作为衬底载置部的衬托器217。衬托器217由例如氮化铝(AlN)、陶瓷、石英等非金属材料形成，并构成为能够减轻相对于在晶片200上形成的膜等的金属污染。
在衬托器217的内部，一体地埋入有作为加热机构的加热器217b。加热器217b构成为若被供给电力，则能够将晶片200表面加热至例如25℃至750℃左右。
衬托器217与下侧容器211电绝缘。对于阻抗调节电极217c而言，为了进一步提高在载置于衬托器217的晶片200上生成的等离子体的密度的均匀性，其设置于衬托器217内部，并且介由作为阻抗调节部的阻抗可变机构275而接地。阻抗可变机构275由线圈、可变电容器构成，并且构成为能够通过控制线圈的电感及电阻以及可变电容器的电容值，从而使阻抗在约0Ω至处理室201的寄生阻抗值的范围内变化。由此，能够经由阻抗调节电极217c及衬托器217，而控制晶片200的电位(偏压电压)。需要说明的是，在本实施方式中，如后文所述，由于能够提高在晶片200之上生成的等离子体的密度的均匀性，因此，在该等离子体的密度的均匀性在所期望的范围的情况下，不实施使用阻抗调节电极217c进行的偏压电压控制。另外，在不实施该偏压电压控制的情况下，也可以构成为不在衬托器217上设置电极217c。但是，为了进一步提高该均匀性，也可以实施该偏压电压控制。
在衬托器217上，设置有具备使衬托器升降的驱动机构的衬托器升降机构268。另外，在衬托器217中设置有贯通孔217a，并且在下侧容器211的底面设置有晶片提升销266。在贯通孔217a与晶片提升销266彼此相对的位置处，至少各设置3处。在利用衬托器升降机构268而使衬托器217下降时，晶片提升销266构成为在与衬托器217为非接触的状态下穿过贯通孔217a。
主要由由衬托器217及加热器217b、电极217c构成本实施方式涉及的衬底载置部。
(气体供给部)
在处理室201的上方、即上侧容器210的上部，设置有气体供给头236。气体供给头236具备帽状的盖体233；气体导入口234；缓冲室237；开口238；屏蔽板240；和气体吹出口239，并且构成为能够向处理室201内供给反应气体。缓冲室237具有将利用气体导入口234而被导入的反应气体分散的作为分散空间的功能。
在气体导入口234上，供给作为含氧气体的氧(O2)气体的含氧气体供给管232a的下游端、供给作为含氢气体的氢(H2)气体的含氢气体供给管232b的下游端、与供给作为非活性气体的氩(Ar)气体的非活性气体供给管232c以合流的方式连接。在含氧气体供给管232a上，从上游侧起依次设置有O2气体供给源250a、作为流量控制装置的质量流量控制器(MFC)252a、和作为开闭阀的阀253a。在含氢气体供给管232b上，从上游侧起依次设置有H2气体供给源250b、MFC252b、阀253b。在非活性气体供给管232c上，从上游侧起依次设置有Ar气体供给源250c、MFC252c、阀253c。在含氧气体供给管232a、含氢气体供给管232b与非活性气体供给管232c合流了的下游侧，设置有阀243a，并连接于气体导入口234的上游端。构成为通过将阀253a、253b、253c、243a开闭，从而能够一边利用MFC252a、252b、252c调节各气体的流量，一边经由气体供给管232a、232b、232c而向处理室201内供给含氧气体、氢气体含有气体、非活性气体等处理气体。
主要由气体供给头236(盖体233、气体导入口234、缓冲室237、开口238、屏蔽板240、气体吹出口239)、含氧气体供给管232a、含氢气体供给管232b、非活性气体供给管232c、MFC252a、252b、252c、阀253a、253b、253c、243a构成本实施方式涉及的气体供给部(气体供给系统)。
另外，由气体供给头236、含氧气体供给管232a、MFC252a、阀253a、243a构成本实施方式涉及的含氧气体供给系统。此外，由气体供给头236、含氢气体供给管232b、MFC252b、阀253b、243a构成本实施方式涉及的氢气体供给系统。此外，由气体供给头236、非活性气体供给管232c、MFC252c、阀253c、243a构成本实施方式涉及的非活性气体供给系统。
需要说明的是，本实施方式涉及的衬底处理装置构成为通过从含氧气体供给系统供给作为含氧气体的O2气体从而实施氧化处理，而也可以代替含氧气体供给系统，而设置对处理室201内供给含氮气体的含氮气体供给系统。通过以这种方式构成的衬底处理装置，能够代替衬底的氧化处理而实施氮化处理。这种情况下，代替O2气体供给源250a而设置例如作为含氮气体供给源的N2气体供给源，含氧气体供给管232a作为含氮气体供给管而构成。
(排气部)
在下侧容器211的侧壁，设置有将反应气体从处理室201内排气的气体排气口235。在气体排气口235上连接有气体排气管231的上游端。在气体排气管231上，从上游侧起依次设置有作为压力调节器(压力调节部)的APC(Auto Pressure Controller)242、作为开闭阀的阀243b和作为真空排气装置的真空泵246。
主要由气体排气口235、气体排气管231、APC242、阀243b构成本实施方式涉及的排气部。需要说明的是，也可将真空泵246包含在排气部中。
(等离子体生成部)
在处理室201的外周部、即上侧容器210的侧壁的外侧，以围绕处理室201的方式，设置有作为第一电极的、螺旋状的共振线圈212。在共振线圈212上，连接RF传感器272、高频电源273、对高频电源273的阻抗、输出频率实施匹配的匹配器274。
高频电源273是对共振线圈212供给高频电力(RF电力)的部件。RF传感器272设置于高频电源273的输出侧，并且是对所供给的高频的前进波、反射波的信息进行监视的部件。通过RF传感器272而被监视的反射波电力被输入至匹配器274，匹配器274是基于从RF传感器272输入的反射波的信息而以使得反射波成为最小的方式来控制高频电源273的阻抗、所输出的高频电力的频率的部件。
高频电源273具备：电源控制手段(控制电路)，其包括用于规定振荡频率及输出的高频振荡电路、及前置放大器；和放大器(输出电路)，其用于放大至规定的输出。电源控制手段基于预先通过操作面板设定的与频率及电力相关的输出条件而控制放大器。放大器经由传输线路而对共振线圈212供给一定的高频电力。
对于共振线圈212而言，为了形成规定的波长的驻波，设定卷绕直径、卷绕间距、卷绕数以使得以一定的波长共振。即，共振线圈212的电长度被设定为与从高频电源273所供给的高频电力的规定频率中的1波长的整数倍(1倍、2倍、...)相当的长度。
具体而言，对于共振线圈212而言，考察所施加的电力、所产生的磁场强度或应用的装置的外形等，以通过例如800kHz～50MHz、0.5～5KW的高频电力而产生0.01～10高斯左右的磁场的方式，将其设为50～300mm2的有效截面积、且200～500mm的线圈直径，并且在形成等离子体生成空间201a的腔室的外周侧卷绕2～60圈左右。
作为合适的实施例，例如，在频率为13.56MHz的情况下，1波长的长度为约22米，在频率为27.12MHz的情况下，1波长的长度为约11米，共振线圈212的电长度设定为成为上述1波长的长度(1倍)。在本实施方式中，将高频电力的频率设定为27.12MHz、将共振线圈212的电长度设定为1波长的长度(约11米)。共振线圈212的卷绕间距以例如24.5mm间隔而以成为等间隔的方式设置。另外，共振线圈212的卷绕直径(直径)设定为大于晶片200的直径。在本实施方式中，将晶片200的直径设为300mm，共振线圈212的卷绕直径设定为比晶片200的直径大而成为500mm。
作为构成共振线圈212的材料，可使用铜管、铜的薄板、铝管、铝薄板、在聚合物带上蒸镀铜或铝而得到的材料等。共振线圈212由绝缘性材料形成为平板状，并且通过铅垂地立设于底板248的上端面的多个支架(未图示)而被支承。
共振线圈212的两端电接地，为了在装置最初设置之时、或变更处理条件之时对该共振线圈的电长度进行微调，上述两端中的至少一端经由可动抽头213而接地。图1中的标记214表示另一侧的固定接地。可动抽头213以使得共振线圈212的共振特性与高频电源273大致相等的方式调节位置。此外，为了在装置最初设置之时或改变处理条件之时对共振线圈212的阻抗进行微调，在共振线圈212的接地了的两端之间，通过可动抽头215而构成供电部。
通过使共振线圈212具备可变式接地部及可变式供电部，如后文所述，在对处理室201的共振频率及负荷阻抗进行调节的过程中，能够更简便地进行调节。
此外，以相位及反相位电流相对于共振线圈212的电中点而对称地流动的方式，在共振线圈212的一端(或者另一端或两端)插入由线圈及屏蔽罩形成的波形调节电路(未图示)。对于波形调节电路而言，通过将共振线圈212的端部设为非电接触状态、或设定为电等效状态从而构成开路。需要说明的是，共振线圈212的端部可以通过扼流圈串联电阻而不接地，并直流连接于固定基准电位。
为了屏蔽共振线圈212的外侧的电场、并且在与共振线圈212之间形成对于构成共振电路而言所必要的电容成分(C成分)而设置屏蔽板223。屏蔽板223通常使用铝合金等导电性材料而构成为圆筒状。屏蔽板223从共振线圈212的外周隔开5～150mm左右而配置。通常，屏蔽板223以与共振线圈212的两端的电位相等的方式而接地，但为了正确地设定共振线圈212的共振数，屏蔽板223的一端或两端构成为能够调节抽头位置。或者，为了正确设定共振数，也可以在共振线圈212与屏蔽板223之间插入微调电容(trimming capacitance)。
主要由共振线圈212、RF传感器272、匹配器274构成本实施方式涉及的等离子体生成部。需要说明的是，作为等离子体生成部，也可以包含高频电源273。
这里，使用图2，对本实施方式涉及的装置的等离子体生成原理及所生成的等离子体的性质进行说明。
通过共振线圈212所构成的等离子体产生电路由RLC的并联共振电路构成。在从高频电源273供给的高频电力的波长与共振线圈212的电长度相同的情况下，共振线圈212的共振条件为下述条件：由共振线圈212的电容成分、电感成分形成的电抗成分相抵消，而成为纯电阻。然而，在上述等离子体产生电路中，在产生了等离子体的情况下，由于共振线圈212的电压部与等离子体之间的电容耦合的变动、等离子体生成空间201a与等离子体之间的电感耦合的变动、等离子体的激发状态等，实际的共振频率轻微变动。
因此，在本实施方式中，具有下述功能：为了在电源侧对等离子体产生时的共振线圈212中的共振的偏移进行补偿，在RF传感器272中对来自等离子体产生时的共振线圈212的反射波电力进行检测，匹配器274基于所检测到的反射波电力而修正高频电源273的输出。
具体而言，基于在RF传感器272中检测到的、来自等离子体产生时的共振线圈212的反射波电力，匹配器274以使得反射波电力成为最小的方式使高频电源273的阻抗或输出频率增加或减少。在控制阻抗的情况下，匹配器274由对预先设定了的阻抗进行修正的可变电容器控制电路构成，在控制频率的情况下，匹配器274利用对预先设定的高频电源273的振荡频率进行修正的频率控制电路构成。需要说明的是，高频电源273与匹配器274也可以以一体的形式构成。
利用所述构成，如图2所示，本实施方式中的共振线圈212中，由于基于包含等离子体的该共振线圈的实际的共振频率而被供给高频电力(或者，以与包含等离子体的该共振线圈的实际的阻抗相匹配的方式被供给高频电力)，因此形成相位电压与反相位电压总是抵消的状态的驻波。在共振线圈212的电长度与高频电力的波长相同的情况下，在线圈的电中点(电压为零的节点)处产生最高的相位电流。因而，在电中点的附近，几乎没有与处理室壁、衬托器217之间的电容耦合，形成电势极低的圆环状的感应等离子体。
(控制部)
作为控制部的控制器221构成为分别通过信号线A控制APC242、阀243b及真空泵246，通过信号线B控制衬托器升降机构268，通过信号线C控制加热器电力调节机构276及阻抗可变机构275，通过信号线D控制闸阀244，通过信号线E控制RF传感器272、高频电源273及匹配器274，通过信号线F控制MFC252a～252c及阀253a～253c、243a。
如图3所示，作为控制部(控制手段)的控制器221以具备CPU(Central ProcessingUnit)221a、RAM(Random Access Memory)221b、存储装置221c、I/O端口221d的计算机的形式构成。RAM221b、存储装置221c、I/O端口221d构成为能够经由内部总线221e而与CPU221a进行数据交换。在控制器221上，连接有例如以触摸面板、显示器等的形式构成的输入输出装置222。
存储装置221c由例如闪存、HDD(Hard Disk Drive)等构成。在存储装置221c内，以可读取的方式存储有对衬底处理装置的动作进行控制的控制程序、记载有后述的衬底处理的步骤、条件等的程序制程等。工艺制程是以能够使控制器221执行后述衬底处理工序中的各步骤、并获得规定的结果的方式组合而成的，作为程序而发挥功能。以下，也将该程序制程、控制程序等总称而简称为程序。需要说明的是，在本说明书中当使用了程序这一用语的情况下，包括程序制程单独的情况、控制程序单独的情况，或者这两者的情况。另外，RAM221b以暂时地保持由CPU221a所读取的程序、数据等的存储区域(工作区)的形式构成。
I/O端口221d连接于上述MFC252a～252c、阀253a～253c、243a、243b、闸阀244、APC阀242、真空泵246、RF传感器272、高频电源273、匹配器274、衬托器升降机构268、阻抗可变机构275、加热器电力调节机构276等。
CPU221a构成为读取并执行来自存储装置221c的控制程序，并且根据来自输入输出装置222的操作命令的输入等而从存储装置221c读取工艺制程。另外，CPU221a构成为以根据所读取的工艺制程的内容而通过I/O端口221d及信号线A来控制APC阀242的开度调节动作、阀243b的开闭动作、及真空泵246的起动·停止，通过信号线B来控制衬托器升降机构268的升降动作，通过信号线C来控制利用加热器电力调节机构276进行的向加热器217b的供给电力量调节动作(温度调节动作)、利用阻抗可变机构275进行的阻抗值调节动作，通过信号线D来控制闸阀244的开闭动作，通过信号线E来控制RF传感器272、匹配器274及高频电源273的动作，通过信号线F来控制利用MFC252a～252c进行的各种气体的流量调节动作、及阀253a～253c、243a的开闭动作；等。
控制器221可通过将存储在外部存储装置(例如，磁带；软盘、硬盘等磁盘；CD、DVD等光盘；MO等光磁盘；USB存储器、存储卡等半导体存储器)223中的上述程序安装在计算机中而构成。存储装置221c、外部存储装置223以计算机可读取的记录介质的形式构成。以下，也将它们总称而简称为记录介质。本说明书中，在使用记录介质这一用语的情况下，有时单独包含存储装置221c、有时单独包含外部存储装置223、或者有时包含这两者。需要说明的是，向计算机提供程序也可以不使用外部存储装置223而经由网络、专用线路等通信手段来实施。
(2)衬底处理工序
接下来，主要使用图4对本实施方式涉及的衬底处理工序进行说明。图4为示出本实施方式涉及的衬底处理工序的流程图。作为例如闪存等半导体器件的制造工序的一个工序，本实施方式涉及的衬底处理工序利用上述处理装置100实施。在以下说明中，构成处理装置100的各部的动作由控制器221控制。
需要说明的是，例如如图5所示，在本实施方式涉及的衬底处理工序中处理的晶片200的表面上，预先形成有至少表面由硅的层构成、且具有纵横比高的凹凸部的沟槽301。在本实施方式中，针对在沟槽301的内壁露出的硅层，进行氧化处理作为使用了等离子体的处理。对于沟槽301而言，例如在晶片200上形成被施以规定的图案的掩模层302，并将晶片200表面蚀刻至规定深度从而形成。
(衬底搬入工序S110)
首先，将上述的晶片200搬入处理室201内。具体而言，衬托器升降机构268使衬托器217下降至晶片200的搬送位置，使晶片提升销266贯通衬托器217的贯通孔217a。结果，晶片提升销266处于仅从衬托器217表面突出规定的高度的量的状态。
接下来，打开闸阀244，从与处理室201邻接的真空搬送室，使用晶片搬送机构(未图示)向处理室201内搬入晶片200。被搬入的晶片200以水平姿势被支承在从衬托器217的表面突出的晶片提升销266上。向处理室201内搬入晶片200后，使晶片搬送机构向处理室201外退避，关闭闸阀244从而将处理室201内密闭。另外，衬托器升降机构268使衬托器217上升，由此，晶片200被支承于衬托器217的上表面。
(升温·真空排气工序S120)
接下来，实施被搬入处理室201内的晶片200的升温。加热器217b被预先加热，通过在埋入有加热器217b的衬托器217上保持晶片200，从而将晶片200加热至例如150～750℃的范围内的规定值。这里，以晶片200的温度成为600℃的方式进行加热。另外，在实施晶片200的升温期间，利用真空泵246经由气体排气管231而将处理室201内真空排气，使处理室201内的压力成为规定的值。在至少后述的衬底搬出工序S160结束以前，使真空泵246工作。
(反应气体供给工序S130)
接下来，作为反应气体，开始供给作为含氧气体的O2气体和作为含氢气体的H2气体。具体而言，打开阀253a及253b，在通过MFC252a及252b进行流量控制的同时，开始向处理室201内供给O2气体及H2气体。此时，使O2气体的流量成为例如20～2000sccm、优选为20～1000sccm的范围内的规定值。另外，使H2气体的流量成为例如20～1000sccm、优选为20～500sccm的范围内的规定值。作为更合适的例子，优选的是，使O2气体和H2气体的合计流量成为1000sccm，流量比设为O2/H2≥950/50。
另外，调节APC242的开度从而控制处理室201内的排气，以使得处理室201内的压力成为例如1～250Pa、优选为50～200Pa的范围内的规定压力、更优选为约150Pa。像这样，一边适度地将处理室201内排气，一边继续供给O2气体及H2气体，直至后述的等离子体处理工序S140结束之时。
(等离子体处理工序S140)
在处理室201内的压力稳定后，从高频电源273经由RF传感器272而开始对共振线圈212施加高频电力。在本实施方式中，从高频电源273向共振线圈212供给27.12MHz的高频电力。对共振线圈212供给的高频电力为例如100～5000W的范围内的规定的电力，优选为100～3500W，更优选为约3500W。在电力低于100W的情况下，难以稳定地进行等离子体放电。
由此，在被供给O2气体及H2气体的等离子体生成空间201a内形成高频电场，利用所述电场，在等离子体生成空间的与共振线圈212的电中点相当的高度位置，激发出具有最高等离子体密度的圆环状的感应等离子体。等离子体状的O2气体及H2气体发生解离，从而生成包含氧的氧自由基(氧活性种)、氧离子、包含氢的氢自由基(氢活性种)、氢离子等反应种。
如前文所述，在共振线圈212的电长度与高频电力的波长相同的情况下，在等离子体生成空间201a内，在共振线圈212的电中点的附近，几乎没有与处理室壁、衬底载置台的电容耦合，因此激发处电势极低的圆环状的感应等离子体。由于生成了电势极低的等离子体，因此，能够防止在等离子体生成空间201a的壁、衬托器217上产生鞘壳(sheath)。因此，在本实施方式中，等离子体中的离子不会被加速。
在衬底处理空间201b内被保持于衬托器217上的晶片200上，利用感应等离子体所生成的自由基与未被加速的状态下的离子被均匀地供给至槽301内。所供给的自由基及离子与侧壁301a及301b均匀地反应，从而将表面的硅层改质为阶梯覆盖率良好的硅氧化层。
另外，由于可防止离子的加速，因此，能够抑制晶片200因加速了的离子而受到损伤，另外，还能够抑制对等离子体生成空间的周壁的溅射作用、不会对等离子体生成空间201a的周壁造成损伤。
另外，在高频电源273上所附带的匹配器274于高频电源273侧对由在共振线圈212中产生的阻抗的不匹配所引起的反射波电力进行补偿、从而对有效负荷电力的降低进行补充，因此，能够切实地总是对共振线圈212供给初始水平的高频电力，能够使等离子体稳定。因而，能够以一定的速率并且均匀地对衬底处理空间201b中保持的晶片200进行处理。
这里，在本实施方式的情况下，衬托器升降机构268进行控制以使得等离子体处理工序中的晶片200的垂直方向上的位置位于距共振线圈212的下端向下方分开38mm以上的位置。通过以这种方式设定等离子体处理工序中的晶片200的位置，如后文所述，能够与在等离子体生成空间201a内形成的圆环状的感应等离子体充分地保持距离，因此，在晶片200的面上生成的等离子体的密度在面方向(水平方向)变得均匀，能够使晶片200的面内的该等离子体处理均匀地实施。即，能够提高在晶片200的面内、由该等离子体处理所形成的层(本实施方式中为硅氧化层)的厚度的均匀性。
如本实施方式这样，在共振线圈212的卷绕直径(直径)构成为比晶片200的直径大的情况(例如，相对于晶片200的直径300mm而言，共振线圈212的卷绕直径为500mm)下，由于不会在晶片200的正上方生成圆环状的感应等离子体，因此，在晶片200的面上生成的等离子体密度不易产生不均，并且能够提高晶片200的面内的该等离子体处理的均匀性，故更优选。
需要说明的是，在本实施方式中，由于将晶片200支承于衬托器217的上表面，因此，期望的是，使衬托器217上升，以使得晶片200的垂直方向上的位置成为比晶片提升销266的前端高的位置。
另外，若等离子体处理工序中的晶片200的垂直方向上的位置距共振线圈212的下端向下方过度分开，则利用等离子体所生成的自由基、离子失活，因此，处理速率有时低于实用的值。因而，等离子体处理工序中的晶片200的垂直方向上的位置需要至少在利用等离子体所生成的自由基、离子不发生失活的位置。根据发明人的验证，确认到在本实施方式中，当在距共振线圈212的下端向下方138mm以内的范围内时，能够在维持实用的处理速率的状态下，充分地确保晶片面内的等离子体处理的均匀性。
之后，在经过规定的处理时间、例如10～300秒后，停止从高频电源273输出电力，停止处理室201内的等离子体放电。另外，关闭阀253a及253b，停止向处理室201内供给O2气体及H2气体。利用以上操作，等离子体处理工序S140结束。
(真空排气工序S150)
停止O2气体及H2气体的供给后，经由气体排气管231将处理室201内真空排气。由此，将处理室201内的O2气体、H2气体、由这些气体的反应所产生的排气等向处理室201外排气。此后，调节APC242的开度，将处理室201内的压力调节为与处理室201邻接的真空搬送室(晶片200的搬送目的地。未图示)相同压力(例如100Pa)。
(衬底搬出工序S160)
在处理室201内达到规定的压力后，使衬托器217下降至晶片200的搬送位置，将晶片200支承于晶片提升销266上。另外，打开闸阀244，使用晶片搬送机构将晶片200向处理室201外搬出。利用以上操作，结束本实施方式涉及的衬底处理工序。
需要说明的是，在本实施方式中，示出了将O2气体和H2气体进行等离子体激发从而实施衬底的等离子体处理的例子，但不限于此，例如，也可以代替O2气体而向处理室201内供给N2气体，将N2气体和H2气体等离子体激发从而对衬底执行氮化处理。这种情况下，可代替上述含氧气体供给系统，而使用具备上述含氮气体供给系统的处理装置100。
(本实施方式的效果)
针对本实施方式的效果，基于发明人实施的验证结果进行说明。本验证中，通过在本实施方式涉及的衬底处理装置中的等离子体生成空间201a及衬底处理空间201b内的规定位置处，设置对该位置处的电子密度进行测定的探针，从而对等离子体生成空间201a及衬底处理空间201b内的等离子体、自由基、离子等反应种的密度(以下，简称为“等离子体密度”)的分布进行测定。实施本测定时的等离子体生成条件如下所述。需要说明的是，当测定时，在衬托器217上载置裸硅晶片。
·供给气体流量：O2气体＝950sccm，H2气体＝50sccm
·处理室内压力：150Pa
·RF频率：27.12MHz
·RF电力：3500W
图6为示出在等离子体生成空间201a及衬底处理空间201b内设置的探针的高度位置的图。本验证中，分别针对高度位置(a)～(d)，在水平方向上各设置五处探针。即，本验证中，在总计20处设置探针，对等离子体密度的分布进行测定。
高度位置(b)为共振线圈212的下端位置。以下，以高度位置(b)为基准位置(0mm)，对高度位置(a)(c)(d)进行说明。高度位置(a)为共振线圈212的上端与下端的中间位置，并且是距共振线圈212的下端100mm上方的位置。并且是共振线圈212的电中点的附近，且具有最高的等离子体密度的圆环状的感应等离子体被激发的位置。高度位置(c)是距共振线圈212的下端38mm下方的位置。高度位置(d)是距共振线圈212的下端88mm下方的位置。
另外，在比高度位置(d)更靠下方50mm处，载置有裸硅晶片。
图7为示出高度位置(a)～(d)的各自的探针的设置位置的图。各高度位置的探针的设置位置全部相同。图中的M、L1、L2、R1、R2分别示出探针的前端位置(等离子体密度的测定位置)。M为与所载置的晶片的中心位置相当的位置。L1为将探针从M向左移动30°的位置。L2为将探针从M向左移动60°的位置、并且是与晶片的一个外缘部相当的位置。R1为将探针从M向右移动30°的位置。L2为将探针从M向右移动60°的位置、并且是与晶片的另一个外缘部相当的位置。即，通过对M、L1、L2、R1、R2处的等离子体密度进行测定，从而对晶片面方向(水平方向)上的等离子体密度分布进行测定。
图8为表示对上述等离子体生成条件下的、高度位置(a)～(d)的等离子体密度的分布分别进行测定而得到的结果的表。另外，图9为将图8所示的结果的值以图表进行表示的图。本图中，以每1cm3的电子的个数(电子密度)来表示等离子体密度。在高度位置(a)上，激发出具有最高等离子体密度的圆环状的感应等离子体，因此，在共振线圈212的附近(即晶片的外缘部)，等离子体密度变高，在共振线圈212的卷绕直径方向的中心部处，等离子体密度相对变低。
另外，在本实施方式中的共振线圈212中，在作为共振线圈的下端部的高度位置(b)处，也激发出圆环状的感应等离子体。因此，在高度位置(b)处，也具有在共振线圈212的附近(即晶片的外缘部)处等离子体密度变高、在共振线圈212的卷绕直径方向的中心部处等离子体密度相对变低的趋势。
如上所述，在共振线圈212的下端部及与下端部相比位于上方的高度位置(a)至(b)之间，在晶片面方向上的等离子体密度方面存在偏差(即，在与晶片面上的处理对象膜反应的反应种的密度方面产生偏差)，可知，在上述高度位置处难以在保持晶片的面内均匀性的同时实施衬底的等离子体处理。
另一方面，在高度位置(c)及(d)中的任一者处，均几乎没有发现在晶片面方向上在等离子体密度的分布中产生偏差。即，若考虑高度位置(c)及(d)处的等离子体密度的分布，则当至少为比高度位置(c)靠下方的位置时，据推测，在晶片的面方向上的等离子体密度方面实质上不产生偏差。因而可知，优选的是，在使用本实施方式涉及的衬底处理装置的等离子体处理中，由于能够确保晶片的面内均匀性，因此在距高度位置(c)、即共振线圈212的下端向下方分开38mm以上的高度位置处对晶片进行处理。
需要说明的是，如上所述，若等离子体处理工序中的晶片的位置距共振线圈212的下端而向下方过度分开，则利用等离子体激发所生成的自由基、离子将失活，因此，处理速率有时低于实用的值。因而，等离子体处理工序中的晶片200的垂直方向上的位置需要至少在利用等离子体所生成的自由基、离子不发生失活的位置。根据使用本实施方式涉及的衬底处理装置的其他验证，可知，在本验证中载置于衬托器217上的裸晶片的高度位置、即距共振线圈212的下端分开138mm下方的高度位置处，仍然与高度位置(c)(d)同样，可得到能够实现实用的处理速率的程度的高等离子体密度的分布。因而，在本实施方式涉及的衬底处理装置中，通过至少在距共振线圈212的下端38～138mm的范围的位置对晶片进行处理，从而能够在保持等离子体处理过程中的晶片的面内均匀性的同时、实现实用的处理速率。
另外，作为其他验证，发明人还对下述情况实施了验证：针对实施上述验证的条件，将所供给的RF电力的电力值在实用的范围(例如3000W、2500W)内改变。这种情况下确认到，电力值越大，则有时遍及晶片200的整个面方向而使得等离子体密度增大、在晶片的面方向上的等离子体密度的偏差方面也发生变化，但另一方面，在上述高度的范围内，晶片的面方向上的等离子体密度的偏差的趋势方面没有发生大的变化。即，可推测，在上述高度的范围内，即使改变所供给的RF电力的电力值的情况下，也能够确保等离子体处理过程中的晶片的面内均匀性。
另外，同样地，作为其他验证，发明人确认到，针对实施上述验证的条件，在使处理室内压力在实用的范围内变化(例如50Pa)的情况下，等离子体密度在遍及晶片的整个面方向的范围内变化(例如，较之150Pa的情况而言，50Pa的情况下，等离子体密度增大)，而另一方面，在晶片的面方向上的等离子体密度的偏差的趋势方面不产生显著的变化。即，可推测，在上述高度的范围内，即使是在使所供给的RF电力的电力值、处理室内压力变化的情况下，也能够确保相对于等离子体处理而言的晶片的面内均匀性。
另外，在上述验证中，涉及的是供给气体为O2气体与H2气体的混合气体的实施方式，但根据发明人的其他验证，确认到在使用N2气体与H2气体的混合气体的情况下，在上述高度范围内，也能够确保相对于等离子体处理而言的晶片的面内均匀性。
根据发明人的其他验证，可推测，对于实施上述验证的条件，在使气体流量、共振线圈的高度范围、卷绕间距、卷绕数、所供给的高频电力的频率等参数在实用上的范围内变化的情况下，对于等离子体密度的均匀性与高度位置之间的关系而言，也可得到同样的验证结果。
另外，可认为等离子体密度的均匀性与高度位置之间的关系主要依赖于等离子体生成部的构成。因而，在上述等离子体在本实施方式中，构成为从设置于处理室201的上部的气体供给头236供给处理气体，但推测，在用于对处理室导入处理气体的导入口的形状、位置不同的情况下，也可得到同样的验证结果。
另外，根据图9所示的高度位置(a)及(b)处的等离子体密度的分布可知，在本实施方式的情况下，在晶片的面方向上，在距晶片的中心左右30°的范围的区域内，在等离子体密度方面不产生大的偏差。即，通过将晶片载置于在相对于共振线圈212中心的方向上充分分开的规定的区域，也能够确保等离子体处理中的晶片的面内均匀性。换言之，以使共振线圈212的卷绕直径成为相对于晶片的直径而言充分大的规定大小的方式构成即可。或者，使用具有相对于共振线圈212的卷绕直径而言充分小的规定直径的晶片即可。例如，在本实施方式中，使用相对于具有500mm的卷绕直径的共振线圈212而言，落入距中心左右30°的范围内的晶片、即直径约127mm以下的晶片即可。
其中，对于增大共振线圈212的卷绕直径而言，从成本、空间等观点考虑，存在极限。另外，在使用具有规定以下直径的晶片的情况下，不能处理更大型的晶片。因而，为了在不增大共振线圈212的卷绕直径的情况下、对更大直径的晶片进行处理，更优选的是，构成为在距共振线圈212的下端向下方规定的范围(本实施方式中，为38～138mm的范围)的位置处对晶片进行处理。例如，在使用具有500mm的卷绕直径的共振线圈212而对直径大于约127mm的晶片进行处理的情况下，优选的是，在距共振线圈212的下端向下方规定的范围的位置处对晶片进行处理。
需要说明的是，在本实施方式中，示出了在距共振线圈212的下端向下方38～138mm的范围的位置对晶片进行处理的例子，但不限于上述范围，只要以下述方式控制衬托器217(衬底载置部)的高度即可：使晶片200位于比共振线圈212的下端靠下方的位置、并且是晶片面上的面方向上的等离子体密度的偏差(面内偏差)处于规定的容许范围内的高度位置。例如，预先获取相对于共振线圈212的下端位置而言的多个高度位置处的等离子体密度的面内偏差。然后，根据按照对晶片进行的每个处理所设定的面内偏差的容许范围，以使得晶片200位于成为落入该面内偏差的容许范围内的面内偏差的高度位置的方式，控制衬托器217的高度即可。此时，等离子体密度具有越接近共振线圈212的下端位置等离子体密度越高的趋势，因此，从处理速度提高的观点考虑，更优选的是，使晶片200位于在面内偏差的容许范围内最接近共振线圈212的下端位置的位置。
另外，考虑到在改变被供给至共振线圈212的RF电力的电力值时，等离子体密度的面内偏差发生变化，也可以根据RF电力的电力值来控制衬托器217以使得晶片200的高度位置最优。例如，根据每个RF电力的电力值，预先获取相对于共振线圈212的下端位置而言的多个高度位置处的等离子体密度的面内偏差。然后，根据所设定的RF电力的电力值，控制衬托器217的高度以使得晶片200位于成为所容许的面内偏差的高度位置。此时，从处理速度提高的观点考虑，更优选的是，使晶片200位于在面内偏差的容许范围内的最接近共振线圈212的下端位置的位置。同样地，从提高处理速度的观点考虑，通常，等离子体密度越大越优选，因此，合适的是，在等离子体密度的面内偏差的容许范围内，将RF电力的电力值设定为成为最高。
<本发明的其他实施方式>
在上述实施方式中，针对使用等离子体对衬底表面实施氧化处理、氮化处理的例子进行了说明，但不限于这些处理，能够适用于使用等离子体对衬底实施处理的所有技术。例如，可应用于使用等离子体实施的、对在衬底表面形成的膜进行的改质处理、掺杂处理、氧化膜的还原处理、对该膜进行的蚀刻处理、抗蚀剂的灰化处理，等等。
产业上的可利用性
根据本发明，当通过将处理气体进行等离子体激发而对衬底进行处理时，能够减小衬底的面上生成的等离子体的密度的偏差，提高衬底处理的面内均匀性。
附图标记说明
100...处理装置 200...晶片 201...处理室 212...共振线圈 217...衬托器

Claims (10)

1.衬底处理装置，其具备：
衬底处理室，其具有将处理气体进行等离子体激发的等离子体生成空间、和与所述等离子体生成空间连通的衬底处理空间；
衬底载置台，其设置于所述衬底处理空间内、并且构成为载置衬底；
电感耦合结构，其具备以卷绕于所述等离子体生成空间的外周的方式设置的线圈，并且所述线圈的电长度为被供给至所述线圈的高频电力的波长的整数倍，所述线圈的直径构成为大于所述衬底的直径；
衬底支承台升降部，其构成为使所述衬底载置台升降；
气体供给部，其对所述等离子体生成空间供给所述处理气体；和
控制部，所述控制部构成为控制所述衬底支承台升降部，以使得当处理所述衬底时，被载置于所述衬底载置台的所述衬底位于比所述线圈的下端靠下方的高度的位置。
2.根据权利要求1所述的衬底处理装置，其中，所述控制部构成为控制所述衬底支承台升降部，以使得当处理所述衬底时，被载置于所述衬底载置台的所述衬底位于从所述线圈的下端向下方分开38mm以上的高度的位置。
3.根据权利要求2所述的衬底处理装置，其中，所述控制部构成为控制所述衬底支承台升降部，以使得当处理所述衬底时，被载置于所述衬底载置台的所述衬底位于从所述线圈的下端向下方138mm以内的高度的位置。
4.根据权利要求3所述的衬底处理装置，其中，所述衬底的直径为约300mm，所述线圈的直径为500mm以上。
5.根据权利要求4所述的衬底处理装置，其中，所述线圈具有所述高频电力的波长的1倍的电长度。
6.半导体器件的制造方法，其具有下述工序：
将衬底搬入衬底处理室内的工序，其中，所述衬底处理室具有将处理气体进行等离子体激发的等离子体生成空间、和与所述等离子体生成空间连通的衬底处理空间；
将所述衬底载置于设置于所述衬底处理空间内的衬底载置台的工序；
使所述衬底载置台升降，以使得被载置于所述衬底载置台的所述衬底位于比线圈的下端靠下方的高度的位置的工序，其中，所述线圈以直径比所述衬底的直径大的方式卷绕于所述等离子体生成空间的外周；
对所述等离子体生成空间供给所述处理气体的工序；
对所述线圈供给高频电力从而使所述线圈共振，由此，将被供给至所述等离子体生成空间的所述处理气体进行等离子体激发的工序；和
利用被激发的等离子体而对被载置于所述衬底载置台的所述衬底进行处理的工序。
7.根据权利要求6所述的半导体器件的制造方法，其中，在使所述衬底载置台升降的工序中，使所述衬底载置台升降，以使得所述衬底位于从所述线圈的下端向下方分开38mm以上的高度的位置。
8.根据权利要求7所述的半导体器件的制造方法，其中，在使所述衬底载置台升降的工序中，使所述衬底载置台升降，以使得所述衬底位于从所述线圈的下端向下方138mm以内的高度的位置。
9.根据权利要求8中任一项所述的半导体器件的制造方法，其中，所述衬底的直径为约300mm，所述线圈的直径为500mm以上。
10.程序，其利用计算机而使衬底处理装置执行下述步骤：
将衬底搬入衬底处理室内的步骤，其中，所述衬底处理室具有将处理气体进行等离子体激发的等离子体生成空间、和与所述等离子体生成空间连通的衬底处理空间；
将所述衬底载置于设置于所述衬底处理空间内的衬底载置台的步骤；
使所述衬底载置台升降，以使得被载置于所述衬底载置台的所述衬底位于比线圈的下端靠下方的高度的位置的步骤，其中，所述线圈以直径比所述衬底的直径大的方式卷绕于所述等离子体生成空间的外周；
对所述等离子体生成空间供给所述处理气体的步骤；
对所述线圈供给高频电力从而使所述线圈共振，由此，将被供给至所述等离子体生成空间的所述处理气体进行等离子体激发的步骤；和
利用被激发的等离子体而对被载置于所述衬底载置台的所述衬底进行处理的步骤。
CN201780014442.3A 2016-04-20 2017-03-28 衬底处理装置、半导体器件的制造方法及记录介质 Active CN109075071B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016084506 2016-04-20
JP2016-084506 2016-04-20
JP2016-214304 2016-11-01
JP2016214304 2016-11-01
PCT/JP2017/012666 WO2017183401A1 (ja) 2016-04-20 2017-03-28 基板処理装置、半導体装置の製造方法及びプログラム

Publications (2)

Publication Number Publication Date
CN109075071A true CN109075071A (zh) 2018-12-21
CN109075071B CN109075071B (zh) 2023-11-07

Family

ID=60115911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780014442.3A Active CN109075071B (zh) 2016-04-20 2017-03-28 衬底处理装置、半导体器件的制造方法及记录介质

Country Status (6)

Country Link
US (3) US11155922B2 (zh)
JP (1) JP6649473B2 (zh)
KR (4) KR102287835B1 (zh)
CN (1) CN109075071B (zh)
SG (1) SG11201808206WA (zh)
WO (1) WO2017183401A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111739778A (zh) * 2019-03-25 2020-10-02 株式会社国际电气 基板处理装置、半导体器件的制造方法及记录介质、程序
CN112117176A (zh) * 2019-06-20 2020-12-22 中微半导体设备(上海)股份有限公司 等离子体处理设备及其包含等离子体处理设备的等离子体处理系统
CN113544825A (zh) * 2019-03-19 2021-10-22 株式会社国际电气 半导体器件的制造方法、衬底处理装置及程序

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10784091B2 (en) * 2017-09-29 2020-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. Process and related device for removing by-product on semiconductor processing chamber sidewalls
KR102253808B1 (ko) * 2019-01-18 2021-05-20 주식회사 유진테크 기판 처리 장치
KR102696209B1 (ko) * 2019-03-20 2024-08-20 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 처리 용기, 반사체 및 반도체 장치의 제조 방법
JP6883620B2 (ja) * 2019-07-30 2021-06-09 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法およびプログラム
WO2021181565A1 (ja) * 2020-03-11 2021-09-16 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法及びプログラム
WO2023095374A1 (ja) 2021-11-26 2023-06-01 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法及び基板処理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020041160A1 (en) * 2000-04-06 2002-04-11 Applied Materials, Inc. Method for controlling etch uniformity
US20030054658A1 (en) * 2000-03-30 2003-03-20 Lianjun Liu Dry silylation plasma etch process
CN101162685A (zh) * 2006-10-10 2008-04-16 台湾积体电路制造股份有限公司 半导体制程的装置与方法
US20140106573A1 (en) * 2012-09-12 2014-04-17 Hitachi Kokusai Electric Inc. Substrate Processing Apparatus and Method of Manufacturing Semiconductor Device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11162697A (ja) * 1997-11-28 1999-06-18 Mc Electronics Kk プラズマ生成用の螺旋共振装置
KR100750420B1 (ko) 1999-08-17 2007-08-21 동경 엘렉트론 주식회사 플라즈마 보조 처리 실행 방법 및 플라즈마 보조 처리실행 리액터
JP2001326217A (ja) 2000-05-15 2001-11-22 Hitachi Ltd プラズマ処理装置
AU2002227418A1 (en) * 2001-01-22 2002-08-06 Tokyo Electron Limited Vertically translatable chuck assembly and method for a plasma reactor system
JP4178775B2 (ja) * 2001-08-31 2008-11-12 株式会社日立国際電気 プラズマリアクター
US20050066902A1 (en) 2003-09-26 2005-03-31 Tokyo Electron Limited Method and apparatus for plasma processing
US9137884B2 (en) 2006-11-29 2015-09-15 Lam Research Corporation Apparatus and method for plasma processing
JP2013026399A (ja) 2011-07-20 2013-02-04 Hitachi High-Technologies Corp プラズマ処理方法及びプラズマアッシング装置
JP5878382B2 (ja) * 2012-01-24 2016-03-08 株式会社アルバック シリコンエッチング方法
US9214333B1 (en) 2014-09-24 2015-12-15 Lam Research Corporation Methods and apparatuses for uniform reduction of the in-feature wet etch rate of a silicon nitride film formed by ALD
US10544519B2 (en) * 2017-08-25 2020-01-28 Aixtron Se Method and apparatus for surface preparation prior to epitaxial deposition

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030054658A1 (en) * 2000-03-30 2003-03-20 Lianjun Liu Dry silylation plasma etch process
US20020041160A1 (en) * 2000-04-06 2002-04-11 Applied Materials, Inc. Method for controlling etch uniformity
CN101162685A (zh) * 2006-10-10 2008-04-16 台湾积体电路制造股份有限公司 半导体制程的装置与方法
US20140106573A1 (en) * 2012-09-12 2014-04-17 Hitachi Kokusai Electric Inc. Substrate Processing Apparatus and Method of Manufacturing Semiconductor Device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113544825A (zh) * 2019-03-19 2021-10-22 株式会社国际电气 半导体器件的制造方法、衬底处理装置及程序
CN113544825B (zh) * 2019-03-19 2024-02-09 株式会社国际电气 半导体器件的制造方法、衬底处理装置及记录介质
US12040161B2 (en) 2019-03-19 2024-07-16 Kokusai Electric Corporation Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
CN111739778A (zh) * 2019-03-25 2020-10-02 株式会社国际电气 基板处理装置、半导体器件的制造方法及记录介质、程序
TWI785297B (zh) * 2019-03-25 2022-12-01 日商國際電氣股份有限公司 基板處理裝置、半導體裝置的製造方法及程式
CN111739778B (zh) * 2019-03-25 2023-08-22 株式会社国际电气 基板处理装置、半导体器件的制造方法及记录介质、程序
CN112117176A (zh) * 2019-06-20 2020-12-22 中微半导体设备(上海)股份有限公司 等离子体处理设备及其包含等离子体处理设备的等离子体处理系统
TWI747323B (zh) * 2019-06-20 2021-11-21 大陸商中微半導體設備（上海）股份有限公司 電漿處理設備及包含電漿處理設備的電漿處理系統
CN112117176B (zh) * 2019-06-20 2023-03-07 中微半导体设备(上海)股份有限公司 等离子体处理设备及等离子体处理系统

Also Published As

Publication number Publication date
KR20220143145A (ko) 2022-10-24
JPWO2017183401A1 (ja) 2018-12-06
KR20210099197A (ko) 2021-08-11
KR20180118693A (ko) 2018-10-31
US11155922B2 (en) 2021-10-26
US11905596B2 (en) 2024-02-20
KR102454251B1 (ko) 2022-10-14
SG11201808206WA (en) 2018-10-30
US20220010433A1 (en) 2022-01-13
KR102287835B1 (ko) 2021-08-10
US20240158917A1 (en) 2024-05-16
CN109075071B (zh) 2023-11-07
US20190032217A1 (en) 2019-01-31
JP6649473B2 (ja) 2020-02-19
KR20230162155A (ko) 2023-11-28
KR102606168B1 (ko) 2023-11-29
WO2017183401A1 (ja) 2017-10-26

Similar Documents

Publication Publication Date Title
CN109075071A (zh) 衬底处理装置、半导体器件的制造方法及程序
JP6257071B2 (ja) 基板処理装置及び半導体装置の製造方法
JP6285052B2 (ja) 半導体装置の製造方法、プログラム及び基板処理装置
KR102073533B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
WO2018179038A1 (ja) 半導体装置の製造方法、プログラム及び基板処理装置
CN111868895A (zh) 基板处理装置、半导体装置的制造方法及静电屏蔽罩
KR101965992B1 (ko) 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치
JP6976279B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
KR102465993B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
KR102452913B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
WO2020188744A1 (ja) 半導体装置の製造方法、基板処理装置及びプログラム
KR20220104648A (ko) 기판 처리 장치, 반도체 장치의 제조 방법, 기판 처리 방법 및 기록 매체

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant