CN109074136A - 具有分叉点的插槽 - Google Patents

具有分叉点的插槽 Download PDF

Info

Publication number
CN109074136A
CN109074136A CN201780025846.2A CN201780025846A CN109074136A CN 109074136 A CN109074136 A CN 109074136A CN 201780025846 A CN201780025846 A CN 201780025846A CN 109074136 A CN109074136 A CN 109074136A
Authority
CN
China
Prior art keywords
branch
memory module
pcb
bifurcation
slot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780025846.2A
Other languages
English (en)
Other versions
CN109074136B (zh
Inventor
C·丁
D·B·怀特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN109074136A publication Critical patent/CN109074136A/zh
Application granted granted Critical
Publication of CN109074136B publication Critical patent/CN109074136B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/72—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures
    • H01R12/73—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H01R12/735—Printed circuits including an angle between each other
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Support Of Aerials (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

一种装备包括具有基端和分叉点的存储器模块插槽。该基端被耦合到印刷电路板(PCB)。该分叉点在PCB的外部。第一分支以角度θ1从分叉点延伸，其中90<θ1<180，并且第二分支以角度θ2从分叉点延伸，其中90<θ2<180。一种方法包括：经由存储器模块插槽的基端在PCB与第一存储器模块和第二存储器模块之间发信令。该存储器模块插槽经由基端连接到PCB。信令在存储器模块插槽的分叉点处经由第一分支被分叉到第一存储器模块，并且经由第二分支被分叉到第二存储器模块。该分叉在PCB的外部。

Description

具有分叉点的插槽
相关申请的交叉引用
本申请要求于2016年4月28日提交的题为“SOCKET WITHBRANCHING POINT(具有分叉点的插槽)”的美国专利申请No.15/141,650的权益，其通过援引全部明确纳入于此。
背景
领域
本公开一般涉及被配置成接纳存储器模块的插槽，更具体地，涉及具有用于接纳存储器模块的分叉点的插槽。
背景技术
存储器是一般用于计算且具体用于无线通信的重要组件。存储器模块(例如，双列直插式存储器模块(DIMM))可以经由存储器模块插槽(下文称为插槽)连接到电路板(例如，印刷电路板(PCB))。插槽可以被配置成物理地接纳存储器模块(例如，与其相接合)并将存储器模块电连接到PCB上的组件。例如，处理器(例如，中央处理单元(CPU))可以安装在PCB上并经由插槽与存储器模块电通信。换言之，处理器和存储器模块之间的信令通过插槽来传导。
随着对更高性能的不断增长的需求，一个设计挑战是改善处理器和存储器模块之间的信令速度。
概述
公开了一种装备的诸方面。该装备包括具有基端和分叉点的存储器模块插槽。该基端耦合到PCB。该分叉点在PCB的外部。第一分支以角度θ1从分叉点延伸，其中90≤θ1&lt;180，并且第二分支以角度θ2从分叉点延伸，其中90≤θ2&lt;180。
公开了一种用于经由存储器模块插槽在一个或多个存储器模块与PCB之间发信令的方法的各方面。该方法包括经由存储器模块插槽的基端在PCB与第一存储器模块和第二存储器模块之间发信令。存储器模块插槽经由基端连接到PCB。该方法还包括：将该信令在存储器模块插槽的分叉点处经由第一分支来分叉到第一存储器模块，并且经由第二分支来分叉到第二存储器模块。该分叉在PCB的外部。第一分支以角度θ1从分叉点延伸，其中90≤θ1&lt;180，并且第二分支以角度θ2从分叉点延伸，其中90≤θ2&lt;180。
进一步公开了一种装备的诸方面。存储器包括存储器模块插槽，该存储器模块插槽具有用于将存储器模块插槽连接到PCB的装置以及用于使第一分支和第二分支分叉的装置。该用于分叉的装置在PCB的外部。基端耦合到PCB。该分叉点在PCB的外部。第一分支以角度θ1从分叉点延伸，其中90≤θ1&lt;180，并且第二分支以角度θ2从分叉点延伸，其中90≤θ2&lt;180。
附图简述
现在将参照附图藉由示例而非限定地在详细描述中给出装置和方法的各个方面，其中：
图1A是DIMM和插槽的示例性实施例的示图。
图1B是在z轴上观察的图1A的DIMM的示图。
图2是具有图1A的处理器和插槽的PCB的示例性实施例的示图。
图3是图2的组件的信号反射的概念图。
图4A是具有用于接纳DIMM的分叉点的插槽的示例性实施例的示图。
图4B是具有连接迹线的图4A的插槽的另一视图。
图5是图4A的插槽的立体示图。
图6是图4A的组件的信号反射的概念图。
图7A是图4A的插槽的另一示例性实施例的示图。
图7B是图4A的插槽的另一示例性实施例的示图。
图8A是图4A的插槽的另一示例性实施例的示图。
图8B是图4A的插槽的另一示例性实施例的示图。
图9是图4A的插槽的操作流程图。
详细描述
以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文所描述的概念的仅有配置。本详细描述包括具体细节以提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在一些实例中，以框图形式示出众所周知的结构和组件以便避免淡化此类概念。
现在将参考各种装备和方法给出用于接纳存储器模块的插槽的若干方面。这些装备和方法将在以下详细描述中进行描述并在附图中由各种框、组件、电路、过程、算法等(统称为“元素”)来解说。这些元素可使用电子硬件、计算机软件、或其任何组合来实现。此类元素是实现成硬件还是软件取决于具体应用和加诸于整体系统上的设计约束。
本公开通篇给出的用于接纳存储器模块的各种插槽可以纳入在各种装备中。举例来说，所公开的插槽可以实现为自立装备。插槽也可以包括在任何系统、或者系统的任何部分、或者任何中间产品(例如，视频卡、主板等)、或者任何最终产品(例如，移动电话、个人数字助理(PDA)、个人计算机(PC)、膝上型计算机、掌上型计算机、平板电脑、工作站、游戏控制台、媒体播放器、基于计算机的模拟器、服务器、用于膝上型设备的无线通信附件、或类似物)中。本文公开的方法的各方面应当类似地被实现在自立插槽中或被包括在任何系统中、或者系统的任何部分中、或者任何中间产品或最终产品中，或者由此类自立插槽、系统(或其部分)、中间产品、或最终产品执行的任何步骤、过程、算法、或类似操作，或者其任何组合。
措辞“示例性”在本文中用于表示用作示例、实例或解说。本文中描述为“示例性”的任何实施例不必被解释为优于或胜过其他实施例。同样，术语装置(装备)或方法的“实施例”不要求本发明的所有实施例包括所描述的组件、结构、特征、功能性、过程、优点、益处、或操作模式。
术语“连接”、“耦合”或其任何变体意指在两个或更多个元件之间的直接或间接的任何连接或耦合，且可涵盖被“连接”或“耦合”在一起的两个元件之间存在一个或多个中间元件。元件之间的耦合或连接可为物理的、逻辑的或其组合。如本文中使用的，作为若干非限定和非穷尽性示例，两个元件可被认为通过使用一条或多条导线、电缆、和/或印刷电气连接以及通过使用电磁能量(诸如具有射频区域、微波区域以及光学(可见和不可见两者)区域中的波长的电磁能量)来“连接”或“耦合”在一起。
本文中使用诸如“第一”、“第二”等指定对元素的任何引述一般并不限定那些元素的数量或次序。确切而言，这些指定在本文中用作区别两个或更多个元素或者元素实例的便捷方法。由此，对第一元素和第二元素的引述并不意味着仅能采用两个元素、或者第一元素必须位于第二元素之前。
如本文所使用的，单数形式的“一”、“某”和“该”旨在也包括复数形式，除非上下文另有明确指示。将进一步理解，术语“包括”、“具有”、“包含”和/或“含有”在本文中使用时指明所陈述的特征、整数、步骤、操作、要素、和/或组件的存在，但并不排除一个或多个其他特征、整数、步骤、操作、要素、组件和/或其群组的存在或添加。
现在将在插槽的上下文中给出用于接纳存储器模块的插槽的各个方面，这些插槽物理地接纳DIMM并将DIMM电连接到其他组件。然而，如本领域技术人员将容易明白的，这些方面可被扩展到其他类型的存储器模块。相应地，对插槽的全部引用仅仅旨在解说插槽的示例性方面，并且要理解这些方面可被扩展到各种各样的应用。
可以参考彼此正交的x轴、y轴和z轴来给出插槽的各个方面。例如，x-y平面可以对应于水平平面，并且z轴可以是参考x-y平面的垂直方向。
图1A是DIMM和插槽的示例性实施例的示图。示图100包括DIMM110和插槽120。DIMM110可以在z轴方向上插入插槽120中。DIMM 110可以包括DIMM PCB 115，在DIMM PCB 115的两侧都具有存储器(例如，DRAM)。DIMM PCB 115的侧面被称为顶侧和底侧。DIMM PCB 115的顶侧可以具有附连在其上的m个DRAM，并且DIMM PCB 115的底侧可以具有附连在其上的n个DRAM(其可以与数量m不同)。DIMM 110还包括电连接到DRAM的引脚116。插槽120可以包括用于物理地接纳DIMM110的槽(在该视图中看不到该槽)。插槽120还可包括各种金属抽头126，当DIMM 110与插槽120相接合时，金属抽头126电连接到DIMM 110的引脚116。
图1B是在z轴上观察的图1A的DIMM的示图。示图101解说了DIMM110具有两个侧面，称为顶侧和底侧。如所解说的，顶侧和底侧中的每一者都包括附连在其上的九个DRAM(例如，m等于n)。
图2是图1A的具有处理器和插槽的PCB的示例性实施例的示图。示图200包括PCB230。例如，PCB 230可以是用于PC或服务器的主板，或诸如视频卡的附连卡。PCB 230可以包括处理器250(例如，中央处理单元或即CPU)以及插槽220N和220F(例如，图1A的插槽120的实例)。每个插槽220N和220F包括槽227以物理地接纳DIMM 110。当DIMM 110与插槽220N或220F相接合时，金属抽头226分别连接到DIMM 110的引脚116。
处理器250可以经由信令240N与插槽220N通信，并经由信令240F与插槽220F通信。信令240N和信令240F可以由PCB 230内的导电连接迹线(下文称为迹线或连接迹线)携带，并且可以行进不同的距离。例如，信令240N行进距离A，并且信令240F行进距离A和距离B。由于信令240N和信令240F行进的不同距离，可能会出现如下文的图3所示的某些问题。
图3是图2的组件的信号反射的概念图。示图300包括分别经由图2的插槽220N和220F与DIMM 310N和310F(例如，图1A的DIMM 110的实例)通信的处理器350(例如，图2的处理器250的实例)。示图300包括阻抗302、304N、304F和306。阻抗302可以对应于距离A的长度的迹线。阻抗304N可以对应于插槽220N的阻抗，包括DIMM 310N的DIMMPCB内的迹线(例如，DIMM PCB 115内将引脚116连接到DRAM的迹线)的阻抗。阻抗304F可以对应于插槽220F的阻抗，包括DIMM 310F内的迹线的阻抗。由于DIMM 310N和310F是相同类型的DIMM，阻抗304N和阻抗304F可以基本上相同。阻抗306可以对应于距离B的长度的迹线。
由于不同的阻抗，处理器350和DIMM 310N之间的信令以及处理器350和DIMM 310F之间的信令经受不同的信号反射。例如，处理器350和DIMM 310N之间的信令经过阻抗302(距离A的长度迹线的阻抗)和阻抗304N。处理器350和DIMM 310F之间的信令经过阻抗302(距离A的长度迹线的阻抗)、阻抗304F、以及另外的阻抗306(距离B的长度迹线的阻抗)。结果，信号反射309N(处理器350和DIMM 310N之间的信令)不同于信号反射309F(处理器350和DIMM 310F之间的信令)。示图300的系统通常不能计及不同的信号反射。例如，处理器350可以以相同的驱动强度将信令驱动到DIMM 310F和DIMM 310N。结果，由于阻抗的差异，信号反射309N可能与信号反射309F不同。结果，信号完整性可能降级，从而限制了访问DIMM 310N和310F的速度。
图4A是具有用于接纳DIMM的分叉点的插槽的示例性实施例的示图。示图400包括PCB 430。处理器(例如，CPU)450被附连并电连接到PCB 430。插槽420(例如，存储器模块插槽)被配置成物理地接纳DIMM。插槽420包括被配置成耦合(例如，物理地附连和/或电连接)到PCB 430的基端421。处理器450可以经由连接迹线431电连接到插槽420(例如，在基端421处)。
插槽420还包括PCB 430外部的分叉点422(例如，PCB 430可以在x-y平面上，并且分叉点422可以在z轴上在PCB 430的外部)。插槽420包括在z轴延伸的连接部分423，该连接部分423连接基端421和分叉点422。插槽420包括在分叉点422处分叉的第一分支和第二分支。第一分支和第二分支中的每一个分支都被配置成物理地接纳并电连接到DIMM。在示图400中，DIMM 410_1附连和/或电连接到第一分支，并且DIMM 410_2物理地附连和/或电连接到第二分支。DIMM 410_1和410_2可以是图1A的DIMM 110的实例。
图4B是具有导电迹线的图4A的插槽的另一视图。示图401解说了第一分支以角度θ1从分叉点412延伸。在一些示例中，角度θ1是90≤θ1&lt;180。第二分支以角度θ2从分叉点412延伸。在一些示例中，角度θ2是90≤θ2&lt;180。例如，角度θ1和/或θ2可以是从z轴延伸到第一和第二分支的角度。角度θ1和/或θ2不一定相同。因此，第一分支(和/或第二分支)可以以直角(90度)或几乎垂直(几乎180度)从分叉点412延伸。在一些示例中，第一分支或第二分支是直的(例如，其中没有弯曲点)。即，例如，第一分支的所有部分与分叉点412成角度θ1，并且第二分支的所有部分与分叉点412成角度θ2。
插槽420包括导电连接迹线，其将附连的DIMM 410_1和410_2的引脚电连接到基端421以及电连接到PCB 430的组件(例如，处理器450)。例如，DIMM 410_1的引脚经由迹线424_1(例如，迹线424_1_t和424_1_b)和迹线423(例如迹线423_t和423_b)连接到基端。DIMM 410_1的顶侧处的引脚可以经由迹线424_l_t和423_t连接到基端421。DIMM 410_1的底侧处的引脚可以经由迹线424_l_b和423_b连接到基端421。DIMM 410_2的顶侧处的引脚可以经由迹线424_2_t和423_t连接到基端421。DIMM 410_2的底侧处的引脚可以经由迹线424_2_b和423_b连接到基端421。
从基端421到DIMM 410_1和DIMM 410_2的迹线的阻抗相等或基本上相等。例如，迹线424_1和423与迹线424_2和423基本上相同或相同长度。DIMM 410_1和DIMM 410_2的信号反射在图6中进一步详细给出。
图5是图4A的插槽的立体视图。示图500解说了插槽420在z轴上升高到基端421的上方(并因此升高到与基端421相连的PCB的上方)。第一分支和第二分支中的每一个分支都可包括槽和各种金属抽头426。第一分支和第二分支从分叉点412延伸。槽允许DIMM 410_1和/或410_2被插入，并允许金属抽头426被电连接到DIMM 410_1和/或410_2的引脚116。
图6是图4A的组件的信号反射的概念图。示图600包括分别经由图4A的插槽420与DIMM 410_1和410_2(例如，图1A的DIMM 110的实例)通信的处理器450(例如，图2的处理器250的实例)。示图600包括阻抗602、604_1和604_2。阻抗602可以对应于图4A的迹线431。阻抗604_1可以对应于插槽420和DIMM 410_1的DIMM PCB内的迹线(例如，DIMMPCB 115内将引脚116连接到DRAM的迹线)的阻抗。阻抗604_2可以对应于插槽420和DIMM 410_2内的迹线的阻抗。由于DIMM 410_1和410_2是相同类型的DIMM，阻抗604_1和阻抗604_2可以基本上相同。此外，在插槽420内，连接到DIMM 410_1的引脚的迹线(例如，迹线424_1和迹线423)和连接到DIMM 410_2的引脚的迹线(例如，迹线424_2和迹线423)相同或者基本上相同，如图4B所示。
因此，处理器450和DIMM 410_1之间的信令以及处理器450和DIMM410_2之间的信令行进通过相同或基本上相同的阻抗。即，阻抗602加上阻抗604_1(用于处理器450和DIMM410_1之间的信令)和阻抗602加上604_2(用于处理器450和DIMM 410_2之间的信令)相同或基本上相同，如上文所述。结果，处理器450和DIMM 410_1之间信令的信号反射609_1以及处理器450和DIMM 410_2之间信令的信号反射609_2相同或基本上相同。
示图600的系统(例如，处理器450的驱动强度)可以计及相同或基本上相同的信号反射609_1和609_2。结果，信号完整性不会降级，并且可以改善处理器450与DIMM 410_1和/或410_2之间的信令速度。
参照图4A、图4B和图6，在一些示例中，存储器模块(DIMM 410_1和410_2)经由插槽420的单个基端421电耦合到PCB 430(例如，电耦合到PCB 430内的迹线431)。迹线423、424_1和424_2提供用于向DIMM410_1和410_2传导信令的装置。DIMM 410-1的信号反射609_1和多个存储器模块中的第二存储器模块的信号反射609_2基本上相同，如图6所示。在一些示例中，PCB 430上的组件(诸如处理器450)提供用于经由连接到该PCB的单个基端来向DIMM410_1和410_2提供信令(例如，驱动迹线423、424_1和424_2上的信号)的装置。由于信号反射609_1和609_2基本上相同，驱动器处理器450可以以基本上相同的强度来驱动DIMM 410_1和410_2。以这种方式，处理器450不需要定制驱动强度以向不同的存储器模块提供信号。
图7A是图4A的插槽的另一示例性实施例的示图。示图700包括具有多个插槽720(例如，图4A的插槽420的实例)的PCB 730(例如，图4A的PCB 430的实例)。PCB 730以图4A所述的方式连接到插槽720。插槽720可以包括相对于PCB 730的不同高度的分叉点722。例如，插槽720_1包括高度H1的分叉点722_1；插槽720_2包括高度H2的分叉点722_2；插槽720_3包括高度H3的分叉点722_3。高度H1、H2和H3彼此不同。由于不同的高度，一个插槽720的分支可以与另一个插槽720的分支交错(例如，布置在其下方)。以这种方式，插槽720_1、720_2和720_3可以彼此更靠近地放置以减少空间。
图7B是图4A的插槽的另一示例性实施例的示图。示图701包括具有分支(第一分支和第二分支)的插槽720_4，这些分支彼此靠近以减少空间。以这种方式，可以减少多个插槽720之间的空间。在一些示例中，角度θ1和/或角度θ2大于或等于135度。换言之，第一分支和第二分支之间的角度θc可以是90度或更小。在一些示例中，分支可以与物理上将允许的那样靠近。
图8A是图4A的插槽的另一示例性实施例的示图。示图800包括具有多于两个分支的插槽820_1(例如，图4A的插槽420的实例)。除了第一分支和第二分支之外，第三分支以角度θ第三分支从分叉点822_1延伸。在一些示例中，角度θ第三分支基本上为180度。换言之，第三分支可以在z轴上基本垂直地延伸。以这种方式，附加的DIMM可以连接到单个插槽820。
插槽820_1内连接基端821_1和与第一分支、第二分支和第三分支相连的各DIMM中的每个DIMM的连接迹线具有相同或基本上相同的长度。结果，到每个DIMM的信令的信号反射基本上相同。如图4B所述改善了这种信令的速度。
图8B是图4A的插槽的另一示例性实施例的示图。示图801包括插槽820_2。插槽820_2的第一分支和第二分支中的至少一个分支包括弯曲点829。使用第一分支作为示例，第一分支包括在弯曲点829_1处连接的第一支路和第二支路。第一支路以角度θ3从分叉点822_2延伸，其中角度θ3基本上为90度。在一些示例中，角度θ3可以是图4B描述的角度θ1的示例。此外，角度θ3可以不限于此，并且例如可以大于90度。第二支路以角度θ4从弯曲点829_1延伸，其中0&lt;θ4≤180度。作为示例，第二分支包括多个弯曲点829_2。在一些示例中，角度θ3和θ4都可以基本上为90度，使得第一分支和第二分支提供用于将存储器模块基本上垂直地物理地附连到PCB730的装置(例如，平行于z轴)。
插槽820_1内连接基端821_2和与第一分支和第二分支相连的各DIMM中的每个DIMM的连接迹线具有相同或基本上相同的长度。结果，到每个DIMM的信令的信号反射基本上相同。如图4B所述改善了这种信令的速度。
图9是图4A的插槽的操作流程图。流程图900可以由图4A、图4B、图5、图7A、图7B、图8A和图8B中描述的装备来执行。在910处，经由存储器模块插槽的基端向PCB与第一存储器模块和第二存储器模块发信令。作为示例，基端421提供用于将插槽420连接到PCB 430的装置。参考图4A，插槽420经由基端421连接到PCB 430。PCB 430经由插槽420向DIMM 410_1和DIMM 410_2发信令。
在920处，信令在存储器模块插槽的分叉点处经由第一分支被分叉到第一存储器模块，并且经由第二分支被分叉到第二存储器模块。在一些示例中，分叉点412提供用于使插槽420的第一分支和第二分支分叉的装置。参照图4B，例如，可以经由连接迹线(例如，迹线423和424)来传导信令。信令或连接迹线在插槽420的分叉点412处经由第一分支被分叉到DIMM 410_1，并且经由第二分支被分叉到DIMM 410_2。
在930处，经由第二存储器模块插槽向第三存储器模块和PCB发信令。参照图7A，PCB 730(例如，图4A的PCB 430的实例)与多个插槽720(例如，图4A的插槽420的实例)连接。PCB 730以图4A所述的方式连接到插槽720。插槽720具有相对于PCB 730的不同高度的分叉点722。例如，插槽720_1包括高度H1的分叉点722_1。插槽720_2包括高度H2的分叉点722_2。插槽720_3包括高度H3的分叉点722_3。高度H1、H2和H3彼此不同。由于不同的高度，一个插槽720的分支可以与另一个插槽720的分支交错(例如，布置在其下方)。以这种方式，插槽720_1、720_2和720_3可以彼此更靠近地放置以减少空间。
在940处，经由存储器模块插槽的第三分支向PCB和第三存储器模块发信令。参考图8A，示图800包括具有多于两个分支的插槽820_1(例如，图4A的插槽420的实例)。除了第一分支和第二分支之外，第三分支以角度θ第三分支从分叉点822_1延伸。在一些示例中，角度θ第三分支基本上为180度。换言之，第三分支在z轴上基本垂直地延伸。以这种方式，附加的DIMM可以连接到单个插槽820。
插槽820_1内连接基端821_1和与第一分支、第二分支和第三分支相连的各DIMM中的每个DIMM的连接迹线具有相同或基本上相同的长度。结果，到每个DIMM的信令的信号反射基本上相同。如图4B所述改善了这种信令的速度。
应理解，所公开的过程/流程图中的各个框的具体次序或层次是示例性办法的解说。应理解，基于设计偏好，可以重新编排这些过程/流程图中的各个框的具体次序或层次。此外，一些框可被组合或被略去。所附方法权利要求以范例次序呈现各种框的要素，且并不意味着被限定于所呈现的具体次序或层次。
提供之前的描述是为了使本领域任何技术人员均能够实践本文中所描述的各个方面。对这些方面的各种修改将容易为本领域技术人员所明白，并且在本文中所定义的普适原理可被应用于其他方面。因此，权利要求并非旨在被限定于本文中所示的方面，而是应被授予与语言上的权利要求相一致的全部范围，其中对要素的单数形式的引述除非特别声明，否则并非旨在表示“有且仅有一个”，而是“一个或多个”。措辞“示例性”在本文中用于表示“用作示例、实例、或解说”。本文中描述为“示例性”的任何方面不必被解释为优于或胜过其他方面。除非特别另外声明，否则术语“一些”指的是一个或多个。诸如“A、B或C中的至少一者”、“A、B或C中的一者或多者”、“A、B和C中的至少一者”、“A、B和C中的一者或多者”以及“A、B、C或其任何组合”之类的组合包括A、B和/或C的任何组合，并且可包括多个A、多个B或者多个C。具体地，诸如“A、B或C中的至少一者”、“A、B或C中的一者或多者”、“A、B和C中的至少一者”、“A、B和C中的一者或多者”、以及“A、B、C或其任何组合”之类的组合可以是仅A、仅B、仅C、A和B、A和C、B和C、或者A和B和C，其中任何此类组合可包含A、B或C中的一个或多个成员。本公开通篇描述的各个方面的要素为本领域普通技术人员当前或今后所知的所有结构上和功能上的等效方案通过引述被明确纳入于此，且旨在被权利要求所涵盖。此外，本文中所公开的任何内容都并非旨在贡献给公众，无论这样的公开是否在权利要求书中被显式地叙述。措辞“模块”、“机制”、“元素”、“设备”等等可以不是措辞“装置”的代替。如此，没有任何权利要求元素应被解释为装置加功能，除非该元素是使用短语“用于……的装置”来明确叙述的。

Claims (28)

1.一种装备，包括：
存储器模块插槽，所述存储器模块插槽包括：
基端和分叉点，所述基端被配置成耦合到印刷电路板(PCB)，所述分叉点被配置成在所述PCB的外部；
以角度θ1从所述分叉点延伸的第一分支，其中90≤θ1&lt;180；以及
以角度θ2从所述分叉点延伸的第二分支，其中90≤θ2&lt;180。
2.如权利要求1所述的装备，其特征在于，所述第一分支被配置成连接到第一存储器模块，并且所述第二分支被配置成连接到第二存储器模块。
3.如权利要求2所述的装备，其特征在于，所述存储器模块插槽包括第一连接迹线和第二连接迹线，所述第一连接迹线被配置成将所述第一分支处的所述第一存储器模块连接到所述PCB，所述第二连接迹线被配置成将所述第二分支处的所述第二存储器模块连接到所述PCB，其中所述第一连接迹线和所述第二连接迹线具有基本上相同的长度。
4.如权利要求3所述的装备，其特征在于，所述第一分支和所述第二分支是直的。
5.如权利要求3所述的装备，其特征在于，所述第一分支和所述第二分支中的一个分支包括在弯曲点处连接的第一支路和第二支路。
6.如权利要求5所述的装备，其特征在于，所述第一支路以角度θ3从所述分叉点延伸，其中所述角度θ3基本上为90。
7.如权利要求6所述的装备，其特征在于，所述第二支路以角度θ4从所述弯曲点延伸，其中0&lt;θ4≤180。
8.如权利要求2所述的装备，其特征在于，进一步包括多个存储器模块插槽，所述多个存储器模块插槽具有相对于所述PCB的不同高度的分叉点。
9.如权利要求2所述的装备，其特征在于，进一步包括被配置成连接到第三存储器模块的第三分支，其中所述第三分支以角度θ第三分支从所述分叉点延伸，其中θ第三分支基本上为180。
10.一种用于经由存储器模块插槽在多个存储器模块与印刷电路板(PCB)之间发信令的方法，包括：
经由所述存储器模块插槽的基端在所述PCB与所述多个存储器模块中的第一存储器模块和第二存储器模块之间发信令，其中所述存储器模块插槽经由所述基端连接到所述PCB；
将所述信令在所述存储器模块插槽的分叉点处经由第一分支来分叉到所述第一存储器模块并且经由第二分支来分叉到所述第二存储器模块，其中所述分叉在所述PCB的外部，并且其中
所述第一分支以角度θ1从所述分叉点延伸，其中90≤θ1&lt;180；以及
所述第二分支以角度θ2从所述分叉点延伸，其中90≤θ2&lt;180。
11.如权利要求10所述的方法，其特征在于
所述PCB与所述第一存储器模块之间的信令经由第一连接迹线，所述第一连接迹线将所述第一分支处的所述第一存储器模块连接到所述PCB；以及
所述PCB与所述第二存储器模块之间的信令经由第二连接迹线，所述第二连接迹线将所述第二分支处的所述第二存储器模块连接到所述PCB，其中所述第一连接迹线和所述第二连接迹线具有基本上相同的长度。
12.如权利要求11所述的方法，其特征在于，所述第一分支和所述第二分支是直的并且没有弯曲点。
13.如权利要求11所述的方法，其特征在于，所述第一分支和所述第二分支中的一个分支包括在弯曲点处连接的第一支路和第二支路。
14.如权利要求13所述的方法，其特征在于，所述第一支路以角度θ3从所述分叉点延伸，其中所述角度θ3基本上为90。
15.如权利要求14所述的方法，其特征在于，所述第二支路以角度θ4从所述弯曲点延伸，其中0&lt;θ4≤180。
16.如权利要求10所述的方法，其特征在于，进一步包括经由第二存储器模块插槽在第三存储器模块与所述PCB之间发信令，其中所述第二存储器模块插槽包括第二分叉点，所述第二分叉点具有相对于所述PCB的与所述存储器模块插槽的所述分叉点不同的高度。
17.如权利要求10所述的方法，其特征在于，进一步包括经由所述存储器模块插槽的第三分支在所述PCB与第三存储器模块之间发信令，其中所述第三分支以角度θ第三分支从所述分叉点延伸，其中θ第三分支基本上为180。
18.一种装备，包括：
存储器模块插槽，所述存储器模块插槽包括：
用于将所述存储器模块插槽连接到印刷电路板(PCB)的装置；
用于使第一分支和第二分支分叉的装置，其中所述用于分叉的装置在所述PCB的外部，并且其中
所述第一分支以角度θ1从所述用于分叉的装置延伸，其中90≤θ1&lt;180，以及
所述第二分支以角度θ2从所述用于分叉的装置延伸，其中90≤θ2&lt;180。
19.如权利要求18所述的装备，其特征在于，所述第一分支被配置成连接到第一存储器模块，并且所述第二分支被配置成连接到第二存储器模块。
20.如权利要求19所述的装备，其特征在于，所述存储器模块插槽包括第一连接迹线和第二连接迹线，所述第一连接迹线被配置成将所述第一分支处的所述第一存储器模块连接到所述PCB，所述第二连接迹线被配置成将所述第二分支处的所述第二存储器模块连接到所述PCB，其中所述第一连接迹线和所述第二连接迹线具有基本上相同的长度。
21.如权利要求20所述的装备，其特征在于，所述第一分支和所述第二分支是直的。
22.如权利要求20所述的装备，其特征在于，所述第一分支和所述第二分支中的一个分支包括在弯曲点处连接的第一支路和第二支路。
23.如权利要求22所述的装备，其特征在于，所述第一支路以角度θ3从所述用于分叉的装置延伸，其中所述角度θ3基本上为90。
24.如权利要求19所述的装备，其特征在于，进一步包括多个存储器模块插槽，所述多个存储器模块插槽具有相对于所述PCB的不同高度的用于分叉的装置。
25.如权利要求19所述的装备，其特征在于，进一步包括被配置成连接到第三存储器模块的第三分支，其中所述第三分支以角度θ第三分支从所述用于分叉的装置延伸，θ第三分支基本上为180。
26.一种装备，包括：
多个存储器模块，所述多个存储器模块经由基端电耦合到印刷电路板(PCB)；以及
用于向所述多个存储器模块中的第一存储器模块和第二存储器模块传导信令的装置，其中所述多个存储器模块中的所述第一存储器模块的信号反射和所述多个存储器模块中的所述第二存储器模块的信号反射基本上相同。
27.如权利要求26所述的装备，其特征在于
用于经由连接到所述PCB的所述基端向所述多个存储器模块中的所述第一存储器模块和所述第二存储器模块提供信令的装置，其中所述用于提供信令的装置以基本上相同的强度来将信令驱动到所述多个存储器模块中的所述第一存储器模块和所述第二存储器模块。
28.如权利要求27所述的装备，其特征在于
用于将所述多个存储器模块基本上垂直地物理地附连到所述PCB的装置。
CN201780025846.2A 2016-04-28 2017-04-06 具有分叉点的插槽 Active CN109074136B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/141,650 US9773528B1 (en) 2016-04-28 2016-04-28 Socket with branching point
US15/141,650 2016-04-28
PCT/US2017/026448 WO2017189205A1 (en) 2016-04-28 2017-04-06 Socket with branching point

Publications (2)

Publication Number Publication Date
CN109074136A true CN109074136A (zh) 2018-12-21
CN109074136B CN109074136B (zh) 2020-03-13

Family

ID=58668948

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780025846.2A Active CN109074136B (zh) 2016-04-28 2017-04-06 具有分叉点的插槽

Country Status (5)

Country Link
US (1) US9773528B1 (zh)
EP (1) EP3449336B1 (zh)
CN (1) CN109074136B (zh)
TW (1) TW201803234A (zh)
WO (1) WO2017189205A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024093189A1 (zh) * 2022-11-02 2024-05-10 长鑫存储技术有限公司 服务器、双内存封装模组以及连接器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190303333A1 (en) * 2018-03-30 2019-10-03 Qualcomm Incorporated System with an interposer for high-speed memory modules
TWM578887U (zh) * 2019-02-22 2019-06-01 華碩電腦股份有限公司 主機板及其記憶體插槽

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356959B1 (en) * 1998-07-21 2002-03-12 Gateway, Inc. Stackable PCI peripheral devices
US20020041020A1 (en) * 2000-10-05 2002-04-11 Takao Ono Memory system and connecting member
US20070258217A1 (en) * 2004-09-03 2007-11-08 Roper David L Split Core Circuit Module
US20090007048A1 (en) * 2007-04-11 2009-01-01 Moises Cases Design structure for a computer memory system with a shared memory module junction connector
US20120194992A1 (en) * 2009-12-22 2012-08-02 International Business Machines Corporation A DIMM Riser Card With An Angled DIMM Socket And A Straddle Mount DIMM Socket

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585099B1 (ko) * 2003-08-13 2006-05-30 삼성전자주식회사 적층형 메모리 모듈 및 메모리 시스템.
KR100689967B1 (ko) * 2006-02-03 2007-03-08 삼성전자주식회사 개선된 멀티 모듈 메모리 버스 구조를 가진 메모리 시스템
JP2010170296A (ja) * 2009-01-22 2010-08-05 Elpida Memory Inc メモリシステム、半導体記憶装置、及び配線基板
EP2419971A4 (en) 2009-04-17 2013-03-27 Hewlett Packard Co METHOD AND SYSTEM FOR REDUCING LENGTH AND TRACE CAPACITY IN IMPORTANT MEMORY FOOTPRINT
US8363418B2 (en) 2011-04-18 2013-01-29 Morgan/Weiss Technologies Inc. Above motherboard interposer with peripheral circuits

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356959B1 (en) * 1998-07-21 2002-03-12 Gateway, Inc. Stackable PCI peripheral devices
US20020041020A1 (en) * 2000-10-05 2002-04-11 Takao Ono Memory system and connecting member
US20070258217A1 (en) * 2004-09-03 2007-11-08 Roper David L Split Core Circuit Module
US20090007048A1 (en) * 2007-04-11 2009-01-01 Moises Cases Design structure for a computer memory system with a shared memory module junction connector
US20120194992A1 (en) * 2009-12-22 2012-08-02 International Business Machines Corporation A DIMM Riser Card With An Angled DIMM Socket And A Straddle Mount DIMM Socket

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024093189A1 (zh) * 2022-11-02 2024-05-10 长鑫存储技术有限公司 服务器、双内存封装模组以及连接器

Also Published As

Publication number Publication date
CN109074136B (zh) 2020-03-13
WO2017189205A1 (en) 2017-11-02
TW201803234A (zh) 2018-01-16
EP3449336B1 (en) 2021-05-19
US9773528B1 (en) 2017-09-26
EP3449336A1 (en) 2019-03-06

Similar Documents

Publication Publication Date Title
CN105701050B (zh) 具有多个PCIe连接器的外围组件互连快速(PCIe)卡
CN109074136A (zh) 具有分叉点的插槽
US10010007B2 (en) Multi-slot plug-in card
US9954295B2 (en) Midplane interconnect system with conductor twist mitigation
US8023275B2 (en) Interface retention and support apparatus and method of use
CN208044474U (zh) 主机板及计算机装置
JP4771372B2 (ja) 電子装置用コネクタ、システムおよび取り付け方法（ｐｃｉエクスプレス・コネクタ）
US20110320667A1 (en) Electronic device with network interface card
US10617003B2 (en) Method for manufacturing a surface mount technology (SMT) pad structure for next generation speeds
CN105867558B (zh) 基于柔性pcb的板间互连结构及多机箱服务器
US10716210B2 (en) Printed circuit board including through-hole vias
US11757223B2 (en) Receptacle connector socket with embedded bus bar
CN103744479B (zh) 一种八处理器系统以及服务器
WO2019190684A1 (en) System with an interposer for high-speed memory modules
Griese Optical interconnection technology for PCB applications
CN105430891B (zh) 柔性线路板及移动终端
US20110110024A1 (en) Computer system
CN104699639B (zh) 电路板及电子设备
US11336043B2 (en) Peripheral component coupler method and apparatus
CN208047095U (zh) 一种pcb线路板的固定装置
US20150338451A1 (en) Systems and methods for detecting unauthorized population of surface-mount devices on a printed circuit board
US20050287872A1 (en) Connector module
CN110534980A (zh) 高频优化连接器
CN106532234A (zh) 移动终端
CN105281162A (zh) 一种电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant