CN109062835A - 一种实现串行通用输入输出重新编写的方法 - Google Patents

一种实现串行通用输入输出重新编写的方法 Download PDF

Info

Publication number
CN109062835A
CN109062835A CN201810682436.1A CN201810682436A CN109062835A CN 109062835 A CN109062835 A CN 109062835A CN 201810682436 A CN201810682436 A CN 201810682436A CN 109062835 A CN109062835 A CN 109062835A
Authority
CN
China
Prior art keywords
signal
sgpio
hard disk
realizing
universal input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810682436.1A
Other languages
English (en)
Inventor
徐鹏翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201810682436.1A priority Critical patent/CN109062835A/zh
Publication of CN109062835A publication Critical patent/CN109062835A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

本发明实施例公开了一种实现串行通用输入输出重新编写的方法，属于服务器管理控制领域。方法包括步骤：将上行的第一通信信号解析成硬盘的管理信号；将硬盘的管理信号重新编写，生成包含不同硬盘信息的第二通信信号；将第二通信信号传递给下一管理芯片。本发明实施例通过将上行管理芯片的上行SGPIO全部解析出来，信号重新编写，生成包含不同硬盘数量的SGPIO信号，并发送给其他背板使用。可以实现不同数量硬盘搭配下的背板级联情况。

Description

一种实现串行通用输入输出重新编写的方法
技术领域
本发明涉及服务器管理控制领域。
背景技术
服务器背板上设有多种管理芯片，复杂可编程逻辑器件(Complex ProgrammableLogic Device，简称CPLD)即是其中的一种。目前背板的CPLD主要是用来解析存储卡传递的串行通用输入输出(Serial General Purpose Input/Output，简称SGPIO)信号。CPLD通过解析存储卡发出来的SGPIO信号，生成对应每一个硬盘的管理信号，用于管理硬盘状态。
解析的信号只能用于单背板，CPLD芯片无法将解析的SGPIO信号下传到另一个包含CPLD的服务器背板上。导致两个包含CPLD的背板进行级联时无法管理硬盘。无法用于2个都有CPLD背板的级联。
发明内容
本发明为解决实现背板级联时硬盘管理功能以及传递包含不同硬盘数量的SGPIO信号的技术问题。为此，本发明提供实现串行通用输入输出重新编写的方法，它具有能实现不同数量硬盘搭配下的背板级联、新编写的模块可以快速用于新代码开、实现SGPIO信号的重编写和生成的优点。
为了实现上述目的，本发明实施例采用如下技术方案。
提供一种实现串行通用输入输出重新编写的方法，包括步骤：
将上行的第一通信信号解析成硬盘的管理信号；
将硬盘的管理信号重新编写，生成包含不同硬盘信息的第二通信信号；
将第二通信信号传递给下一管理芯片。
优选的，通信信号可以是SGPIO、I2C、SPI信号的一种。
优选的，SGIPO信号包含时钟(SCLOCK)、负载(SLOAD)、数据输出(SDATAOUT)、数据输入(SDATAIN)四种分信号。所述第一SGIPO信号的数据输出信号中包含对硬盘的管理信号。所述将上行的第一SGIPO信号解析成硬盘的管理信号，具体是由管理芯片对SDATAOUT信号进行解析生成管理硬盘状态的活动(ACTIVITY)、位置(LOCATION)、错误(ERROR)信号，并传递给硬盘。
优选的，将硬盘的管理信号重新编写，生成包含不同硬盘信息的第二SGIPO信号，具体是将生成的ACTIVITY、LOCATON、ERROR信号按照SGPIO的信号格式，重新编写，生成新的SGPIO信号，并将SGPIO信号传递给下一个CPLD。
优选的，第二SGPIO信号的SCLOCK信号与第一SGPIO信号的SCLOCK信号相同。
优选的，起始条件是，SLOAD信号连续出现5个“0”后，输出“1”。
优选的，SDATAOUT格式每3位代表一个盘的信号，分别是ACTIVITY、LOCATION、ERROR，按照硬盘的数量生成对应盘数的SGPIO信号。
优选的，结束条件是SLOAD为“1”，表示该组SGPIO结束。
本发明实施例的有益效果：1)通过将上行管理芯片的上行SGPIO全部解析出来，信号重新编写，生成包含不同硬盘数量的SGPIO信号，并发送给其他背板使用。可以实现不同数量硬盘搭配下的背板级联情况。
2)新编写的模块可以快速用于新代码的开发。
3)实现SGPIO信号的重编写和生成。
附图说明
图1是SGPIO信号时序图。
具体实施方式
下面结合附图与实施例对本发明作进一步说明。
实施例
一种实现串行通用输入输出重新编写的方法，包括步骤：
管理芯片CPLD将上行的第一SGPIO解析成硬盘的管理信号；
将硬盘的管理信号重新编写，生成包含不同硬盘信息的第二SGIPO信号；
将第二SGIPO信号传递给下一管理芯片。
SGIPO信号包含时钟(SCLOCK)、负载(SLOAD)、数据输出(SDATAOUT)、数据输入(SDATAIN)四根信号线组成。生成的传递信息方式如图1格式。
第一SGIPO信号的数据输出信号中包含对硬盘的管理信号。所述将上行的第一SGIPO信号解析成硬盘的管理信号，本实施例具体是由管理芯片CPLD对SDATAOUT信号进行解析生成管理硬盘状态的活动(ACTIVITY)、位置(LOCATION)、错误(ERROR)信号，并传递给硬盘。
将硬盘的管理信号重新编写，生成包含不同硬盘信息的第二SGIPO信号，具体是将生成的ACTIVITY、LOCATON、ERROR信号按照SGPIO的信号格式，重新编写，生成新的SGPIO信号，并将SGPIO信号传递给下一个CPLD。
第二SGPIO信号的SCLOCK信号与第一SGPIO信号的SCLOCK信号相同。
起始条件是，SLOAD信号连续出现5个“0”后，输出“1”。
上行第一SGPIO解析出来的硬盘管理信号，已经是完整的信号，按照SDATAOUT的格式，每3位代表一个盘的信号，分别是ACTIVITY、LOCATION、ERROR，按照硬盘的数量生成对应盘数的第二SGPIO信号。
结束条件：SLOAD变成“1”，表示该组SGPIO结束。
上述虽然结合附图对本发明的具体实施方式进行了描述，但并非对本发明保护范围的限制，所属领域技术人员应该明白，在本发明的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。

Claims (8)

1.一种实现串行通用输入输出重新编写的方法，其特征在于，包括步骤：
将上行的第一通信信号解析成硬盘的管理信号；
将硬盘的管理信号重新编写，生成包含不同硬盘信息的第二通信信号；
将第二通信信号传递给下一管理芯片。
2.如权利要求1所述的实现串行通用输入输出重新编写的方法，其特征在于，所述通信信号是SGPIO、I2C、SPI信号的一种。
3.如权利要求2所述的实现串行通用输入输出重新编写的方法，其特征在于，所述通信信号是SGPIO信号，所述SGIPO信号包含时钟、负载、数据输出、数据输入四种信号；所述第一SGIPO信号的数据输出信号中包含对硬盘的管理信号；所述将上行的第一SGIPO信号解析成硬盘的管理信号，具体是由管理芯片对SDATAOUT信号进行解析生成管理硬盘状态的活动、位置、错误信号，并传递给硬盘。
4.如权利要求3所述的实现串行通用输入输出重新编写的方法，其特征在于，所述将硬盘的管理信号重新编写，生成包含不同硬盘信息的第二SGIPO信号，具体是将生成的ACTIVITY、LOCATON、ERROR信号按照SGPIO的信号格式，重新编写，生成新的SGPIO信号，并将SGPIO信号传递给下一个CPLD。
5.如权利要求4所述的实现串行通用输入输出重新编写的方法，其特征在于，所述第二SGPIO信号的SCLOCK信号与第一SGPIO信号的SCLOCK信号相同。
6.如权利要求4所述的实现串行通用输入输出重新编写的方法，其特征在于，所述第二SGPIO信号的起始条件是，SLOAD信号连续出现5个“0”后，输出“1”。
7.如权利要求4所述的实现串行通用输入输出重新编写的方法，其特征在于，所述第二SGPIO信号的SDATAOUT格式每3位代表一个盘的信号，分别是ACTIVITY、LOCATION、ERROR，按照硬盘的数量生成对应盘数的SGPIO信号。
8.如权利要求4所述的实现串行通用输入输出重新编写的方法，其特征在于，所述第二SGPIO信号的结束条件是SLOAD为“1”，表示该组SGPIO结束。
CN201810682436.1A 2018-06-27 2018-06-27 一种实现串行通用输入输出重新编写的方法 Pending CN109062835A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810682436.1A CN109062835A (zh) 2018-06-27 2018-06-27 一种实现串行通用输入输出重新编写的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810682436.1A CN109062835A (zh) 2018-06-27 2018-06-27 一种实现串行通用输入输出重新编写的方法

Publications (1)

Publication Number Publication Date
CN109062835A true CN109062835A (zh) 2018-12-21

Family

ID=64817939

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810682436.1A Pending CN109062835A (zh) 2018-06-27 2018-06-27 一种实现串行通用输入输出重新编写的方法

Country Status (1)

Country Link
CN (1) CN109062835A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201576280U (zh) * 2009-10-21 2010-09-08 北京国基科技股份有限公司 智能平台管理接口
CN203872168U (zh) * 2013-11-27 2014-10-08 中国航天科工集团第三研究院第八三五七研究所 基于cpld的rs-422a信号转发装置
CN104753958A (zh) * 2015-04-17 2015-07-01 深圳市英威腾电气股份有限公司 一种通讯协议转换卡及通讯协议转换方法
CN106354610A (zh) * 2015-07-16 2017-01-25 广达电脑股份有限公司 伺服器系统及其操作方法
CN106776196A (zh) * 2017-02-27 2017-05-31 郑州云海信息技术有限公司 一种服务器硬盘状态监控方法及系统
CN106970866A (zh) * 2017-03-13 2017-07-21 郑州云海信息技术有限公司 一种磁盘监控系统及方法
CN107832199A (zh) * 2017-10-10 2018-03-23 曙光信息产业(北京)有限公司 基于cpld的硬盘监控系统

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201576280U (zh) * 2009-10-21 2010-09-08 北京国基科技股份有限公司 智能平台管理接口
CN203872168U (zh) * 2013-11-27 2014-10-08 中国航天科工集团第三研究院第八三五七研究所 基于cpld的rs-422a信号转发装置
CN104753958A (zh) * 2015-04-17 2015-07-01 深圳市英威腾电气股份有限公司 一种通讯协议转换卡及通讯协议转换方法
CN106354610A (zh) * 2015-07-16 2017-01-25 广达电脑股份有限公司 伺服器系统及其操作方法
CN106776196A (zh) * 2017-02-27 2017-05-31 郑州云海信息技术有限公司 一种服务器硬盘状态监控方法及系统
CN106970866A (zh) * 2017-03-13 2017-07-21 郑州云海信息技术有限公司 一种磁盘监控系统及方法
CN107832199A (zh) * 2017-10-10 2018-03-23 曙光信息产业(北京)有限公司 基于cpld的硬盘监控系统

Similar Documents

Publication Publication Date Title
CN100568187C (zh) 一种用于对调试消息进行掩码的方法和装置
CN104407809B (zh) 多通道fifo缓冲器的控制方法
CN100454257C (zh) 嵌入式系统
CN103117797B (zh) 高速载荷数据模拟源
CN102739195B (zh) 一种fir滤波器的处理方法、装置和系统
CN105162437A (zh) 一种波形发生装置及方法
CN104798010A (zh) 至少部分的串行存储协议兼容帧转换
CN103246628A (zh) Smi接口管理方法及可编程逻辑器件
CN205721746U (zh) Bios启动模块和系统主板
CN107577624A (zh) 一种数据处理方法及电子设备
CN102789424A (zh) 基于fpga的外扩ddr2的读写方法及基于fpga的外扩ddr2颗粒存储器
CN109062835A (zh) 一种实现串行通用输入输出重新编写的方法
CN206696911U (zh) 一种新型数据记录仪
CN101788888A (zh) 一种实现目标端驱动的方法及该目标端驱动
CN204242259U (zh) 一种用于航空的数据记录仪
CN103488597A (zh) 一种先进先出缓存器及其读写数据的方法
CN101086724A (zh) 存储卡可变长多块数据传输方法
CN110321300A (zh) 一种信号处理数据高速记录与回放模块的实现方法
CN106649187B (zh) 一种芯片自动化外设协议选择的方法
WO2021208805A1 (zh) 硬件单板的逻辑地址空间的配置方法、设备和存储介质
KR101028618B1 (ko) 메인 보드와 확장 보드간 ｓｐｉ 통신 시스템 및 방법
CN104361656A (zh) 一种用于航空的数据记录仪
CN210836089U (zh) 一种数字化嵌入式录波器主板
CN111710357B (zh) Mcu的mtp单元读写控制电路
CN108111380A (zh) 基于a5平台的n路can通信装置、实现方法及充电设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181221