CN109039969B - 宽带数字预失真器的实现方法 - Google Patents

Abstract

本发明公开了一种宽带数字预失真器的实现方法，涉及无线通信技术领域。本发明通过对预失真器模型中的记忆效应进行分解，将预失真器模型分解成多个非记忆多项式的并行计算，降低预失真器模型运算的速率，这样就可在低工作频率上实现宽带数字预失真器。

Description

宽带数字预失真器的实现方法

技术领域

本发明涉及无线通信技术领域，尤其涉及无线通信系统发射机中宽带功率放大器线性化方法，更具体地说涉及一种宽带数字预失真器的实现方法。

背景技术

在无线通信系统中，发射机中的射频功率放大器是必不可少的设备之一，由于射频末端功率放大器的固有记忆非线性是影响发射机效率和信号质量的关键因素之一，为了满足发射机的高效率和信号的传输质量需求，需对射频末端功率放大器采取必要的线性化处理。数字预失真技术(Digital Predistortion,DPD)是在基带对信号进行预失真处理，能够补偿功率放大器的记忆非线性特性，从而使之得以线性化，保证信号的传输质量。DPD技术以其在基带实现，自适应好、效率高等特点，已经成为商业无线通信系统中最常用的线性化技术。

为了使得预失真器具有与功放相反的行为特性，传统的预失真器模型可以用记忆多项式模型(Memory Polynomial，MP)来表示：

其中y(n)为模型的输出，x(n)为模型的输入，a_km为MP模型的系数，K和M分别为模型的非线性阶数和记忆深度。通过对功放进行逆建模，得到预失真器模型的系数a_km，那么预失真器就具有了与功放行为特性相反的特性。图1是数字预失真技术的原理示意图，图中曲线是指模型或器件输入输出的归一化幅度曲线。数字预失真技术就是在数字基带上加入一个与功放行为特性相反的模型，当信号进入预失真器后，信号进行了预失真处理，信号的行为特性如图1所示，信号具有了与功放行为特性相反的特性，当预失真之后的信号通过功放后，信号的行为特性正好补偿功放的记忆非线性特性，信号就能够得到线性化。

然而，随着无线通信系统的发展，信号的带宽越来越宽，使得DPD在FPGA等可编程逻辑器件中的实现越来越困难。如图2所示，假设输入信号的带宽为100MHz，如A点所示，由于预失真器和功率放大器的非线性影响，信号的带宽会被扩展到3～5倍。假设输入信号的带宽被扩展3倍，那么经过预失真器之后信号的带宽扩展为300MHz，如B点所示，为了满足奈奎斯特采样率，防止信号发生混叠和能够准确恢复信号，信号速率至少是信号带宽的两倍，在FPGA等逻辑器件中实现数字预失真技术时，要求处理时钟速率不小于600MHz，使得要在FGPA硬件平台上实现宽带数字预失真器时，存在着以下困难：

(1)目前的FPGA等逻辑器件的最高处理时钟一般不超过500MHz，FPGA无法实现100MHz带宽以上的数字预失真器。

(2)MP模型中的高速乘法器和加法器无法实现。

(3)随着MP模型的阶数和记忆深度增加，模型输入输出之间的时序设计十分困难。

发明内容

为了克服上述现有技术中存在的缺陷和不足，本发明提供了一种宽带数字预失真器的实现方法，本发明通过对预失真器模型中的记忆效应进行分解，将预失真器模型分解成多个非记忆多项式的并行计算，降低预失真器模型运算的速率，这样就可在低工作频率上实现宽带数字预失真器。

为了解决上述现有技术中存在的问题，本发明是通过下述技术方案实现的：

宽带数字预失真器的实现方法，其特征在于：包括如下步骤：

步骤A、获得功率放大器的反馈信号y(n)，用记忆多项式模型表示为：

其中y(n)为功放模型的输出，x(n)为功放模型的输入，b_km为功放模型的系数，K和M分别为模型的非线性阶数和记忆深度；

步骤B、观察y(n)是否存在频谱扩展，判断其是否线性，若y(n)的频谱没有发生扩展，则线性效果收敛，直接进入到步骤G；若y(n)的频谱发生扩展，则发生非线性失真，线性效果没有收敛，进入到步骤C；

步骤C、将步骤A中功放模型的记忆多项式模型多相分解成M路，将系数b_km替换为DPD模型系数a_km，则该记忆多项式模型表示为：

令：

则式(2)可写成：

y(Mn+M-1)＝x(Mn+M-1)H₀+x(Mn+M-2)H₁+…x(Mn)H_M-1 (4)；

步骤D、根据发射机系统求解功放模型系数b_km，设输入信号为x(n)，功放模型输出信号为y(n)，DPD模型为记忆多项式模型，DPD模型输出为z(n)，DPD模型系数为a_km，DPD训练模块的输出为

若使得功放得以线性化，则需要

设i为迭代的循环次数，则DPD模块输出为：

DPD训练模块的输出为：

令

利用LMS算法求解得到aⁱ _km，

其中μ为迭代的步长，(·)^*为共轭运算，当算法收敛后，进入步骤E；

步骤E、将步骤D中求解得到的模型系数a_km带入到公式(3)中，根据公式(3)计算子DPD内核H₀,H₁,…,H_M-1，然后进入步骤F；

步骤F、将每个子DPD内核与子序列信号进行逻辑处理，得到预失真信号；

步骤G、预失真信号求解结束，得到预失真信号。

所述步骤A中获得功率放大器的反馈信号y(n)，具体是指：通过ADC采集卡或频谱分析仪获得功率放大器的反馈信号y(n)。

所述步骤B中观察y(n)是否存在频谱扩展，具体是指，通过频谱分析仪观察y(n)是否存在频谱扩展。

与现有技术相比，本发明所带来的有益的技术效果表现在：

1、相比于传统的宽带预失真器的实现方法，传统的宽带预失真器无法在低速率的FPGA等器件中实现，本提案的方法将预失真器进行了多相分解，可根据FPGA等器件的资源和速率性能，综合考虑分解成几路的多相结构，降低宽带预失真器实现的速率要求，使得宽带的预失真器能够在低速率的FPGA中实现，而且性能不会有任何损失。

2、相比于传统的带限数字预失真算法，本提案的方法无需在系统中加入任何的约束，由于反馈信号是完整的，因此具有更高的性能和更宽的线性化带宽，同时，在处理超宽带的预失真技术时，多相分解技术也可以拓展到带限数字预失真技术中。

3、相比于传统的基带信号恢复算法，本提案的方法无需复杂的信号恢复算法，只需对传统的预失真器进行多相分解，就到达了降低系统处理速率的需求，因此具有更低的复杂度。

附图说明

图1为数字预失真技术原理示意图；

图2为数字预失真技术实现原理框图；

图3为本发明预失真器实现原理框图；

图4为本发明预失真其实现流程框图；

图5为本发明预失真器模型系数提前结构示意图；

图6为本发明宽带数字预失真器线性化实测结果。

具体实施方式

实施例1

作为本发明一较佳实施例，参照说明书附图1-5，本实施例公开了：

宽带数字预失真器的实现方法，包括如下步骤：

步骤A、获得功率放大器的反馈信号y(n)，用记忆多项式模型表示为：

其中y(n)为功放模型的输出，x(n)为功放模型的输入，b_km为功放模型的系数，K和M分别为模型的非线性阶数和记忆深度；

步骤B、观察y(n)是否存在频谱扩展，判断其是否线性，若y(n)的频谱没有发生扩展，则线性效果收敛，直接进入到步骤G；若y(n)的频谱发生扩展，则发生非线性失真，线性效果没有收敛，进入到步骤C；

步骤C、将步骤A中功放模型的记忆多项式模型多相分解成M路，将系数b_km替换为DPD模型系数a_km，则该记忆多项式模型表示为：

令：

则式(2)可写成：

y(Mn+M-1)＝x(Mn+M-1)H₀+x(Mn+M-2)H₁+…x(Mn)H_M-1 (4)；

步骤D、根据发射机系统求解功放模型系数b_km，设输入信号为x(n)，功放模型输出信号为y(n)，DPD模型为记忆多项式模型，DPD模型输出为z(n)，DPD模型系数为a_km，DPD训练模块的输出为

若使得功放得以线性化，则需要

设i为迭代的循环次数，则DPD模块输出为：

DPD训练模块的输出为：

令

利用LMS算法求解得到aⁱ _km，

其中μ为迭代的步长，(·)^*为共轭运算，当算法收敛后，进入步骤E；

步骤E、将步骤D中求解得到的模型系数a_km带入到公式(3)中，根据公式(3)计算子DPD内核H₀,H₁,…,H_M-1，然后进入步骤F；

步骤F、将每个子DPD内核与子序列信号进行逻辑处理，得到预失真信号；

步骤G、预失真信号求解结束，得到预失真信号。

实施例2

作为本发明又一较佳实施例，参照说明书附图1-5，本实施例公开了：

宽带数字预失真器的实现方法，包括以下步骤：

步骤A、通过ADC采集卡获得功率放大器的反馈信号y(n)，用记忆多项式模型表示为：

其中y(n)为功放模型的输出，x(n)为功放模型的输入，b_km为功放模型的系数，K和M分别为模型的非线性阶数和记忆深度；

步骤B、通过频谱仪观察y(n)是否还有频谱扩展，以判断是否线性，如果y(n)的频谱没有发生扩展，说明线性效果是收敛了，就直接进入步骤G；如果y(n)的频谱发生了扩展，说明发生了非线性失真，线性效果没有收敛，进入步骤C；

步骤C、将步骤A中功放模型的记忆多项式模型多相分解成M路，将系数b_km替换为DPD模型系数a_km，则该记忆多项式模型表示为：

从公式(2)可以看出，MP模型的输出y(n)等于不同记忆深度的输入信号x(n)与自身多项式的相乘之后的和，这就可以将高速率的信号处理分解成M个低速率的子信号序列的并行计算，并对每个子序列分别进行一个无记忆多项式运算处理；将每一个无记忆多项式定义为子DPD内核，令：

则式(2)可写成：

y(Mn+M-1)＝x(Mn+M-1)H₀+x(Mn+M-2)H₁+…x(Mn)H_M-1 (4)；

从公式(3)和公式(4)可以看出，宽带预失真器的高速实现首先需要根据输入信号的幅度和预失真器系数计算子DPD内核H₀,H₁,…,H_M-1，然后才能进行并行运算。其结构示意图如图3所示。如图3所示，并行信号经过MP模型时，先经过子DPD内核的计算，然后经过高速逻辑处理模块，得到并行的模型输出，这样系统的时钟速率比传统的MP模型相比，速率降低为1/M倍，降低了对FPGA等器件的性能要求，这就可以在低工作频率上实现宽带数字预失真器，同时也降低了系统的成本；

步骤D、求解得到MP模型分解后，在宽带的DPD技术应用中，需要根据发射机系统求解预失真模型的模型系数b_km，采用图5的DPD系数间接学习结构求解a_km，如图5所示，设输入信号为x(n)，功放输出信号为y(n)，DPD模型为记忆多项式模型，DPD模型输出为z(n)，DPD模型系数为a_km，DPD训练模块的输出为

若使得功放得以线性化，则需要

设i为迭代的循环次数，则DPD模块输出为：

DPD训练模块的输出为：

令

利用LMS算法求解得到aⁱ _km，

其中μ为迭代的步长，(·)^*为共轭运算，当算法收敛后，进入步骤E；

步骤E、将步骤D中求解得到的模型系数a_km带入到公式(3)中，根据公式(3)计算子DPD内核H₀,H₁,…,H_M-1，然后进入步骤F；

步骤F、将每个子DPD内核与子序列信号进行逻辑处理，得到预失真信号；步骤G、预失真信号求解结束，得到预失真信号。

在多相DPD技术的实际应用中，通过将射频功率放大器输出经过下变频器，ADC等器件后，得到与基带输入信号x(n)相同的速率的y(n)，然后通过LMS算法提取得到预失真器系数a_km，将a_km送入多相MP模型中，得到预失真信号，该过程需要迭代多次，才能使得射频功率放大器得到最佳的补偿效果，输出信号的线性质量最好。当迭代稳定后，可关闭反馈通道，降低发射机整机功耗。如图4所示，是本发明提出的多相预失真技术实现流程图。图6是采用本方法对符号速率为100Msps，带宽为125MHz的64QAM信号激励射频功率放大器Hp8347A的线性化结果。

实施例3

如图6所示，图6是本申请提案的实施案例对功放实测的线性化结果图。本实施案例对符号速率为100Msps，带宽为125MHz的64QAM进行预失真处理，传统预失真器需要750MHz的工作频率，根本无法在FPGA中实现，而本实施案例将预失真器模型分解成了8路子DPD内核并行计算，需要的基带时钟可降为750/8＝93.75MHz，大大降低了FPGA的工作频率。从图6可以看出，本实施案例的宽带数字预失真器具有很好的线性化能力。

Claims (3)

1.宽带数字预失真器的实现方法，其特征在于：包括如下步骤：

步骤A、获得功率放大器的反馈信号y(n)，用记忆多项式模型表示为：

其中y(n)为功放模型的输出，x(n)为功放模型的输入，b_km为功放模型的系数，K和M分别为模型的非线性阶数和记忆深度；

步骤B、观察y(n)是否存在频谱扩展，判断其是否线性，若y(n)的频谱没有发生扩展，则线性效果收敛，直接进入到步骤G；若y(n)的频谱发生扩展，则发生非线性失真，线性效果没有收敛，进入到步骤C；

步骤C、将步骤A中功放模型的记忆多项式模型多相分解成M路，将系数b_km替换为DPD模型系数a_km，则该记忆多项式模型表示为：

令：

则式(2)可写成：

y(Mn+M-1)＝x(Mn+M-1)H₀+x(Mn+M-2)H₁+…x(Mn)H_M-1 (4)；

步骤D、根据发射机系统求解功放模型系数b_km，设输入信号为x(n)，功放输出信号为y(n)，DPD模型为记忆多项式模型，DPD模型输出为z(n)，DPD模型系数为a_km，DPD训练模块的输出为

若使得功放得以线性化，则需要

设i为迭代的循环次数，则DPD模块输出为：

DPD训练模块的输出为：

令

利用LMS算法求解得到aⁱ _km，

其中μ为迭代的步长，(·)^*为共轭运算，当算法收敛后，进入步骤E；

步骤E、将步骤D中求解得到的模型系数a_km带入到公式(3)中，根据公式(3)计算子DPD内核H₀,H₁,…,H_M-1，然后进入步骤F；

步骤F、将每个子DPD内核与子序列信号进行逻辑处理，得到预失真信号；

步骤G、预失真信号求解结束，得到预失真信号。

2.如权利要求1所述的宽带数字预失真器的实现方法，其特征在于：所述步骤A中获得功率放大器的反馈信号y(n)，具体是指：通过ADC采集卡或频谱分析仪获得功率放大器的反馈信号y(n)。

3.如权利要求1或2所述的宽带数字预失真器的实现方法，其特征在于：所述步骤B中观察y(n)是否存在频谱扩展，具体是指，通过频谱分析仪观察y(n)是否存在频谱扩展。

Images