CN109039572A - 一种实现突发模式下星上信息接收单机时钟同步的电路 - Google Patents

一种实现突发模式下星上信息接收单机时钟同步的电路 Download PDF

Info

Publication number
CN109039572A
CN109039572A CN201810631104.0A CN201810631104A CN109039572A CN 109039572 A CN109039572 A CN 109039572A CN 201810631104 A CN201810631104 A CN 201810631104A CN 109039572 A CN109039572 A CN 109039572A
Authority
CN
China
Prior art keywords
pulse
single machine
clock
synchronous
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810631104.0A
Other languages
English (en)
Inventor
胡永勤
王天亮
薛大伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Satellite Engineering
Original Assignee
Shanghai Institute of Satellite Engineering
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Satellite Engineering filed Critical Shanghai Institute of Satellite Engineering
Priority to CN201810631104.0A priority Critical patent/CN109039572A/zh
Publication of CN109039572A publication Critical patent/CN109039572A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/185—Space-based or airborne stations; Stations for satellite systems
    • H04B7/1851—Systems using a satellite or space-based relay

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Astronomy & Astrophysics (AREA)
  • Aviation & Aerospace Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了一种实现突发模式下星上信息接收单机时钟同步的电路，该电路中的反馈电路部分可以形成合适数量的加减脉冲，完成本地时钟与输入数据信号的同步；具体地，当星上信息接收单机本地时钟快于输入遥控信息码字时，采取减脉冲，屏蔽常开的与非门来减脉冲，后续循环减脉冲，直到完成钟码同步；当单机本地时钟慢于输入遥控信息码字时，采取加脉冲，打开常闭的与非门来加脉冲，后续循环加脉冲，直到完成同步。本发明能够完成卫星突发模式下信息接收单机本地时钟与输入数据信号的同步，并具备较强的容错能力，且具有可靠性高、构成简单、使用简便的优点。

Description

一种实现突发模式下星上信息接收单机时钟同步的电路
技术领域
本发明涉及航天领域，尤其涉及一种实现突发模式下星上信息接收单机时钟同步的电路。
背景技术
目前向卫星发送地面上行数据的发送方式有常发和突发两种，相比较而言，突发模式下，星上信息接收单机更难完成上行信号与本地时钟的同步，从而有一定的几率导致上行数据的错漏。
本发明提出的一种实现突发模式下星上信息接收单机时钟同步的电路设计，可以快速实现卫星在突发模式下信息接收单机本地时钟与输入数据信号的同步，并具备较强的容错能力，能够更好地保障卫星上行数据和指令的可靠执行。
发明内容
本发明提出了一种实现突发模式下星上信息接收单机时钟同步的电路，可以完成卫星在突发模式下信息接收单机本地时钟与输入数据信号的同步，并具备较强的容错能力，且具有可靠性高、构成简单、使用简便的优点。
为达到上述目的，本发明提供一种实现突发模式下星上信息接收单机时钟同步的电路，其中的反馈电路部分可以形成合适数量的加减脉冲，完成本地时钟与输入数据信号的同步，具体地，当星上信息接收单机本地时钟快于输入遥控信息码字时，采取减脉冲，屏蔽常开的与非门来减脉冲，后续循环减脉冲，直到完成钟码同步；当单机本地时钟慢于输入遥控信息码字时，采取加脉冲，打开常闭的与非门来加脉冲，后续循环加脉冲，直到完成同步。
依照本发明较佳实施例所述的一种实现突发模式下星上信息接收单机时钟同步的电路设计，电路中的电阻电容器件数值调整后，可以改变反馈电路加减脉冲的数量，允许输入更大占空比范围的信号，容错能力更强。
输入遥控信息的每一位码字对应调整一次，调整是发生在输入码字跳变沿的时候，调整一次的加减脉冲的个数是可调的，可以通过调整电路中电阻电容器件数值来完成；加减一个脉冲的时间为t，该参数固定；加减脉冲的个数调整是用于调整同步快慢，如果一位输入码字对应调整的加减脉冲多，调整的快，但是调整后抖动幅度大；如果加减脉冲少，调整的慢，但是调整后抖动幅度小，
综上所述，与现有技术状态相比，本发明能够快速实现卫星在突发模式下信息接收单机本地时钟与输入数据信号的同步，并具备较强的容错能力，能够更好地保障卫星上行数据和指令的可靠执行。
附图说明
图1为本发明一种实现突发模式下星上信息接收单机时钟同步的电路设计原理图；
图中：D1为触发器；D2为分频器。
图2为本发明实施例的钟码关系调整示意图。
具体实施方式
以下结合附图，具体说明本发明。
请参阅图1，一种实现突发模式下星上信息接收单机时钟同步的电路设计，包括：如图1所示的星上信息接收单机时钟同步电路，其中的反馈电路部分可以形成合适数量的加减脉冲，完成本地时钟与输入数据信号的同步。
具体地，当星上信息接收单机本地时钟快于输入遥控信息码字时，采取减脉冲，就是屏蔽图1上常开的与非门来减脉冲，后续循环减脉冲，直到完成钟码同步；当单机本地时钟慢于输入遥控信息码字时，采取加脉冲，就是打开图1上常闭的与非门来加脉冲，后续循环加脉冲，直到完成同步。
输入遥控信息的每一位码字对应调整一次，调整是发生在输入码字跳变沿的时候，调整一次的加减脉冲的个数是可调的，可以通过调整电路中电阻电容器件数值来完成。加减一个脉冲的时间为t，该参数固定；加减脉冲的个数调整是用于调整同步快慢，如果一位输入码字对应调整的加减脉冲多，调整的快，但是调整后抖动幅度大；如果加减脉冲少，调整的慢，但是调整后抖动幅度小。
以下结合图2，对本发明一种实现突发模式下星上信息接收单机时钟同步的电路设计原理进行举例说明。假设时钟为20kHz，则对应输入遥控信息码字每bit持续时长为50us，每次加减脉冲宽度为0.8us，数量为1个，输入数据超前本地时钟上升沿T＝15us。
第一个码字的跳变沿处于时钟的低电平(即反向CP的高电平)会采取加脉冲操作，时钟就会前移0.8us，此时第二个码字的跳变沿超前本地时钟上升沿T＝14.2us，故第二个码字的跳变沿对齐时钟的低电平(即反向CP的高电平)也会采取加脉冲操作，时钟也会前移0.8us，如此循环直到时钟与数据同步。
相反，输入数据滞后本地时钟上升沿T＝15，则第一个码字的跳变沿处于时钟的高电平则会采取减脉冲操作，时钟就会后移0.8us，此时第二个码字的跳变沿滞后本地时钟上升沿T＝15.8us，第二个码字的跳变沿对齐时钟的高电平也会采取减脉冲操作，时钟就会后移0.8us，如此循环直到时钟与数据同步。
当改变电路中电阻电容数值(如电容C1)时，遥控数据每一个码字跳变沿加减的脉冲数量也会改变，此时每次时钟调制的幅度相应改变。
综上所述，与现有技术状态相比，本发明能够快速实现卫星在突发模式下信息接收单机本地时钟与输入数据信号的同步，并具备较强的容错能力，能够更好地保障卫星上行数据和指令的可靠执行，且具有可靠性高、构成简单、使用简便的优点。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (3)

1.一种实现突发模式下星上信息接收单机时钟同步的电路，其特征在于，该电路中的反馈电路部分可以形成合适数量的加减脉冲，完成本地时钟与输入数据信号的同步；具体地，当星上信息接收单机本地时钟快于输入遥控信息码字时，采取减脉冲，屏蔽常开的与非门来减脉冲，后续循环减脉冲，直到完成钟码同步；当单机本地时钟慢于输入遥控信息码字时，采取加脉冲，打开常闭的与非门来加脉冲，后续循环加脉冲，直到完成同步。
2.如权利要求1所述的一种实现突发模式下星上信息接收单机时钟同步的电路，其特征在于，所述电路中的电阻电容器件数值调整后，可以改变反馈电路加减脉冲的数量，允许输入更大占空比范围的信号，容错能力更强。
3.如权利要求1所述的一种实现突发模式下星上信息接收单机时钟同步的电路，其特征在于，输入遥控信息的每一位码字对应调整一次，调整是发生在输入码字跳变沿的时候，调整一次的加减脉冲的个数是可调的，可以通过调整电路中电阻电容器件数值来完成；加减一个脉冲的时间为t，该参数固定；加减脉冲的个数调整是用于调整同步快慢，如果一位输入码字对应调整的加减脉冲多，调整的快，但是调整后抖动幅度大；如果加减脉冲少，调整的慢，但是调整后抖动幅度小。
CN201810631104.0A 2018-06-19 2018-06-19 一种实现突发模式下星上信息接收单机时钟同步的电路 Pending CN109039572A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810631104.0A CN109039572A (zh) 2018-06-19 2018-06-19 一种实现突发模式下星上信息接收单机时钟同步的电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810631104.0A CN109039572A (zh) 2018-06-19 2018-06-19 一种实现突发模式下星上信息接收单机时钟同步的电路

Publications (1)

Publication Number Publication Date
CN109039572A true CN109039572A (zh) 2018-12-18

Family

ID=64609703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810631104.0A Pending CN109039572A (zh) 2018-06-19 2018-06-19 一种实现突发模式下星上信息接收单机时钟同步的电路

Country Status (1)

Country Link
CN (1) CN109039572A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0654918A3 (en) * 1993-11-18 1997-07-16 Hitachi Ltd Synchronous pulse generator.
CN1278675A (zh) * 1999-06-18 2001-01-03 Lg情报通信株式会社 数字锁相环电路
CN1833178A (zh) * 2003-08-05 2006-09-13 洛克达公司 在位置网络内提供辅助数据的系统和方法
CN201311560Y (zh) * 2008-11-12 2009-09-16 成都可为科技发展有限公司 一种网络型全球卫星同步时钟
WO2014109974A2 (en) * 2013-01-09 2014-07-17 Star Dynamics Corporation Method and apparatus for synthesis of wideband low phase noise radio frequency signals
CN108646543A (zh) * 2018-06-15 2018-10-12 西安空间无线电技术研究所 一种具有高稳定度性能的gnss驯服时钟方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0654918A3 (en) * 1993-11-18 1997-07-16 Hitachi Ltd Synchronous pulse generator.
CN1278675A (zh) * 1999-06-18 2001-01-03 Lg情报通信株式会社 数字锁相环电路
CN1833178A (zh) * 2003-08-05 2006-09-13 洛克达公司 在位置网络内提供辅助数据的系统和方法
CN201311560Y (zh) * 2008-11-12 2009-09-16 成都可为科技发展有限公司 一种网络型全球卫星同步时钟
WO2014109974A2 (en) * 2013-01-09 2014-07-17 Star Dynamics Corporation Method and apparatus for synthesis of wideband low phase noise radio frequency signals
CN108646543A (zh) * 2018-06-15 2018-10-12 西安空间无线电技术研究所 一种具有高稳定度性能的gnss驯服时钟方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张辉: "《现代通信原理与技术 第3版》", 28 February 2013, 西安电子科技大学出版社 *

Similar Documents

Publication Publication Date Title
CN102377428B (zh) 时钟产生器与时钟产生方法
CN100470670C (zh) 延迟锁定回路及其锁定方法
US9030242B2 (en) Data output timing control circuit for semiconductor apparatus
US6069506A (en) Method and apparatus for improving the performance of digital delay locked loop circuits
CN115065359B (zh) 一种延迟锁相环、时钟同步电路和存储器
US10313099B1 (en) Multi-lane coherent transceiver with synchronized lane reset signals
CN103427835A (zh) 频率调制器
CN104579320B (zh) 时钟延迟方法、装置、延迟锁相环及数字时钟管理单元
US10594328B2 (en) Apparatuses and methods for providing frequency divided clocks
GB1137769A (en) Self correcting pulse generating clock
CN106209075A (zh) 数字延迟单元与信号延迟电路
CN100440371C (zh) 延迟锁定回路及使用其闭锁时钟延迟的方法
CN102694538B (zh) 组合数据电平移位器和去偏移器
CN109039572A (zh) 一种实现突发模式下星上信息接收单机时钟同步的电路
US8766687B2 (en) Semiconductor memory device and operating method thereof
CN104615571A (zh) 可编程高速差分接口
US9374098B2 (en) Transmitter serializer latency trim
JP2010061779A (ja) 半導体メモリ装置のドメインクロシング回路
CN102044291B (zh) 半导体器件及其操作方法
US10826506B2 (en) Modulus divider with deterministic phase alignment
US3121215A (en) Self-checking pulse transmission technique
US8656203B2 (en) Fractional frequency division or multiplication by using an oversampled phase rotator for reducing jitter
US20140159789A1 (en) Semiconductor apparatus
CN104682954A (zh) 一种半速率随机数据相位检测电路
Gui et al. A CMOS slew‐rate controlled output driver with low process, voltage and temperature variations using a dual‐path signal‐superposition technique

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181218

RJ01 Rejection of invention patent application after publication