CN109039519A - 一种时钟同步方法及同步系统 - Google Patents

Abstract

本发明公开了一种时钟同步方法及同步系统，属于时钟同步技术领域。时钟同步方法，对线路上的输入时钟源进行时戳采样，并在线路上自振生成第一时钟源，对输入时钟源监测并判断其是否有效，若有效，则将得到的时戳采样存储至锁定时钟缓存后，将锁定时钟缓存中的时戳恢复成第二时钟源，而且基于预设计时周期，读取最新的时戳采样并存储至保持时钟缓存，若无效时，依据保持时钟缓存中的时戳恢复成第三时钟源，从而可以在没有第二时钟源的情况下，选择第三时钟源为输出时钟源，使得当前线路仍然能够具有有效的输出时钟源。本发明的时钟同步方法，通过冗余设计，提高了线路上时钟同步的可靠性。

Description

一种时钟同步方法及同步系统

技术领域

本发明涉及时钟同步技术领域，尤其涉及一种时钟同步方法及同步系统。

背景技术

在同步系统中，需要达到各个网元之间的时钟同步。要求下游的网元能实现对上游网元的时钟同步，即上游提供一个可靠的时钟源，下游能通过一定的算法，恢复出具有时钟源特性的时钟。目前，各个网元之间的通过时钟锁定模式实现时钟同步。

然而，目前通常是通过锁定模式实现时钟同步，在上游网元的时钟出现故障无效后，其下游的所有网元的时钟也全部无法同步计时。

发明内容

为了解决上述问题，本发明提供一种时钟同步方法及同步系统。

为解决上述问题，本发明提供时钟同步方法，包括：

基于线路上的输入时钟源进行时戳采样，并在所述线路上自振生成第一时钟源；

对所述线路上的输入时钟源进行监测，以判断所述输入时钟源是否有效；

当所述输入时钟源有效时，将所述时戳采样持续存储至锁定时钟缓存后，将所述锁定时钟缓存中的时戳恢复成第二时钟源，并基于预设计时周期，读取最新的时戳采样并存储至保持时钟缓存；当所述输入时钟源无效时，将所述保持时钟缓存中的时戳恢复成第三时钟源；

基于预设规则，选择所述第一时钟源、第二时钟源和第三时钟源之一为所述线路的输出时钟源。

上述的时钟同步方法，在基于线路上的输入时钟源进行时戳采样的步骤具体包括：

接收所述线路上的输入时钟源；

基于第一时钟晶振对所述输入时钟源的上升沿进行计数；

利用所述线路上的第二时钟晶振自振生成第一时钟源。

上述的时钟同步方法，所述预设计时周期由第一计数器计时，所述第一计时器计满为一所述预设计时周期；所述第一计数器计满后清零并重新计时。

上述的时钟同步方法，在基于预设规则，选择所述第二时钟源、第三时钟源或第一时钟源之一为所述线路的输出时钟源的步骤中，包括：

利用第二计数器对所述第一计数器进行计满次数计数，其中，所述第二计数器计满时所述第一计数器至少计满两次；

判断第二时钟源是否存在，若是，选择所述第二时钟源为所述输出时钟源；若否，判断所述第二计数器是否计满：若是，选择所述第三时钟源为所述输出时钟源，否则，选择所述第一时钟源为所述输出时钟源。

上述的时钟同步方法，当所述输入时钟源无效时，还包括以下步骤：

中止将所述锁定时钟缓存中的时戳恢复成第二时钟源，所述第一计数器清零；

中止将最新的时戳采样存储至保持时钟缓存的步骤。

上述的时钟同步方法，所述第二计数器计满后保持不变。

为解决上述问题，本发明提供一种时钟同步系统，包括：

采样自振模块，用于基于线路上的输入时钟源进行时戳采样，并在所述线路上自振生成第一时钟源；

监测判断模块，用于对所述线路上的输入时钟源进行监测，以判断所述输入时钟源是否有效；

恢复模块，当所述输入时钟源有效时，用于将所述时戳采样持续存储至锁定时钟缓存，将所述锁定时钟缓存中的时戳恢复成第二时钟源，并基于预设计时周期，读取最新的时戳采样并存储至保持时钟缓存；当所述输入时钟源无效时，用于将所述保持时钟缓存中的时戳恢复成第三时钟源；

选择模块，用于基于预设规则，选择所述第一时钟源、第二时钟源和第三时钟源之一为所述线路的输出时钟源。

上述的时钟同步系统，所述采样自振模块包括：

接收子模块，用于接收所述输入时钟源；

计数子模块，用于基于第一时钟晶振对所述输入时钟源的上升沿进行计数；

自振子模块，用于利用所述线路上的第二时钟晶振自振生成第一时钟源。

上述的时钟同步系统，所述恢复模块还包括第一计数器子模块，所述第一计数器子模块用于为所述预设计时周期计时，所述第一计时器模块计满为一所述预设计时周期；所述第一计数器计满后清零并重新计时。

上述的时钟同步系统，所述选择模块还包括：

第二计数器子模块，用于对所述第一计数器子模块进行计满次数计数，其中，所述第二计数器子模块计满时所述第一计数器子模块至少计满两次；

计数判断子模块，判断第二时钟源是否存在，若是，选择所述第二时钟源为所述输出时钟源；若否，判断所述第二计数器是否计满：若是，选择所述第三时钟源为所述输出时钟源，否则，选择所述第一时钟源为所述输出时钟源。

上述的时钟同步系统，在所述恢复模块中，还包括：

第一中止子模块，在所述输入时钟源无效时，用于中止所述锁定时钟缓存中的时戳恢复成第二时钟源，驱使所述第一计数器子模块清零；

第二中止子模块，在所述输入时钟源无效时，用于中止将最新的时戳采样存储至保持时钟缓存。

上述的时钟同步系统，所述第二计数器子模块计满后保持不变。

本发明提供的时钟同步方法，对线路上的输入时钟源进行时戳采样，并在线路上自振生成第一时钟源，对输入时钟源监测并判断其是否有效，若有效，则将得到的时戳采样存储至锁定时钟缓存后，将锁定时钟缓存中的时戳恢复成第二时钟源，而且基于预设计时周期，读取最新的时戳采样并存储至保持时钟缓存，当输入的时钟源无效时，依据保持时钟缓存中的时戳恢复成第三时钟源，即在输入时钟源有效时，将时戳采样持续存储至锁定时钟缓存，并通过锁定模块获得第二时钟源，在输入时钟源无效时，通过保持模块推算获得第三时钟源，从而可以在没有第二时钟源的情况下，选择第三时钟源为输出时钟源，使得当前线路仍然能够具有有效的输出时钟源。本发明的时钟同步方法，可以基于预设规则，从第一时钟源、第二时钟源和第三时钟源选择一项作为线路的输出时钟源，也就是通过冗余设计，提高了线路上时钟同步的可靠性。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为本发明一示范性实施例中的时钟同步方法的流程图。

图2为本发明一示范性实施例中的时钟同步系统的结构示意图。

附图说明：

100-时钟同步系统；10-采样自振模块；20-监测判断模块；30-恢复模块；31-第二时钟模块；32-第三时钟模块；40-选择模块。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明具体实施例及相应的附图对本发明技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1为本发明一示范性实施例中的时钟同步方法的流程图。如图1所示，该方法可包括：

S1:基于线路上的输入时钟源进行时戳采样，并在所述线路上自振生成第一时钟源。

其中，步骤S1可包括：S11、S12和S13。

S11：接收线路上的输入时钟源；

S12：基于第一时钟晶振对输入时钟源的上升沿进行计数；

S13：利用所述线路上的第二时钟晶振自振生成第一时钟源。

具体的，可使用128mHz的第一时钟晶振，对线路上的8kHz时钟源进行计数，计数器的计数范围在0-7999，在该8kHz时钟的上升沿记下当前计数器的值。可使用128mHz的第二时钟晶振自振产生一个8kHz的第一时钟源。

S2：对线路上的输入时钟源进行监测，以判断输入时钟源是否有效。

对输入时钟源的频率进行监测，并分析比对后，得出输入时钟源是否有效的结论，用于后续选择由锁定模式、保持模式或自振模式三者输出的时钟源作为线路的输出时钟源。

S3：当输入时钟源有效时，将时戳采样持续存储至锁定时钟缓存，将锁定时钟缓存中的时戳恢复成第二时钟源，并基于预设计时周期，读取最新的时戳采样并存储至保持时钟缓存；当输入时钟源无效时，将保持时钟缓存中的时戳恢复成第三时钟源。

其中，S3可包括：S31和S32，输入时钟源有效时，执行S31,输入时钟源无效时，执行S32。

其中，S31可包括S311、S312和S313。

S311：将时戳采样持续存储至锁定时钟缓存。锁定时钟缓存用于存储时戳采样的时戳值，且持续存储，使得锁定时钟缓存里的时戳值一直最新。其中，锁定时钟缓存的深度可以为32，宽度可以为14b it，当然，也可以是其他的深度和宽度，不再赘述。

S312：将锁定时钟缓存中的时戳恢复成第二时钟源。在输入时钟源有效的情况下，利用锁定时钟缓存中的最新时戳值恢复生产8kHz时钟，即该时钟成像8kHz时钟源的频率特性。

S313：利用第一计数器计时得到预设计时周期,并基于预设计时周期，在每一周期里，读取最新的时戳值，存储最新时戳值至保持时钟缓存。具体的，预设计时周期由第一计数器计时，第一计数器计满则为一预设计时周期，且第一计时器计满后清零且重新计时。第一计数器可选为1秒计数器，当然也可以是其他时间的计数器，不再赘述。

需要说明的是，经过若至少两个预设计时周期后，在保持时钟缓存中存储了至少两个历史的时戳值，以备在输入时钟源无效时，根据至少两个历史的时戳值，恢复生产第三时钟源。

其中，S32可包括S321、S322和S323。

S321：将保持时钟缓存中的时戳恢复成第三时钟源。即根据存储在保持时钟缓存中的至少两个历史的时戳值，恢复生产第三时钟源。

S322：中止将所述锁定时钟缓存中的时戳恢复成第二时钟源，所述第一计数器清零。由于输入时钟源无效，则由其恢复的第二时钟源也是无效的，因此中止锁定时钟缓存中的时戳恢复呈第二时钟源，第一计数器清零。

S323：中止读取最新的时戳采样并存储至保持时钟缓存的步骤。输入时钟源无效时，存储到保持时钟缓存内的时戳值也是无效的，因此中止基于预设计时周期，读取最新时戳采样的步骤。

S4：基于预设规则，选择所述第一时钟源、第二时钟源和第三时钟源之一为所述线路的输出时钟源。

其中，S4可包括S41和S42。

S41：利用第二计数器对所述第一计数器进行计满次数计数，其中，所述第二计数器计满时所述第一计数器至少计满两次；

S42：判断第二时钟源是否存在，若是，选择所述第二时钟源为所述输出时钟源；若否，判断所述第二计数器是否计满，若是，选择所述第三时钟源为所述输出时钟源，否则，选择所述第一时钟源为所述输出时钟源。

在输入时钟源有效时，选择第二时钟源为线路的输出时钟源；在输入时钟源无效时，且保持时钟缓存内具有足够的历史时戳值时(例如第二计数器计满)，选择第三时钟源为线路的输出时钟源；在输入时钟源无效，且保持时钟缓存内不具有足够的历史时戳值时，则选择第一时钟源为线路的输出时钟源。即，本发明实施例中时钟同步方法中按第二时钟源、第三时钟源和第一时钟源的优先级选择线路的输出时钟源。

当然，作为变形，也可以采样强制选择或者随机选择的方式选择第二时钟源、第三时钟源和第一时钟源之一为线路的输出时钟源，不再赘述。

需要说明的是，可以利用第二计数器对第一计数器计满次数计数，即第二计数器用于计算经过了多少个预设计时周期，第二计数器计满时第一计数器应该至少已经计满两次。可以在保持时钟缓存存满数据后，再将保持时钟缓存中的时戳恢复成第二时钟源，换言之，第二计数器用于计算保持时钟缓存是否存满时戳值数据，若第二计数器计满则表示保持时钟缓存内已经存满时戳值数据，因此，在第二计数器计满后保持不变即可。其中，保持时钟缓存的宽度14b it，深度512，第二计数器为6秒计数器。当输入时钟源无效时，则将保持时钟缓存中的时戳恢复成第二时钟源。即根据存储在保持时钟缓存中的至少两个历史的时戳值，恢复生产第二时钟源。

图2为本发明一示范性实施例中的时钟同步方法的结构示意图。如图2所示本发明一示范性实施例提供的时钟同步系统100，包括：采样自振模块10、监测判断模块20、恢复模块30和选择模块40。

采样自振模块10，用于基于线路上的输入时钟源进行时戳采样，包括接收子模块、计数子模块和自振子模块。

接收子模块用于接收输入时钟源，计数子模块用于基于第一时钟晶振对输入时钟源的上升沿进行计数。自振子模块，用于利用所述线路上的第二时钟晶振自振生成第一时钟源。具体的，可使用128mHz的第一时钟晶振，对线路上的8kHz时钟源进行计数，计数器的计数范围在0-7999，在该8kHz时钟的上升沿记下当前计数器的值。可使用128mHz的第二时钟晶振自振产生一个8kHz的第一时钟源。

监测判断模块20，用于对线路上的输入时钟源进行监测，以判断输入时钟源是否有效。具体用于对输入时钟源的频率进行监测，并分析比对后，得出输入时钟源是否有效的结论，用于后续选择由锁定模式、保持模式或自振模式三者输出的时钟源作为线路的输出时钟源。

恢复模块30，当输入时钟源有效时，用于将锁定时钟缓存中的时戳恢复成第二时钟源，并基于预设计时周期，读取最新的时戳采样并存储至保持时钟缓存；当输入时钟源无效时，用于将保持时钟缓存中的时戳恢复成第三时钟源。

恢复模块30中包括第二时钟模块31和第三时钟模块32，当输入时钟源有效时，第二时钟模块31启动，否则，第三时钟模块32启动。

第二时钟模块31包括：锁定缓冲子模块、第二生成子模块和第一计时器子模块。

锁定缓冲子模块，用于将时戳采样持续存储至锁定时钟缓存。锁定时钟缓存用于存储时戳采样的时戳值，且持续存储，使得锁定时钟缓存里的时戳值一直最新。其中，锁定时钟缓存的深度可以为32，宽度可以为14b i t，当然，也可以是其他的深度和宽度，不再赘述。

生成子模块用于利用锁定时钟缓存中的最新时戳值恢复生成第二时钟源。例如，可以恢复生成8kHz时钟，即该时钟成像8kHz时钟源的频率特性。

第一计时器子模块用于计时得到预设计时周期,并基于预设计时周期，在每一周期里，存储最新时戳值至保持时钟缓存。具体的，预设计时周期由第一计数器模块计时，第一计数器模块计满则为一预设计时周期，且第一计时器模块计满后清零且重新计时。第一计数器模块可选为1秒计数器，当然也可以是其他时间的计数器，不再赘述。

需要说明的是，经过若至少两个预设计时周期后，在保持时钟缓存中存储了至少两个历史的时戳值，以备在输入时钟源无效时，根据至少两个历史的时戳值，恢复生产第三时钟源。

第三时钟模块包括：第三生成子模块、第一中止子模块和第二中止子模块。

第三生成子模块用于将保持时钟缓存中的时戳恢复成第三时钟源。即根据存储在保持时钟缓存中的至少两个历史的时戳值，恢复生产第三时钟源。

第一中止子模块用于中止将所述锁定时钟缓存中的时戳恢复成第二时钟源，所述第一计数器清零。由于输入时钟源无效，则由其恢复的第二时钟源也是无效的，因此中止锁定时钟缓存中的时戳恢复呈第二时钟源，第一计数器清零。

第二中止子模块用于中止读取最新的时戳采样并存储至保持时钟缓存的步骤。输入时钟源无效时，存储到保持时钟缓存内的时戳值也是无效的，因此中止基于预设计时周期，读取最新时戳采样的步骤。

选择模块40可包括第二计数器子模块和计算判断子模块。

第二计数器子模块，用于对所述第一计数器子模块进行计满次数计数，其中，所述第二计数器子模块计满时所述第一计数器子模块至少计满两次。

计数判断子模块，用于判断第二时钟源是否存在，若是，选择所述第二时钟源为所述输出时钟源；若否，判断所述第二计数器是否计满：若是，选择所述第三时钟源为所述输出时钟源，否则，选择所述第一时钟源为所述输出时钟源。

在输入时钟源有效时，选择第二时钟源为线路的输出时钟源；在输入时钟源无效时，且保持时钟缓存内具有足够的历史时戳值时(例如第二计数器计满)，选择第三时钟源为线路的输出时钟源；在输入时钟源无效，且保持时钟缓存内不具有足够的历史时戳值时，则选择第一时钟源为线路的输出时钟源。即，本发明实施例中时钟同步方法中按第二时钟源、第三时钟源和第一时钟源的优先级选择线路的输出时钟源。

当然，作为变形，也可以采样强制选择或者随机选择的方式选择第二时钟源、第三时钟源和第一时钟源之一为线路的输出时钟源，不再赘述。

需要说明的是，第二计数器子模块用于对第一计数器子模块进行计满次数计数，即第二计数器子模块用于计算经过了多少个预设计时周期，第二计数器子模块计满时第一计数器子模块至少计满两次。可以在保持时钟缓存存满数据后，再将保持时钟缓存中的时戳恢复成第三时钟源，换言之，第二计数器子模块用于计算保持时钟缓存是否存满时戳值数据，若第二计数器子模块计满则表示保持时钟缓存内已经存满时戳值数据，因此，在第二计数器子模块计满后保持不变即可。其中，保持时钟缓存的宽度14b i t，深度512，第二计数器子模块为512秒计数器。

第二时钟模块则是在输入时钟源无效的情况下，用于将保持时钟缓存中的时戳恢复成第三时钟源。即根据存储在保持时钟缓存中的至少两个历史的时戳值，恢复生产第三时钟源。

以上的具体实例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种时钟同步方法，其特征在于，包括：

基于线路上的输入时钟源进行时戳采样，并在所述线路上自振生成第一时钟源；

对所述线路上的输入时钟源进行监测，以判断所述输入时钟源是否有效；

当所述输入时钟源有效时，将所述时戳采样持续存储至锁定时钟缓存后，将所述锁定时钟缓存中的时戳恢复成第二时钟源，并基于预设计时周期，读取最新的时戳采样并存储至保持时钟缓存；当所述输入时钟源无效时，将所述保持时钟缓存中的时戳恢复成第三时钟源；

基于预设规则，选择所述第一时钟源、第二时钟源和第三时钟源之一为所述线路的输出时钟源。

2.根据权利要求1所述的时钟同步方法，其特征在于，在基于线路上的输入时钟源进行时戳采样的步骤具体包括：

接收所述线路上的输入时钟源；

基于第一时钟晶振对所述输入时钟源的上升沿进行计数；

利用所述线路上的第二时钟晶振自振生成第一时钟源。

3.根据权利要求1所述的时钟同步方法，其特征在于，所述预设计时周期由第一计数器计时，所述第一计时器计满为一所述预设计时周期；所述第一计数器计满后清零并重新计时。

4.根据权利要求3所述的时钟同步方法，其特征在于，在基于预设规则，选择所述第二时钟源、第三时钟源或第一时钟源之一为所述线路的输出时钟源的步骤中，包括：

利用第二计数器对所述第一计数器进行计满次数计数，其中，所述第二计数器计满时所述第一计数器至少计满两次；

判断第二时钟源是否存在，若是，选择所述第二时钟源为所述输出时钟源；若否，判断所述第二计数器是否计满：若是，选择所述第三时钟源为所述输出时钟源，否则，选择所述第一时钟源为所述输出时钟源。

5.根据权利要求4所述时钟同步方法，其特征在于，当所述输入时钟源无效时，还包括以下步骤：

中止将所述锁定时钟缓存中的时戳恢复成第二时钟源，所述第一计数器清零；

中止将最新的时戳采样存储至保持时钟缓存的步骤。

6.一种时钟同步系统，其特征在于，包括：

采样自振模块，用于基于线路上的输入时钟源进行时戳采样，并在所述线路上自振生成第一时钟源；

监测判断模块，用于对所述线路上的输入时钟源进行监测，以判断所述输入时钟源是否有效；

恢复模块，当所述输入时钟源有效时，用于将所述时戳采样持续存储至锁定时钟缓存，将所述锁定时钟缓存中的时戳恢复成第二时钟源，并基于预设计时周期，读取最新的时戳采样并存储至保持时钟缓存；当所述输入时钟源无效时，用于将所述保持时钟缓存中的时戳恢复成第三时钟源；

选择模块，用于基于预设规则，选择所述第一时钟源、第二时钟源和第三时钟源之一为所述线路的输出时钟源。

7.根据权利要求6所述的时钟同步系统，其特征在于，所述采样自振模块包括：

接收子模块，用于接收所述输入时钟源；

计数子模块，用于基于第一时钟晶振对所述输入时钟源的上升沿进行计数；

自振子模块，用于利用所述线路上的第二时钟晶振自振生成第一时钟源。

8.根据权利要求6所述的时钟同步系统，其特征在于，所述恢复模块还包括第一计数器子模块，所述第一计数器子模块用于为所述预设计时周期计时，所述第一计时器模块计满为一所述预设计时周期；所述第一计数器计满后清零并重新计时。

9.根据权利要求8所述的时钟同步系统，其特征在于，所述选择模块还包括：

第二计数器子模块，用于对所述第一计数器子模块进行计满次数计数，其中，所述第二计数器子模块计满时所述第一计数器子模块至少计满两次；

计数判断子模块，判断第二时钟源是否存在，若是，选择所述第二时钟源为所述输出时钟源；若否，判断所述第二计数器是否计满：若是，选择所述第三时钟源为所述输出时钟源，否则，选择所述第一时钟源为所述输出时钟源。

10.根据权利要求9所述时钟同步系统，其特征在于，在所述恢复模块中，还包括：

第一中止子模块，在所述输入时钟源无效时，用于中止所述锁定时钟缓存中的时戳恢复成第二时钟源，驱使所述第一计数器子模块清零；

第二中止子模块，在所述输入时钟源无效时，用于中止将最新的时戳采样存储至保持时钟缓存。