CN109037256A - 背照式图像传感器及其形成方法 - Google Patents
背照式图像传感器及其形成方法 Download PDFInfo
- Publication number
- CN109037256A CN109037256A CN201810832665.7A CN201810832665A CN109037256A CN 109037256 A CN109037256 A CN 109037256A CN 201810832665 A CN201810832665 A CN 201810832665A CN 109037256 A CN109037256 A CN 109037256A
- Authority
- CN
- China
- Prior art keywords
- groove
- substrate
- layer
- isolated
- initial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005286 illumination Methods 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims description 55
- 239000000758 substrate Substances 0.000 claims abstract description 228
- 238000000926 separation method Methods 0.000 claims abstract description 50
- 238000002955 isolation Methods 0.000 claims description 39
- 238000005530 etching Methods 0.000 claims description 29
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 239000000463 material Substances 0.000 description 26
- 238000003384 imaging method Methods 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 230000003287 optical effect Effects 0.000 description 14
- 230000008569 process Effects 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 239000000377 silicon dioxide Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- 230000005611 electricity Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 125000002915 carbonyl group Chemical group [*:2]C([*:1])=O 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- PXBRQCKWGAHEHS-UHFFFAOYSA-N dichlorodifluoromethane Chemical compound FC(F)(Cl)Cl PXBRQCKWGAHEHS-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
一种背照式图像传感器，包括：衬底，所述衬底具有相对的第一表面和第二表面，所述衬底包括像素区和隔离区，所述隔离区与所述像素区相邻，且所述隔离区围绕所述像素区；位于所述衬底隔离区内的隔离凹槽，所述隔离凹槽包括第一凹槽和第二凹槽，所述第一凹槽顶部位于第一表面，所述第一凹槽底部与第二凹槽顶部相通，且在平行于衬底表面方向上，所述第一凹槽尺寸大于所述第二凹槽尺寸；位于隔离凹槽内的隔离层。所述背照式图像传感器的性能得到提高。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种背照式图像传感器及其形成方法。
背景技术
图像传感器是一种将光信号转化为电信号的半导体器件。图像传感器分为互补金属氧化物(CMOS)图像传感器和电荷耦合器件(CCD)图像传感器。CMOS图像传感器具有工艺简单、易与其它器件集成、体积小、重量轻、功耗小和成本低等优点。目前，CMOS图像传感器已经广泛应用于静态数码相机、数码摄像机、医疗用摄像装置和车用摄像装置等。
CMOS图像传感器包括前照式(FSI)图像传感器和背照式(BSI)图像传感器。在背照式图像传感器中，光从图像传感器的背面入射到图像传感器中的感光二极管上，从而将光能转化为电能。
随着器件集成度的提高，图像传感器中像素单元密度随之增大，相邻像素单元之间的串扰(crosstalk)和暗电流(dark current)不断增大，影响了图像传感器的性能。
发明内容
本发明解决的技术问题是提供一种背照式图像传感器及其形成方法，减小暗电流，以提高背照式图像传感器的性能。
为解决上述技术问题，本发明提供一种背照式图像传感器的形成方法，包括：衬底，所述衬底具有相对的第一表面和第二表面，所述衬底包括像素区和隔离区，所述隔离区与所述像素区相邻，且所述隔离区围绕所述像素区；位于所述衬底隔离区内的隔离凹槽，所述隔离凹槽包括第一凹槽和第二凹槽，所述第一凹槽顶部位于第一表面，所述第一凹槽底部与第二凹槽顶部相通，且在平行于衬底表面方向上，所述第一凹槽尺寸大于所述第二凹槽尺寸；位于隔离凹槽内的隔离层。
可选的，在平行于衬底表面方向上，所述第二凹槽的尺寸与所述第一凹槽的尺寸比例为1:20～1:2；所述第一凹槽在平行于衬底表面方向上的尺寸为100nm～1000nm；所述第二凹槽在平行于衬底表面方向上的尺寸为50nm～300nm。
可选的，所述第一凹槽尺寸与所述第二凹槽尺寸的差为50nm～950nm。
可选的，所述第一凹槽深度与隔离凹槽深度的比例为1:500～1:2；所述第一凹槽深度为30nm～600nm。
可选的，所述衬底还包括感光结构，所述感光结构位于像素区的衬底内，且所述第二表面暴露出所述感光结构。
可选的，所述衬底还包括浅沟槽隔离层，所述浅沟槽隔离层位于隔离区的衬底内，且所述衬底的第二表面暴露出浅沟槽隔离层。
可选的，还包括：位于衬底第一表面上的隔离栅格层、滤光层和透镜层，所述隔离栅格层位于隔离区的衬底表面，所述滤光层位于像素区的衬底第一表面，所述滤光层位于隔离栅格层之间，所述透镜层位于滤光层表面。
本发明还提供一种背照式图像传感器的形成方法，包括：提供衬底，所述衬底具有相对的第一表面和第二表面，所述衬底包括像素区和隔离区，所述隔离区与所述像素区相邻，且所述隔离区围绕所述像素区；在所述隔离区的衬底内形成隔离凹槽，所述隔离凹槽包括第一凹槽和第二凹槽，所述第一凹槽顶部位于第一表面，所述第一凹槽底部与第二凹槽顶部相通，且在平行于衬底表面方向上，所述第一凹槽尺寸大于所述第二凹槽尺寸；在所述隔离凹槽内形成隔离层。
可选的，所述隔离凹槽的形成方法包括：在衬底第一表面形成第一掩膜层，所述第一掩膜层具有第一开口和位于第一开口底部的第二开口，沿平行于衬底表面方向上所述第一开口的尺寸大于所述第二开口的尺寸；刻蚀所述第一掩膜层和衬底，直至完全去除所述第一掩膜层，在衬底内形成所述隔离凹槽。
可选的，所述第一掩膜层的形成方法包括：在所述衬底上形成初始第一掩膜层；在所述初始第一掩膜层表面形成第一图形化层，所述第一图形化层暴露出部分初始第一掩膜层表面；以所述第一图形化层为掩膜，刻蚀所述初始第一掩膜层，在初始第一掩膜层内形成第一开口，所述第一开口底部表面高于初始第一掩膜层底部表面；形成第一开口后，在初始第一掩膜层表面形成第二图形化层，所述第二图形化层暴露出第一开口部分初始第一掩膜层表面；以所述第二图形化层为掩膜，刻蚀所述初始第一掩膜层，直至暴露出衬底表面，形成所述第一掩膜层和第二开口，所述第一开口和第二开口贯穿所述第一掩膜。
可选的，刻蚀所述第一掩膜层的速率小于或者等于刻蚀所述衬底的速率。
可选的，形成所述第一凹槽后，形成所述第二凹槽；所述隔离凹槽的形成方法包括：在所述衬底上形成第三图形化层，所述第三图形化层暴露出部分衬底表面；以所述第三图形化层为掩膜，刻蚀所述衬底，在衬底内形成第一凹槽；去除所述第三图形化层后，在衬底上形成第四图形化层，所述第四图形化层暴露出第一凹槽的部分底部表面；以所述第四图形化层为掩膜，刻蚀所述隔离凹槽的第一凹槽底部的衬底，在隔离凹槽的第一凹槽底部形成隔离凹槽的第二凹槽。
可选的，所述隔离凹槽的形成方法包括：在所述衬底内形成初始第一隔离凹槽；在初始第一隔离凹槽内形成牺牲层，所述牺牲层顶部表面低于衬底顶部表面；在衬底表面形成第二掩膜层，所述第二掩膜层暴露出部分初始第一隔离凹槽周围的衬底表面；以所述第二掩膜层为掩膜刻蚀所述衬底，形成第一凹槽，所述第一凹槽底部表面与牺牲层顶部表面齐平；在形成隔离凹槽的第一凹槽之后，去除所述牺牲层，形成第二凹槽。
可选的，所述隔离凹槽的形成方法包括：在所述衬底内形成初始第二隔离凹槽；形成初始第二隔离凹槽后，在衬底表面形成第三掩膜层，所述第三掩膜层暴露出部分初始第二隔离凹槽周围的衬底表面和初始第二隔离凹槽底部的衬底表面；以所述第三掩膜层为掩膜刻蚀所述衬底，形成第一凹槽和第二凹槽。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的背照式图像传感器，隔离层位于隔离凹槽内，所述隔离凹槽包括第二凹槽和位于第二凹槽上的第一凹槽，在平行于衬底表面方向上所述第一凹槽尺寸大于所述第二凹槽尺寸，则第一凹槽内的隔离层尺寸较大，遮挡面积较大，能够减少进入到相邻像素单元中的光线，减小像素单元之间的光学串扰。同时，由于第一凹槽内的隔离层尺寸较大，遮挡面积较大，相对应的第二凹槽的深度可以相应减小，所形成的隔离凹槽相对较浅，形成隔离凹槽时对衬底的损伤较小，隔离层与衬底之间的暗电流较小。合理设置第一凹槽和第二凹槽的尺寸和深度，能够实现较小的光学串扰和较小的暗电流，从而提高了图传感器的性能。
附图说明
图1是一种背照式图像传感器的结构示意图；
图2至图17是本发明一实施例中背照式图像传感器形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术的背照式图像传感器的性能较差。
图1是一种背照式图像传感器的结构示意图。
参考图1，所述背照式图像传感器包括多个像素单元，所述像素单元包括：互联结构110、衬底120、感光结构130和受光结构，所述衬底120具有相对的第一表面和第二表面，所述感光结构130位于所述衬底120内，所述衬底120第一表面暴露出感光结构，所述互连结构110与衬底120第一表面相接触，所述受光结构位于衬底120第二表面上，所述受光结构包括透镜层150、滤光层160和栅格层170，透镜层150位于滤光层160表面，栅格层170位于相邻滤光层160之间；所述图像传感器还包括隔离层140，所述隔离层140位于相邻的像素单元的衬底120之间。
图1中示出了所述图像传感器相邻的两个像素单元，包括第一像素单元111和第二像素单元112。
所述深沟槽隔离层140用于阻挡光线进入相邻的像素单元，防止第一像素单元111和第二像素单元112之间发生光学串扰，使相邻的感光结构130内的光线隔离。然而，为实现好的阻挡效果，隔离层140的深度较深，形成隔离层140的隔离凹槽深度也要较深。在所述实施例中，所述隔离凹槽为等离子体刻蚀形成，等离子体刻蚀形成较深的隔离凹槽时，隔离凹槽越深，对隔离凹槽暴露出的衬底120的损伤越大。具体的，所述衬底的材料为单晶硅，采用等离子体刻蚀形成隔离凹槽后，隔离凹槽暴露出的衬底表面粗糙度较高，硅的缺陷密度较大，容易导致后续形成的隔离层140与衬底120相接触的表面暗电流较大，从而导致图像传感器性能较差。
本发明提供一种图像传感器，通过改进所述隔离凹槽的形状，形成顶部较宽底部较窄的隔离层，顶部隔离层尺寸较大，遮挡面积较大，能够减小光线进入相邻的像素区，能够防止光信号串扰，由于顶部尺寸较大遮挡较大，则隔离层可以深度较小，形成隔离凹槽时对衬底的损伤较小，产生的暗电流较小，从而实现较小的暗电流的和较小的光信号串扰，所述方法提高了图像传感器的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图10是本发明一实施例中背照式图像传感器形成过程的结构示意图。
参考图2，提供衬底220。
所述衬底220具有相对的第一表面201和第二表面202，所述衬底220内包括多个像素区210和多个隔离区211，所述隔离区211与像素区210相邻且围绕像素区210。
所述像素区210的衬底220内包括感光结构230，所述衬底220第二表面202暴露出感光结构230。
所述像素区210用于采集光线，并对所采集的光线进行光电转换。本实施例中，所述多个像素区210用于构成像素阵列。
图2中仅示出了所述图像传感器像素阵列中相邻的两个像素区210。
所述衬底220用于为所述感光结构230的形成提供工艺基础。
本实施例中，所述衬底220的材料为单晶硅。所述衬底220还可以是多晶硅或非晶硅。所述衬底220的材料还可以为锗、锗化硅、砷化镓等半导体材料。所述衬底220的还可以为绝缘体上的硅衬底、绝缘体上的锗衬底或玻璃衬底等其他类型的衬底。
所述感光结构230用于吸收光线并进行光电转换。
本实施例中，所述感光结构230为感光二极管。其他实施例中，所述感光结构还可以是感光MOS管等其他实现光电转换功能的元器件。
所述衬底220还包括浅沟槽隔离层，所述浅沟槽隔离层位于隔离区211的衬底220内，且所述衬底220的第二表面202暴露出浅沟槽隔离层。
所述浅沟槽隔离层实现感光结构230之间的隔离，防止相邻感光结构之间漏电。
所述浅沟槽隔离层的材料包括氧化硅。
本实施例中，所述图像传感器为背照式图像传感器，所述基底还包括位于衬底220第二表面202表面的互连结构240。
所述互联结构240用于将感光结构230的信息进行处理和传输。
所述互连结构240包括插塞和多层金属导线层，所述金属导线层的材料为铜。
本实施例中，所述衬底220厚度为2微米至4微米。
在所述隔离区的衬底内形成隔离凹槽，所述隔离凹槽包括第一凹槽和第二凹槽，所述第一凹槽顶部位于第一表面，所述第一凹槽底部与第二凹槽顶部相通，且在平行于衬底表面方向上，所述第一凹槽尺寸大于所述第二凹槽尺寸。
本实施例中，所述隔离凹槽的形成方法包括：在衬底第一表面形成第一掩膜层，所述第一掩膜层具有第一开口和位于第一开口底部的第二开口，在平行于衬底表面方向上，所述第一开口的尺寸大于所述第二开口的尺寸；刻蚀所述第一掩膜层和衬底，直至完全去除第一掩膜层，在衬底内形成隔离凹槽。所述隔离凹槽的形成方法具体请参考图3至图7。
参考图3，在衬底220第一表面201的表面形成初始第一掩膜层221；在初始第一掩膜层221表面形成第一图形化层222。
所述初始第一掩膜层221后为后续形成掩膜层提供材料层。
所述第一图形化层222为形成第一开口的掩膜层。
所述初始第一掩膜层221的材料为氧化硅或者氮化硅。
本实施例中，所述第一图形化层222的材料为光刻胶。所述第一图形化层222的形成方法包括：在所述初始第一掩膜层221的表面旋涂形成初始第一图形化膜(未图示)；对所述初始第一图形化膜进行曝光和显影处理，暴露出部分初始第一掩膜层221的表面，形成所述第一图形化层222。
其他实施例中，不形成所述初始第一掩膜层221。在所述衬底220第一表面201形成第一图形化层，所述第一图形化层暴露出部分衬底220第一表面，所述第一图形化层的材料为光刻胶。
所述第一图形化层的尺寸决定了后续形成第一开口的尺寸，即决定了后续形成的第一凹槽的尺寸。
本实施例中，通过同时刻蚀第一掩膜层和衬底，在衬底内形成隔离凹槽，由于刻蚀第一掩膜层和衬底的速度不同，第一掩膜层的厚度一定程度上决定了所形成的隔离凹槽的深度。所述初始第一掩膜层厚度过薄，后续形成的隔离凹槽深度较浅，相邻像素单元之间串扰较大，不利于图像传感器的性能；所述初始第一掩膜层厚度过厚，后续形成的的隔离凹槽深度较深，隔离凹槽底部的衬底表面暗电流较大，所形成的图形传感器性能不佳。
参考图4，以所述第一图形化层222为掩膜，刻蚀所述初始第一掩膜层221，在初始第一掩膜层221内形成第一开口223。
所述第一开口223底部表面低于初始第一掩膜层221顶部表面。
刻蚀所述初始第一掩膜层221的工艺为干法刻蚀工艺。
其他实施例中，不形成所述初始第一掩膜层221。在所述衬底220第一表面201表面形成所述第一图形化层222，以所述第一图形化层222为掩膜刻蚀衬底220，在衬底220内形成第一开口。
形成第一开口223后，还包括去除所述第一图形化层222。本实施例中，所述第一图形化层222的材料为光刻胶，去除所述第一图形化层222的工艺为灰化工艺。
参考图5，形成第一开口223后，在所述初始第一掩膜层221表面形成第二图形化层224，所述第二图形化层224暴露出部分第一开口223底部初始第一掩膜层221表面。
所述第二图形化层224为后续形成第二开口的掩膜层。
本实施例中，所述第二图形化层224的材料为光刻胶。所述第二图形化层224的形成方法包括：在所述初始第一掩膜层221的表面旋涂形成初始第二图形化膜(未图示)；对所述初始第二图形化膜进行曝光和显影处理，暴露出部分第一开口223底部的初始第一掩膜层221的表面，形成所述第二图形化层224。
其他实施例中，不形成所述初始第一掩膜层221。所述第一开口位于衬底220内，在所述衬底220第一表面201表面形成所述第二图形化层224，所述第二图形化层224暴露出部分第一开口223底部衬底220表面。
所述第二图形化层的尺寸决定了后续形成第二开口的尺寸，即决定了后续形成的第二凹槽的尺寸。
参考图6，以所述第二图形化层224为掩膜，刻蚀所述初始第一掩膜层221，直至暴露出衬底220顶部表面，形成所述第一掩膜层226和第二开口225，所述第一开口223和第二开口225贯穿所述第一掩膜层226。
具体的，形成第二开口225后，所述初始第一掩膜层221形成为第一掩膜层226，所述第一掩膜层226内具有第一开口223和第二开口225，第二开口225位于第一开口223底部。
所述第二开口225位于第一开口223底部，沿平行于衬底表面方向上所述第二开口的尺寸小于所述第一开口的尺寸。
所述第一开口223和第二开口225共同决定了后续形成的隔离凹槽的形状，后续以所述第一掩膜层226为掩膜刻蚀衬底220，形成隔离凹槽。
所述第二开口225暴露出衬底220的第一表面201。
参考图7，以所述第一掩膜层226为掩膜，刻蚀所述第一掩膜层226和衬底220，直至完全去除所述第一掩膜层226，在衬底220内形成隔离凹槽250，所述隔离凹槽250顶部位于第一表面201。
所述隔离凹槽250包括第二凹槽252和第一凹槽251，所述第一凹槽251位于第二凹槽252上，所述第一凹槽251顶部位于衬底220的第一表面201，在平行于衬底表面方向上，所述第一凹槽251尺寸大于所述第二凹槽252尺寸。
所述第一凹槽251的形状由第一开口223决定，所述第二凹槽252的形状由第二开口225决定。
刻蚀所述第一掩膜层226的速率小于或者等于刻蚀所述衬底220的速率。
刻蚀所述第一掩膜层226的速率大于刻蚀所述衬底220的速率时，所需要形成的第一掩膜层厚度过厚，容易造成材料浪费，同时增加了刻蚀的工艺难度。
刻蚀所述第一掩膜层226和衬底220的工艺包括干法刻蚀工艺或者湿法刻蚀工艺。
本实施例中，刻蚀所述第一掩膜层226和衬底220的工艺为干法刻蚀工艺。
本实施例中，所述第一掩膜层226的材料为氮化硅，所述衬底220的材料为单晶硅，所述干法刻蚀的刻蚀气体为Cl2、CCl2F2、CF4、SF6和NF3的混合气体，所述刻蚀气体对氮化硅和硅的刻蚀选择比为1:2～1:15。
在平行于衬底表面方向上，所述第二凹槽的尺寸与所述第一凹槽的尺寸比例为1:20～1:2。
在平行于衬底表面方向上，所述第一凹槽尺寸大于所述第二凹槽尺寸，则后续第一凹槽内的隔离层尺寸较大，遮挡面积较大，能够减少进入到相邻像素单元中的光线，减小像素单元之间的光学串扰。同时，由于第一凹槽内的隔离层尺寸较大，遮挡面积较大，相对应的第二凹槽的深度可以相应减小，所形成的隔离凹槽相对较浅，形成隔离凹槽时对衬底的损伤较小，隔离层与衬底之间的暗电流较小。合理设置第一凹槽和第二凹槽的尺寸和深度，能够实现较小的光学串扰和较小的暗电流，从而提高了图传感器的性能。
所述第一凹槽在平行于衬底表面方向上的尺寸为100nm～1000nm。
所述第二凹槽在平行于衬底表面方向上的尺寸为50nm～300nm。
在平行于衬底表面方向上，所述第一凹槽尺寸与所述第二凹槽尺寸的差为50nm～950nm。
所述第一凹槽深度与隔离凹槽深度的比例为1:500～1:2。
所述第一凹槽深度为30nm～600nm。
在平行于衬底法线方向上，所述隔离凹槽250的底部表面距离衬底220第一表面201的距离为衬底220厚度的四分之一到二分之一。
所述隔离凹槽250深度较浅，刻蚀形成隔离凹槽时对凹槽底部的衬底的损伤较小，表面粗糙度较小，减小了隔离层和隔离凹槽底部衬底之间的暗电流，能够提高半导体器件的性能。
在一实施例中，所述隔离凹槽的形成方法为：形成所述第一凹槽后，形成所述第二凹槽。所述隔离凹槽的形成方法具体请参考图8至图9。
参考图8，在所述衬底220内形成第一凹槽251，所述第一凹槽251顶部表面位于衬底220第一表面201。
所述第一凹槽251的形成方法包括：在所述衬底220第一表面201上形成第三图形化层(未图示)，所述第三图形化层暴露出部分衬底220第一表面201；以所述第三图形化层为掩膜，刻蚀所述衬底220，在衬底220内形成所述第一凹槽251。
所述第三图形层的材料为光刻胶。
参考图9，形成第一凹槽251后，在衬底220上形成第四图形化层203，所述第四图形化层203暴露出第一凹槽251的部分底部表面。
所述第四图形层203为形成第二凹槽的掩膜层。
所述第四图形层203定义了后续形成的第二凹槽的形状和尺寸。
所述第四图形层203的材料为光刻胶。
以所述第四图形化层203为掩膜，刻蚀所述第一凹槽251底部的衬底220，在第一凹槽251底部形成如图7所示的第二凹槽252。
所述第一凹槽251和第二凹槽252构成隔离凹槽250。
形成第二凹槽252后，去除所述第四图形化层203。去除所述第四图形化层203的工艺为灰化工艺。
另一实施例中，所述隔离凹槽的形成方法请参考图10至图12。
参考图10，在所述衬底220内形成初始第一隔离凹槽；在初始第一隔离凹槽内形成牺牲层204，所述牺牲层204顶部表面低于衬底顶部表面。
在平行于衬底220表面方向上，所述初始第一隔离凹槽的尺寸与后续形成的第二凹槽的尺寸相同。
所述初始第一隔离凹槽的深度与后续形成的隔离凹槽的深度相同。
所述牺牲层204的形成方法包括：在初始第一隔离凹槽和衬底第一表面形成初始牺牲材料层；平坦化所述初始牺牲材料层，直至暴露出衬底220第一表面201，形成初始牺牲层；回刻蚀去除部分所述初始牺牲层，形成所述牺牲层204。
所述牺牲层204的材料包括有机材料。
所述牺牲层204用于保护初始第一隔离凹槽底部的衬底表面，以保证所述初始第一隔离凹槽的深度为后续形成的隔离凹槽的深度。
参考图11，在衬底220第一表面201上形成第二掩膜层205，所述第二掩膜层205暴露出部分初始第一隔离凹槽周围的衬底220表面。
所述第二掩膜层205用于定义后续形成的第一凹槽251的位置和形状。
所述第二掩膜层205的材料为氧化硅、氮化硅或光刻胶。
当所述第二掩膜层205为光刻胶时，所述第二掩膜层经过旋涂、曝光和显影等工序而形成。
参考图12，以所述第二掩膜层205为掩膜刻蚀所述衬底220，形成第一凹槽251，所述第一凹槽251底部表面与牺牲层204顶部表面齐平。
形成第一凹槽251的过程中形成所述第二凹槽252，所述牺牲层204位于第二凹槽252内。
所述第一凹槽251和第二凹槽252构成隔离凹槽250。
在形成第一凹槽251之后，去除所述牺牲层204，形成图7所示的隔离凹槽250。
形成隔离凹槽250后，还包括去除所述牺牲层204。
去除所述牺牲层204的工艺包括灰化工艺。
在又一实施例中，所述隔离凹槽的形成方法请参考图13和图14。
参考图13，在所述衬底220内形成初始第二隔离凹槽206。
在平行于衬底表面方向上，所述初始第二隔离凹槽206的尺寸与后续形成的第二凹槽的尺寸相同。
所述初始第二隔离凹槽206的深度小于后续形成的隔离凹槽的深度。
参考图14，形成初始第二隔离凹槽206后，在衬底220第一表面201上形成第三掩膜层207，所述第三掩膜层207暴露出部分初始第二隔离凹槽206周围的衬底220表面和初始第二隔离凹槽206底部的衬底220表面。
所述第三掩膜层207的材料包括氧化硅、氮化硅或光刻胶。
当所述第三掩膜层207为光刻胶时，所述第三掩膜层207经过旋涂、曝光和显影等工序而形成。
以所述第三掩膜层为掩膜刻蚀所述衬底220，形成如图7所示的第一凹槽251和第二凹槽252。
以所述第三掩膜层为掩膜刻蚀所述衬底220时，不仅刻蚀第三掩膜层207暴露出的部分初始第二隔离凹槽206周围的衬底220，还刻蚀初始第二隔离凹槽206底部的衬底220表面。
通过刻蚀第三掩膜层207暴露出的部分初始第二隔离凹槽206周围的衬底220，使得初始第二隔离凹槽顶部的尺寸增大，从而形成第一凹槽。刻蚀形成第一凹槽的过程中，初始第二隔离凹槽底部的衬底也被刻蚀，深度增加，从而形成第二凹槽。
参考图15，形成隔离凹槽250后，在隔离凹槽250内和衬底220第一表面201表面形成初始隔离膜227，所述初始隔离膜227覆盖衬底220第一表面201表面，填充满所述隔离凹槽250。
所述初始隔离膜227为后续形成隔离层提供材料层。
所述初始隔离膜227的形成工艺包括：化学气相沉淀工艺、物理气相沉积工艺或者原子层沉积工艺。
本实施例中，所述初始隔离膜227的形成工艺为化学气相沉积工艺。
所述初始隔离膜227的材料包括氧化硅、氮化硅或氮氧化硅。
在本实施例中，所述初始隔离膜227的材料为氧化硅。
参考图16，平坦化所述初始隔离膜227，直至暴露出衬底220第一表面201表面，在隔离凹槽250内形成隔离层260，所述隔离层260顶部表面与衬底220第一表面201齐平。
本实施例中，所述隔离层260的材料为氧化硅。
所述隔离凹槽250包括第二凹槽和第一凹槽，位于第一凹槽的隔离层为隔离层顶部区，位于第二凹槽的隔离层为隔离层底部区。即所述隔离层260包括底部区和位于底部区顶部的顶部区，且沿平行于基底表面方向上所述顶部区尺寸大于所述底部区尺寸。
在平行于衬底表面方向上，所述隔离层260底部区的尺寸与所述隔离层260顶部区的尺寸比例为1:20～1:2。
所述隔离层260顶部区在平行于衬底表面方向上的尺寸为100nm～1000nm。
所述隔离层260底部区在平行于衬底表面方向上的尺寸为50nm～300nm。
在平行于衬底表面方向上，所述隔离层260顶部区尺寸与所述隔离层260低部区尺寸的差为50nm～950nm。
所述隔离层260顶部区深度与隔离层260深度的比例为1:500～1:2。
所述隔离层260顶部区深度为30nm～600nm。
在平行于衬底表面方向上所述隔离层顶部区尺寸大于底部区尺寸，顶部区隔离层阻挡面积较大，能够减少进入到相邻像素单元中的光线，减小像素单元之间的光学串扰，同时，由于第一凹槽内的隔离层尺寸较大，遮挡面积较大，相对应的第二凹槽的深度可以相应减小，所形成的隔离凹槽相对较浅，形成隔离凹槽时对衬底的损伤较小，隔离层与衬底之间的暗电流较小。合理设置第一凹槽和第二凹槽的尺寸和深度，能够实现较小的光学串扰和较小的暗电流，从而提高了图传感器的性能。
参考图17，形成隔离层260后，在所述隔离区211的隔离层260上形成隔离栅格层270；形成隔离栅格层270后，在所述像素区210的衬底220第一表面201表面形成受光结构，所述隔离栅格层270包围所述受光结构。
在所述衬底220第一表面201上隔离栅格层270的方法包括：在所述衬底220第一表面201和隔离层260表面形成金属层(未图示)；在所述金属层表面形成图形化层(未图示)，所述图形化层暴露部分金属层；形成图形化层后，以所述图形化层为掩膜刻蚀所述金属层，在隔离区211的隔离层260顶部表面形成所述隔离栅格层270。
所述受光结构包括：滤光层280和透镜层290。
所述滤光层280用于过滤特定波长的光线。
所述透镜层290用于改变光路，使得光线沿特定的光路进入滤光层和光电传感层。
形成受光结构的方法包括：在隔离栅格层270内形成滤光层280；形成滤光层280后，在滤光层280上形成透镜层290，形成所述受光结构。
相应的，本实施例还提供一种采用上述方法形成的背照式图像传感器，参考图17，包括：衬底220，所述衬底220包括像素区210和隔离区211，所述隔离区与所述像素区相邻，所述隔离区围绕所述像素区，所述衬底220具有相对的第一表面201和第二表面202；位于所述衬底隔离区211内的隔离凹槽250，所述隔离凹槽250包括第一凹槽251和第二凹槽252，所述第一凹槽251和第二凹槽252相互贯通，第一凹槽251位于第二凹槽252上，所述第一凹槽251顶部位于第一表面201，在平行于衬底220表面方向上，所述第一凹槽251尺寸大于所述第二凹槽252尺寸；位于隔离凹槽内的隔离层260。
所述衬底220参照前述实施例的内容，不再详述。
在平行于衬底220表面方向上，所述第二凹槽252的尺寸与所述第一凹槽251的尺寸比例为1:20～1:2。
所述第一凹槽251沿平行于衬底220表面方向上的尺寸为100nm～1000nm。
所述第二凹槽252沿平行于衬底表面方向上的尺寸为50nm～300nm。
所述第一凹槽251尺寸与所述第二凹槽252尺寸的差为50nm～950nm。
所述第一凹槽251深度与隔离凹槽250深度的比例为1:500～1:2。
所述第一凹槽251深度为30nm～600nm。
所述衬底220还包括感光结构230，所述感光结构230位于像素区210的衬底220内，且所述第二表面202暴露出所述感光结构230。
所述衬底220还包括浅沟槽隔离层，所述浅沟槽隔离层位于隔离区的衬底内，且所述衬底220的第二表面202暴露出浅沟槽隔离层。
所述背照式图像传感器还包括：位于衬底220第一表面201上的隔离栅格层270、滤光层280和透镜层290，所述隔离栅格层270位于隔离区211的衬底220表面，所述滤光层280位于像素区210的衬底220第一表面201，所述滤光层280位于隔离栅格层270之间，所述透镜层290位于滤光层280表面。
在平行于衬底220表面方向上所述第一凹槽251尺寸大于所述第二凹槽尺寸252，则第一凹槽251内的隔离层260尺寸较大，遮挡面积较大，能够减少进入到相邻像素单元中的光线，减小像素单元之间的光学串扰。同时，由于第一凹槽251内的隔离层260尺寸较大，遮挡面积较大，相对应的第二凹槽252的深度可以相应减小，所形成的隔离凹槽250相对较浅，形成隔离凹槽250时对衬底的损伤较小，隔离层260与衬底220之间的暗电流较小。合理设置第一凹槽251和第二凹槽252的尺寸和深度，能够实现较小的光学串扰和较小的暗电流，从而提高了图传感器的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (14)
1.一种背照式图像传感器，其特征在于，包括：
衬底，所述衬底具有相对的第一表面和第二表面，所述衬底包括像素区和隔离区，所述隔离区与所述像素区相邻，且所述隔离区围绕所述像素区；
位于所述衬底隔离区内的隔离凹槽，所述隔离凹槽包括第一凹槽和第二凹槽，所述第一凹槽顶部位于第一表面，所述第一凹槽底部与第二凹槽顶部相通，且在平行于衬底表面方向上，所述第一凹槽尺寸大于所述第二凹槽尺寸；
位于隔离凹槽内的隔离层。
2.根据权利要求1所述的背照式图像传感器，其特征在于，在平行于衬底表面方向上，所述第二凹槽的尺寸与所述第一凹槽的尺寸比例为1:20～1:2；
所述第一凹槽在平行于衬底表面方向上的尺寸为100nm～1000nm；所述第二凹槽在平行于衬底表面方向上的尺寸为50nm～300nm。
3.根据权利要求1所述的背照式图像传感器，其特征在于，所述第一凹槽尺寸与所述第二凹槽尺寸的差为50nm～950nm。
4.根据权利要求1所述的背照式图像传感器，其特征在于，所述第一凹槽深度与隔离凹槽深度的比例为1:500～1:2；所述第一凹槽深度为30nm～600nm。
5.根据权利要求1所述的背照式图像传感器，其特征在于，所述衬底还包括感光结构，所述感光结构位于像素区的衬底内，且所述第二表面暴露出所述感光结构。
6.根据权利要求1所述的背照式图像传感器，其特征在于，所述衬底还包括浅沟槽隔离层，所述浅沟槽隔离层位于隔离区的衬底内，且所述衬底的第二表面暴露出浅沟槽隔离层。
7.根据权利要求1所述的背照式图像传感器，其特征在于，还包括：位于衬底第一表面上的隔离栅格层、滤光层和透镜层，所述隔离栅格层位于隔离区的衬底表面，所述滤光层位于像素区的衬底第一表面，所述滤光层位于隔离栅格层之间，所述透镜层位于滤光层表面。
8.一种如权利要求1至7所述的背照式图像传感器的形成方法，其特征在于，包括：
提供衬底，所述衬底具有相对的第一表面和第二表面，所述衬底包括像素区和隔离区，所述隔离区与所述像素区相邻，且所述隔离区围绕所述像素区；
在所述隔离区的衬底内形成隔离凹槽，所述隔离凹槽包括第一凹槽和第二凹槽，所述第一凹槽顶部位于第一表面，所述第一凹槽底部与第二凹槽顶部相通，且在平行于衬底表面方向上，所述第一凹槽尺寸大于所述第二凹槽尺寸；
在所述隔离凹槽内形成隔离层。
9.根据权利要求8所述的背照式图像传感器的形成方法，其特征在于，所述隔离凹槽的形成方法包括：在衬底第一表面形成第一掩膜层，所述第一掩膜层具有第一开口和位于第一开口底部的第二开口，沿平行于衬底表面方向上所述第一开口的尺寸大于所述第二开口的尺寸；刻蚀所述第一掩膜层和衬底，直至完全去除所述第一掩膜层，在衬底内形成所述隔离凹槽。
10.根据权利要求9所述的背照式图像传感器的形成方法，其特征在于，所述第一掩膜层的形成方法包括：在所述衬底上形成初始第一掩膜层；在所述初始第一掩膜层表面形成第一图形化层，所述第一图形化层暴露出部分初始第一掩膜层表面；以所述第一图形化层为掩膜，刻蚀所述初始第一掩膜层，在初始第一掩膜层内形成第一开口，所述第一开口底部表面高于初始第一掩膜层底部表面；形成第一开口后，在初始第一掩膜层表面形成第二图形化层，所述第二图形化层暴露出第一开口部分初始第一掩膜层表面；
以所述第二图形化层为掩膜，刻蚀所述初始第一掩膜层，直至暴露出衬底表面，形成所述第一掩膜层和第二开口，所述第一开口和第二开口贯穿所述第一掩膜。
11.根据权利要求10所述的背照式图像传感器的形成方法，其特征在于，刻蚀所述第一掩膜层的速率小于或者等于刻蚀所述衬底的速率。
12.根据权利要求8所述的背照式图像传感器的形成方法，其特征在于，形成所述第一凹槽后，形成所述第二凹槽；所述隔离凹槽的形成方法包括：在所述衬底上形成第三图形化层，所述第三图形化层暴露出部分衬底表面；
以所述第三图形化层为掩膜，刻蚀所述衬底，在衬底内形成第一凹槽；去除所述第三图形化层后，在衬底上形成第四图形化层，所述第四图形化层暴露出第一凹槽的部分底部表面；以所述第四图形化层为掩膜，刻蚀所述隔离凹槽的第一凹槽底部的衬底，在隔离凹槽的第一凹槽底部形成隔离凹槽的第二凹槽。
13.根据权利要求8所述的背照式图像传感器的形成方法，其特征在于，所述隔离凹槽的形成方法包括：在所述衬底内形成初始第一隔离凹槽；在初始第一隔离凹槽内形成牺牲层，所述牺牲层顶部表面低于衬底顶部表面；在衬底表面形成第二掩膜层，所述第二掩膜层暴露出部分初始第一隔离凹槽周围的衬底表面；以所述第二掩膜层为掩膜刻蚀所述衬底，形成第一凹槽，所述第一凹槽底部表面与牺牲层顶部表面齐平；在形成隔离凹槽的第一凹槽之后，去除所述牺牲层，形成第二凹槽。
14.根据权利要求8所述的背照式图像传感器的形成方法，其特征在于，所述隔离凹槽的形成方法包括：在所述衬底内形成初始第二隔离凹槽；形成初始第二隔离凹槽后，在衬底表面形成第三掩膜层，所述第三掩膜层暴露出部分初始第二隔离凹槽周围的衬底表面和初始第二隔离凹槽底部的衬底表面；以所述第三掩膜层为掩膜刻蚀所述衬底，形成第一凹槽和第二凹槽。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810832665.7A CN109037256A (zh) | 2018-07-26 | 2018-07-26 | 背照式图像传感器及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810832665.7A CN109037256A (zh) | 2018-07-26 | 2018-07-26 | 背照式图像传感器及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109037256A true CN109037256A (zh) | 2018-12-18 |
Family
ID=64645449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810832665.7A Pending CN109037256A (zh) | 2018-07-26 | 2018-07-26 | 背照式图像传感器及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109037256A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110137193A (zh) * | 2019-05-14 | 2019-08-16 | 德淮半导体有限公司 | 图像传感器及其形成方法、工作方法 |
| CN112002717A (zh) * | 2020-07-31 | 2020-11-27 | 深圳奥比中光科技有限公司 | 一种图像传感器像素阵列结构及制作方法 |
| CN112397540A (zh) * | 2020-11-13 | 2021-02-23 | 武汉新芯集成电路制造有限公司 | 背照式图像传感器及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104425526A (zh) * | 2013-09-03 | 2015-03-18 | 台湾积体电路制造股份有限公司 | 形成具有深沟槽隔离结构的图像传感器件的机制 |
| CN104445051A (zh) * | 2014-12-02 | 2015-03-25 | 中国科学院半导体研究所 | 在衬底上制备多级台阶的方法 |
| US20150295005A1 (en) * | 2014-04-15 | 2015-10-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Deep trench isolation structure for image sensors |
| CN205992953U (zh) * | 2015-06-30 | 2017-03-01 | 半导体元件工业有限责任公司 | 图像传感器和图像传感器系统 |
-
2018
- 2018-07-26 CN CN201810832665.7A patent/CN109037256A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104425526A (zh) * | 2013-09-03 | 2015-03-18 | 台湾积体电路制造股份有限公司 | 形成具有深沟槽隔离结构的图像传感器件的机制 |
| US20150295005A1 (en) * | 2014-04-15 | 2015-10-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Deep trench isolation structure for image sensors |
| CN104445051A (zh) * | 2014-12-02 | 2015-03-25 | 中国科学院半导体研究所 | 在衬底上制备多级台阶的方法 |
| CN205992953U (zh) * | 2015-06-30 | 2017-03-01 | 半导体元件工业有限责任公司 | 图像传感器和图像传感器系统 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110137193A (zh) * | 2019-05-14 | 2019-08-16 | 德淮半导体有限公司 | 图像传感器及其形成方法、工作方法 |
| CN112002717A (zh) * | 2020-07-31 | 2020-11-27 | 深圳奥比中光科技有限公司 | 一种图像传感器像素阵列结构及制作方法 |
| CN112002717B (zh) * | 2020-07-31 | 2023-10-27 | 奥比中光科技集团股份有限公司 | 一种图像传感器像素阵列结构及制作方法 |
| CN112397540A (zh) * | 2020-11-13 | 2021-02-23 | 武汉新芯集成电路制造有限公司 | 背照式图像传感器及其制造方法 |
| CN112397540B (zh) * | 2020-11-13 | 2023-12-22 | 武汉新芯集成电路制造有限公司 | 背照式图像传感器及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI767044B (zh) | 影像感測器之光電改善機制 | |
| US8736006B1 (en) | Backside structure for a BSI image sensor device | |
| KR102674895B1 (ko) | 이미지 센서 및 이의 제조 방법 | |
| TWI413167B (zh) | 於淺溝槽隔離轉角處加入植入物之方法 | |
| KR20180060969A (ko) | 양면 다중 흡수 구조물에 의한 qe 접근법 | |
| US9812488B2 (en) | Backside illuminated image sensor and method of manufacturing the same | |
| US9484376B2 (en) | Semiconductor isolation structure and manufacturing method thereof | |
| US20210028208A1 (en) | Photo diode with dual backside deep trench isolation depth | |
| TW201806137A (zh) | 影像感測器及其製作方法 | |
| US20150132919A1 (en) | Photomask and method for forming dual sti structure by using the same | |
| JP6061544B2 (ja) | 撮像装置の製造方法 | |
| CN108666331A (zh) | 金属栅格的形成方法、图像传感器及其形成方法 | |
| TW201347162A (zh) | 後側照光影像感測器及其製造方法 | |
| CN109037256A (zh) | 背照式图像传感器及其形成方法 | |
| WO2022143460A1 (zh) | 背照式图像传感器及制备方法 | |
| CN109860219A (zh) | 图像传感器及其形成方法 | |
| CN108364965A (zh) | 图像传感器及其形成方法 | |
| WO2017173637A1 (zh) | 采用背面深沟槽隔离的背照式图像传感器的制作方法 | |
| US7135725B2 (en) | Solid-state imaging device and method for manufacturing the same | |
| TWI397171B (zh) | 施加有裝置隔離技術以用於降低暗電流信號之影像感測器及其製造方法 | |
| CN117238842B (zh) | 深沟槽的形成方法以及背照式图像传感器制造方法 | |
| CN114141799A (zh) | 背照式图像传感器及其形成方法 | |
| CN110190080A (zh) | 图像传感器及其形成方法 | |
| CN110061020A (zh) | 图像传感器及其形成方法、工作方法 | |
| CN109273475A (zh) | 图像传感器及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20181218 |
|
| WD01 | Invention patent application deemed withdrawn after publication |