CN109032564A - 一种高稳定性的cordic算法实现电路 - Google Patents

一种高稳定性的cordic算法实现电路 Download PDF

Info

Publication number
CN109032564A
CN109032564A CN201810932029.1A CN201810932029A CN109032564A CN 109032564 A CN109032564 A CN 109032564A CN 201810932029 A CN201810932029 A CN 201810932029A CN 109032564 A CN109032564 A CN 109032564A
Authority
CN
China
Prior art keywords
cordic
arithmetic element
adder
input terminal
angle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810932029.1A
Other languages
English (en)
Other versions
CN109032564B (zh
Inventor
贺雅娟
何进
张子骥
万晨雨
衣溪琳
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201810932029.1A priority Critical patent/CN109032564B/zh
Publication of CN109032564A publication Critical patent/CN109032564A/zh
Application granted granted Critical
Publication of CN109032564B publication Critical patent/CN109032564B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/548—Trigonometric functions; Co-ordinate transformations

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Complex Calculations (AREA)

Abstract

一种高稳定性的CORDIC算法实现电路，属于集成电路技术领域。包括CORDIC算法运算模块和检错纠错模块，CORDIC算法运算模块包括n个级联的CORDIC运算单元，检错纠错模块包括第一寄存器组、第二寄存器组、第一加法器、比较器和选择器，第一寄存器组的输入端连接第m个CORDIC运算单元的输出端，其输出端连接第一加法器和选择器的第一输入端；第二寄存器组的输入端连接第n个CORDIC运算单元的输出端，其输出端连接第一加法器和选择器的第二输入端；比较器的输入端连接第一加法器的输出端，其输出端连接选择器的选择控制端，用于控制将选择器的第一输入端或第二输入端的输入信号作为CORDIC算法实现电路的输出信号。本发明解决了低压下的稳定性问题和容噪技术中硬件开销大的问题。

Description

一种高稳定性的CORDIC算法实现电路
技术领域
本发明涉及集成电路技术领域，特别涉及一种高稳定性的CORDIC算法实现电路，尤其适用于工作在低电压下。
背景技术
数字信号处理中的很多变换如快速傅氏变换FFT和离散余弦变换DCT通常都涉及到三角函数的计算。一般来说，在芯片中可以用ROM查找表或者多项式近似等方法来计算三角函数，但ROM查找表存在着精度问题，并且需要大量的存储空间，而多项式近似需要进行大量的浮点运算。坐标旋转数字计算(Coordinate Rotation Digital Computer,CORDIC)算法就是为了解决三角函数运算的计算量与精度的问题而提出来的。CORDIC算法的核心思想是利用反复迭代逐次逼近正确的结果，当达到系统所要求的精度就可以终止。它的一个显著的优势是可以只需要移位和相加结构就可以计算出所需精度的坐标旋转结果，因此广泛用于数字信号处理和无线通信的硬件设计中。
CORDIC算法的常规实现方式如图1所示，由n个CORDIC单元级联组成，每个CORDIC单元的功能是将其输入端输入的坐标值进行一次固定角度的旋转得到旋转后的坐标值并输出给下一个CORDIC单元，每个CORDIC单元需要旋转的角度依次减小，通过不断判断和修正，最终让经过n个CORDIC单元后完成的总旋转角度接近输入的目标旋转角度Z0，从而达到计算任意旋转角度的目的。
在无线传感网络和便携式设备中，系统对数字信号处理模块的功耗有相当严格的限制。为了降低电路的功耗，降低电路的电源电压往往最有效的方法。但是随着电源电压的降低，电路的关键路径延迟会变大，并且会更容易受到外界噪声干扰、工艺偏差等因素的影响，导致电路的稳定性大大降低。由于关键路径延迟的增加可能会导致电路结果出错，一般在集成电路设计的时候，为了保证电路的稳定性，设计者需要考虑到电路工作的最坏情况。考虑到工艺的偏差、电压温度的变化以及串扰等因素，为了确保电路在各种情况下均能正确工作，设计人员一般会保留大量的时序裕量以保证关键路径的延迟小于时钟周期。而这个时间的裕量往往是通过电压的裕量来体现的，所以电压会设计得相当保守。因此，电路在低压下的稳定性问题限制了电源电压的进一步降低。
如图2所示的容噪技术可以用来减小电路的电压裕量，进一步降低电路的工作电压，从而降低电路的功耗，该容噪技术通常用在阵列乘法器或加法器中。该容噪技术由一个主计算模块，一个估计器，一个加法器，一个比较器和一个选择器组成。输入X经过主计算模块后得到了所需的精确值，又通过估计器得到一个主计算模块的估计值，估计器的关键路径比主计算模块要小。当整个系统电源电压下降，主计算模块的关键路径可能会大于时钟周期，导致输出不确定的值。但是估计器的关键路径要小得多，它可以确保输出一个正确的估计值。通过将主计算模块的输出和估计器的输出进行对比就可以判断主计算模块是否输出了正确的值。然后可以通过选择器来选择是将主计算模块的输出或者是估计器的输出作为整个电路的最终输出。这样做的好处是，在大部分情况下，主计算模块仍然能输出正确的值，但是电源电压却可以更低；小部分情况下主计算模块出错，此时可以选择估计器的值作为最终的结果，这样只是结果的精度差了一点，这在数字信号处理应用中是完全可以接受的。通过牺牲某些情况下的电路精度来减小这个电压设计裕量，可以让电路工作在更低的电压下，并且保证合理的输出。但是容噪技术为了提高电路在低压下的稳定性，当电路出错的时候需要进行相应的补偿。所以容噪技术需要一个额外的电路作为估计器用于检错和纠错，这样导致容噪技术的硬件开销比较大。
发明内容
针对上述CORDIC算法的常规实现方式存在的在低压下的稳定性问题，本发明提出一种CORDIC算法实现电路，将容噪技术应用于CORDIC算法中使得本发明能够工作在更低的电压下；且相对于传统使用容噪技术需要额外电路作估计器从而增大硬件开销的问题，本发明将CORDIC算法中的中间值作为估计值，避免了额外电路的引入。
本发明的技术方案为：
一种高稳定性的CORDIC算法实现电路，包括CORDIC算法运算模块和检错纠错模块；
所述CORDIC算法运算模块包括n个级联的CORDIC运算单元，n为大于1的正整数；每个所述CORDIC运算单元的输入端连接前一个所述CORDIC运算单元的输出端，第1个所述CORDIC运算单元的输入端连接外部输入信号；所述外部输入信号包括初始坐标值和目标旋转角度；
所述检错纠错模块包括第一寄存器组、第二寄存器组、第一加法器、比较器和选择器，所述第一寄存器组的输入端连接所述n个级联的CORDIC运算单元中的第m个CORDIC运算单元的输出端，其输出端连接所述第一加法器的第一输入端和所述选择器的第一输入端，其中m为正整数且m<n；所述第二寄存器组的输入端连接所述n个级联的CORDIC运算单元中的最后一个CORDIC运算单元的输出端，其输出端连接所述第一加法器的第二输入端和所述选择器的第二输入端；所述比较器的输入端连接所述第一加法器的输出端，其输出端连接所述选择器的选择控制端；所述选择器根据其选择控制端的输入信号选择将其第一输入端或第二输入端的输入信号作为所述CORDIC算法实现电路的输出信号。
具体的，第i个所述CORDIC运算单元的输入信号包括第i-1坐标值和第i-1剩余旋转角度，第i个所述CORDIC运算单元将所述第i-1坐标值旋转第i个所述CORDIC运算单元设定的角度后得到第i坐标值，旋转的方向由第i-1剩余旋转角度的符号决定，并将第i-1剩余旋转角度根据其符号加上或减去第i个所述CORDIC运算单元设定的角度值后得到第i剩余旋转角度，当所述第i-1剩余旋转角度的符号位正号时，将第i-1剩余旋转角度减去第i个所述CORDIC运算单元设定的角度值得到第i剩余旋转角度，当所述第i-1剩余旋转角度的符号位负号时，将第i-1剩余旋转角度加上第i个所述CORDIC运算单元设定的角度值得到第i剩余旋转角度，其中i为正整数且1<i≤n；
第1个所述CORDIC运算单元将所述初始坐标值旋转第1个所述CORDIC运算单元设定的角度后得到第1坐标值，旋转的方向由目标旋转角度的符号决定，并根据所述目标旋转角度的符号将所述目标旋转角度加上或减去第1个所述CORDIC运算单元设定的角度值后得到第1剩余旋转角度。
具体的，所述第i个所述CORDIC运算单元设定的角度的正切值为2i-1。
具体的，所述第一加法器用于将所述第一寄存器组和第二寄存器组的输出信号相减后输出。
具体的，所述比较器用于将所述第一加法器的输出信号取绝对值后与阈值信号进行比较，当所述第一加法器的输出信号的绝对值小于或等于阈值信号时，所述比较器的输出信号控制所述选择器输出所述第二寄存器组的输出信号作为所述CORDIC算法实现电路的输出信号；当所述第一加法器的输出信号的绝对值大于阈值信号时，所述比较器的输出信号控制所述选择器输出所述第一寄存器组的输出信号作为所述CORDIC算法实现电路的输出信号。
本发明的工作原理和工作过程为：
由于传统使用本发明中容噪技术的运算电路，如阵列乘法或加法器是要运算要等到最高位才能得到正确的值，中间结果不是最终结果的近似值，所以需要引入一个额外的电路用于产生估计值；而又因为越往后的运算越重要，如果要用中间结果，必须要将计算器的设计分成高位和低位两部分进行运算，相当于重新设计计算过程，增大了运算步骤和难度。
本发明利用CORDIC算法中越往后的运算误差越小的特点引入容噪技术，复用前m个CORDIC单元作为估计器，n个级联的CORDIC单元按照常规CORDIC算法工作产生各自的输出值，将第n个CORDIC单元的输出值作为精确值，将第m个CORDIC单元的输出值作为估算值，通过比较精确值和估算值之差的绝对值选择是将精确值或估算值作为整体电路的输出信号，当精确值和估算值之差的绝对值在设定的阈值信号的范围内时输出精确值，否则输出估算值。既解决了传统CORDIC实现电路在低压下的稳定性问题，又解决了传统使用本发明中容噪技术的运算电路存在的硬件开销大的问题。
本发明的有益效果为：本发明通过将容噪技术引入到CORDIC算法的实现当中，解决了传统CORDIC实现电路在低压下不稳定的问题；同时相比其他使用容噪技术的结构能够减少额外电路的引入，减小了容噪技术的硬件开销。
附图说明
图1为n个级联的CORDIC单元的整体连接示意图及CORDIC单元的内部电路示意图。
图2是为减小精度冗余的容噪技术系统框图。
图3为本发明提出的一种高稳定性的CORDIC算法实现电路的结构示意图。
具体实施方式
下面结合附图和具体实施例对本发明进行详细的描述。
本发明为改进CORDIC算法传统实现电路在低压下稳定性不足的问题，将容噪技术引入CORDIC算法中，利用CORDIC逐步逼近最终值的特点，复用了级联的CORDIC单元的前半部分硬件，去掉了传统使用容噪技术设计中的部分冗余模块，相对减小了硬件开销。如图3所示，本发明提出的CORDIC算法实现电路，包括CORDIC算法运算模块和检错纠错模块，CORDIC算法运算模块采用n个级联的CORDIC运算单元的形式，n为大于1的正整数，如图1和图3所示，其中第i个CORDIC单元的输入Xi-1为待旋转点的横坐标，输入Yi-1为待旋转点的纵坐标，输入Zi-1为当前剩余需要旋转的角度的值，Zi-1的符号位表示旋转方向，旋转的方向由当前剩余需要旋转角度Z i-1的正负来确定；θi表示第i个CORDIC单元设定的旋转角度，第i个CORDIC单元会将待旋转点(Xi-1，Yi-1)旋转θi角度后产生(Xi，Yi)。第1个CORDIC运算单元的输入端连接外部输入信号(X0，Y0，Z0)；其中(X0，Y0)为初始坐标值，Z0为目标旋转角度，第1个CORDIC运算单元将初始坐标值(X0，Y0)旋转其设定的旋转角度θ1后得到第一坐标值(X1，Y1)，旋转的方向由目标旋转角度Z0的正负来确定；同时第1个CORDIC运算单元根据目标旋转角度Z0的符号选择将目标旋转角度Z0加上或减去其设定的旋转角度θ1后得到第1剩余旋转角度Z1，当目标旋转角度Z0为正号时，将目标旋转角度Z0减去第1个CORDIC运算单元设定的旋转角度θ1得到第1剩余旋转角度Z1，当目标旋转角度Z0为负号时，将目标旋转角度Z0加上第1个CORDIC运算单元设定的旋转角度θ1得到第1剩余旋转角度Z1，，然后第1个CORDIC运算单元将第一坐标值和第1剩余旋转角度作为其输出信号(X1，Y1，Z1)连接至第2个CORDIC运算单元的输入端；第2个CORDIC运算单元将第1个CORDIC运算单元输出的第一坐标值(X1，Y1)旋转其设定的旋转角度θ2后得到第二坐标值(X2，Y2)，旋转的方向由第1剩余旋转角度Z1的正负来确定；同时第2个CORDIC运算单元根据第1剩余旋转角度Z1的符号选择将第1个CORDIC运算单元输出的第1剩余旋转角度Z1加上或减去其设定的旋转角度θ2后得到第2剩余旋转角度Z2，判断方式同上，然后第2个CORDIC运算单元将第二坐标值和第2剩余旋转角度作为其输出信号(X2，Y2，Z2)连接至第3个CORDIC运算单元的输入端；按照这个规律经过m次运算得到的中间结果是第m个CORDIC运算单元的输出信号(Xm，Ym，Zm)，其中m取值越大得到的估计值越准确继续运算直到n次运算之后产生第n个CORDIC运算单元的输出信号(Xn，Yn，Zn)，随着运算的进行，每个CORDIC运算单元输出的剩余需要旋转的角度会从目标旋转角度Z0开始慢慢变小，直到经过n个CORDIC运算单元后产生接近于0的Zn。
考虑到硬件实现，本实施例按照下表所示的方法，将每一个运算单元设定的旋转角度的正切值都取2的幂，其中第i个CORDIC运算单元设定的旋转角度的正切值为2i-1，这样每一阶的旋转运算都可以用移位器和加法器来简单的实现，并且仍然可以达到逐步逼近的效果。
角度θi(弧度) 正切值tan(θi) i
0.7854 1 1
0.463648 0.5 2
0.244979 0.25 3
0.124355 0.125 4
0.062419 0.0625 5
0.031240 0.03125 6
0.015624 0.015625 7
0.007812 0.007813 8
…… …… ……
其中单个CORDIC运算单元的一种内部实现结构如图1所示，以第i个CORDIC运算单元为例，包括第二加法器A1、第三加法器A2、第四加法器A3、第一移位器M1、第二移位器M2和取符号模块，第i个CORDIC运算单元的输入信号为第i-1坐标值(Xi-1，Yi-1)和第i-1剩余旋转角度Zi-1，第i-1坐标值的X轴坐标值Xi-1一方面连接第二加法器A1的第一输入端，另一方面通过第二移位器M2后连接第三加法器A2的第一输入端；第i-1坐标值的Y轴坐标值Yi-1一方面连接第三加法器A2的第二输入端，另一方面通过第一移位器M1后连接第二加法器A1的第二输入端；第四加法器A3的第一输入端连接第i个CORDIC运算单元设定的旋转角度θi，其第二输入端连接第i-1剩余旋转角度Zi-1；取符号模块根据第i-1剩余旋转角度Zi-1的正负判断第i-1坐标值(Xi-1，Yi-1)的旋转方向，从而产生控制信号用于控制第二加法器A1、第三加法器A2和第四加法器A3应该做加法运算还是减法运算，产生第i坐标值(Xi，Yi)和第i剩余旋转角度Zi。其中第i-1坐标值(Xi-1，Yi-1)为第i个CORDIC运算单元需要旋转的坐标值，第i-1剩余旋转角度Zi-1为第i个CORDIC运算单元需要旋转的角度，第i坐标值(Xi，Yi)为第i个CORDIC运算单元旋转之后的坐标值，第i剩余旋转角度Zi为经过第i个CORDIC运算单元旋转之后的剩余旋转角度。
如图3所示，检错纠错模块包括第一寄存器组D1、第二寄存器组D2、第一加法器、比较器和选择器，将级联的n个CORDIC运算单元中第m个CORDIC运算单元的输出信号(Xm，Ym，Zm)作为估算值输入到第一寄存器组D1的输入端，其中m为正整数且m<n；将第n个CORDIC运算单元的输出信号(Xn，Yn，Zn)作为精确值输入到第二寄存器组D2的输入端。第一加法器用于得到第一寄存器组D1和第二寄存器组D2输出信号的差值，比较器将第一加法器的输出信号取绝对值后与设定的阈值信号TH进行比较并产生比较器的输出信号，根据第一加法器的输出信号的符号位取绝对值，如果是正号取第一加法器的输出信号做其绝对值，如果是负号则将第一加法器的输出信号按位取反并加一，随后选择器根据比较器的输出信号选择将第一寄存器组D1或者第二寄存器组D2的输出信号作为最终的输出信号(Xout，Yout，Zout)，当第一加法器的输出信号的绝对值小于或等于阈值信号TH，即精确值(Xn，Yn，Zn)和估算值(Xm，Ym，Zm)的X轴坐标差值的绝对值|Xn-Xm|、Y轴坐标差值的绝对值|Yn-Ym|和剩余旋转角度差值的绝对值|Zn-Zm|均在阈值范围之内时，比较器的输出信号控制选择器输出第二寄存器组D2的输出信号(即精确值)作为CORDIC算法实现电路的输出信号，此时输出信号的精度更高；当第一加法器的输出信号的绝对值大于阈值信号TH，即精确值(Xn，Yn，Zn)和估算值(Xm，Ym，Zm)的X轴坐标差值的绝对值|Xn-Xm|、Y轴坐标差值的绝对值|Yn-Ym|和剩余旋转角度差值的绝对值|Zn-Zm|中任意一个在预设的阈值范围之外时，比较器的输出信号控制选择器输出第一寄存器组D1的输出信号(即估算值)作为CORDIC算法实现电路的输出信号，以保证结果和真实值差别不会太大。
由于基于CORDIC的坐标旋转是逐步逼近正确的值，并且阶数越往后，每一个CORDIC单元需要旋转的角度θ越小，因此本发明将前m阶CORDIC运算单元的输出作为该CORDIC运算模块的一个估计值，此时最坏情况下的旋转角度偏差值是剩余的CORDIC单元朝同一个方向旋转角度的累加值，这个值也可以作为阈值判断模块的阈值。如果应用的精度要求高，那么可以选择更多的阶数来作为估计器。阈值信号TH中的中X坐标值和Y坐标值可以根据应用指标来调节，当这三个值的差同时均不超过相应的阈值，CORDIC运算模块的主计算模块的输出才是可靠的，否则均选择估计器部分的输出作为电路的最终输出。
通过阈值和电压的合理调节，可以让本发明提出的CORDIC算法实现电路根据应用指标在精度和功耗之间进行折衷，并且整个电路的稳定性会比较好。这样，即使CORDIC算法运算模块输出偶尔出错，通过这种容噪技术进行补偿之后，结果的偏差也不会太大，这样偶尔的一些精度的损失在数字信号处理应用中是完全可以接受的。
综上所述，本发明通过添加相应的阈值判断模块和选择器将容噪技术应用到CORDIC电路结构上，利用容噪技术和CORDIC算法的特点，复用CORDIC算法运算模块中前m个CORDIC单元做估计器，不需要额外的电路做估计器，减小了容噪技术的硬件开销；本发明可以让电路工作在关键路径的临界电压，由于输入变化、工艺偏差等因素导致的关键路径延迟变化引起的电路软错误都可以通过容噪技术进行合理的补偿，因此提高了该电路在低压下的稳定性，可以应用于低电压的数字信号处理，如用于便携式设备中的FFT或DCT等。

Claims (5)

1.一种高稳定性的CORDIC算法实现电路，其特征在于，包括CORDIC算法运算模块和检错纠错模块；
所述CORDIC算法运算模块包括n个级联的CORDIC运算单元，n为大于1的正整数；每个所述CORDIC运算单元的输入端连接前一个所述CORDIC运算单元的输出端，第1个所述CORDIC运算单元的输入端连接外部输入信号；所述外部输入信号包括初始坐标值和目标旋转角度；
所述检错纠错模块包括第一寄存器组、第二寄存器组、第一加法器、比较器和选择器，所述第一寄存器组的输入端连接所述n个级联的CORDIC运算单元中的第m个CORDIC运算单元的输出端，其输出端连接所述第一加法器的第一输入端和所述选择器的第一输入端，其中m为正整数且m<n；所述第二寄存器组的输入端连接所述n个级联的CORDIC运算单元中的最后一个CORDIC运算单元的输出端，其输出端连接所述第一加法器的第二输入端和所述选择器的第二输入端；所述比较器的输入端连接所述第一加法器的输出端，其输出端连接所述选择器的选择控制端；所述选择器根据其选择控制端的输入信号选择将其第一输入端或第二输入端的输入信号作为所述CORDIC算法实现电路的输出信号。
2.根据权利要求1所述的高稳定性的CORDIC算法实现电路，其特征在于，第i个所述CORDIC运算单元的输入信号包括第i-1坐标值和第i-1剩余旋转角度，第i个所述CORDIC运算单元将所述第i-1坐标值旋转第i个所述CORDIC运算单元设定的角度后得到第i坐标值，旋转的方向由第i-1剩余旋转角度的符号决定，并根据所述第i-1剩余旋转角度的符号选择将第i-1剩余旋转角度加上或减去第i个所述CORDIC运算单元设定的角度值后得到第i剩余旋转角度，其中i为正整数且1<i≤n；
第1个所述CORDIC运算单元将所述初始坐标值旋转第1个所述CORDIC运算单元设定的角度后得到第1坐标值，旋转的方向由目标旋转角度的符号决定，并根据所述目标旋转角度的符号选择将所述目标旋转角度加上或减去第1个所述CORDIC运算单元设定的角度值后得到第1剩余旋转角度。
3.根据权利要求2所述的高稳定性的CORDIC算法实现电路，其特征在于，所述第i个所述CORDIC运算单元设定的角度的正切值为2i-1。
4.根据权利要求1至3任一项所述的高稳定性的CORDIC算法实现电路，其特征在于，所述第一加法器用于将所述第一寄存器组和第二寄存器组的输出信号相减后输出。
5.根据权利要求4所述的高稳定性的CORDIC算法实现电路，其特征在于，所述比较器用于将所述第一加法器的输出信号取绝对值后与阈值信号进行比较，当所述第一加法器的输出信号的绝对值小于或等于阈值信号时，所述比较器的输出信号控制所述选择器输出所述第二寄存器组的输出信号作为所述CORDIC算法实现电路的输出信号；当所述第一加法器的输出信号的绝对值大于阈值信号时，所述比较器的输出信号控制所述选择器输出所述第一寄存器组的输出信号作为所述CORDIC算法实现电路的输出信号。
CN201810932029.1A 2018-08-16 2018-08-16 一种高稳定性的cordic算法实现电路 Active CN109032564B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810932029.1A CN109032564B (zh) 2018-08-16 2018-08-16 一种高稳定性的cordic算法实现电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810932029.1A CN109032564B (zh) 2018-08-16 2018-08-16 一种高稳定性的cordic算法实现电路

Publications (2)

Publication Number Publication Date
CN109032564A true CN109032564A (zh) 2018-12-18
CN109032564B CN109032564B (zh) 2022-12-02

Family

ID=64630540

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810932029.1A Active CN109032564B (zh) 2018-08-16 2018-08-16 一种高稳定性的cordic算法实现电路

Country Status (1)

Country Link
CN (1) CN109032564B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112306454A (zh) * 2020-11-13 2021-02-02 深圳市国芯物联科技有限公司 一种实现cordic旋转模式下近似计算的装置和方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4335925A1 (de) * 1993-10-21 1995-04-27 Ant Nachrichtentech Schaltungsanordnung zur Signalverarbeitung nach dem CORDIC-Verfahren
CN101286115A (zh) * 2008-05-13 2008-10-15 北京邮电大学 六自由度机器人运动学cordic算法协处理器
WO2009110560A1 (ja) * 2008-03-06 2009-09-11 日本電気株式会社 Ｃｏｒｄｉｃ演算回路及び方法
CN202043074U (zh) * 2011-04-06 2011-11-16 天津光电通信技术有限公司 可配置数字下变频器
CN102323878A (zh) * 2011-05-31 2012-01-18 电子科技大学 一种用于cordic算法模校正的电路装置及方法
CN102684706A (zh) * 2012-05-16 2012-09-19 山东华芯半导体有限公司 并行搜索的检错纠错方法和电路
CN103955586A (zh) * 2014-05-13 2014-07-30 复旦大学 一种应用于低功耗数字信号处理系统的低开销容错电路
CN105553443A (zh) * 2015-12-10 2016-05-04 贵州省计量测试院 一种强噪声条件下微弱信号提取及数字处理系统

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4335925A1 (de) * 1993-10-21 1995-04-27 Ant Nachrichtentech Schaltungsanordnung zur Signalverarbeitung nach dem CORDIC-Verfahren
WO2009110560A1 (ja) * 2008-03-06 2009-09-11 日本電気株式会社 Ｃｏｒｄｉｃ演算回路及び方法
CN101286115A (zh) * 2008-05-13 2008-10-15 北京邮电大学 六自由度机器人运动学cordic算法协处理器
CN202043074U (zh) * 2011-04-06 2011-11-16 天津光电通信技术有限公司 可配置数字下变频器
CN102323878A (zh) * 2011-05-31 2012-01-18 电子科技大学 一种用于cordic算法模校正的电路装置及方法
CN102684706A (zh) * 2012-05-16 2012-09-19 山东华芯半导体有限公司 并行搜索的检错纠错方法和电路
CN103955586A (zh) * 2014-05-13 2014-07-30 复旦大学 一种应用于低功耗数字信号处理系统的低开销容错电路
CN105553443A (zh) * 2015-12-10 2016-05-04 贵州省计量测试院 一种强噪声条件下微弱信号提取及数字处理系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李庆锋: "CORDIC算法硬件电路实现及改进", 《电子与封装》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112306454A (zh) * 2020-11-13 2021-02-02 深圳市国芯物联科技有限公司 一种实现cordic旋转模式下近似计算的装置和方法
CN112306454B (zh) * 2020-11-13 2024-06-11 深圳市国芯物联科技有限公司 一种实现cordic旋转模式下近似计算的装置和方法

Also Published As

Publication number Publication date
CN109032564B (zh) 2022-12-02

Similar Documents

Publication Publication Date Title
CN107305484B (zh) 一种非线性函数运算装置及方法
US10877733B2 (en) Segment divider, segment division operation method, and electronic device
CN102684709B (zh) 一种译码方法及其译码装置
US10642578B2 (en) Approximating functions
CN111984227B (zh) 一种针对复数平方根的近似计算装置及方法
CN103488459A (zh) 一种基于改进的高基cordic算法的复数乘法运算单元
CN102323878B (zh) 一种用于cordic算法模校正的电路装置及方法
CN109032564A (zh) 一种高稳定性的cordic算法实现电路
CN113138749A (zh) 基于cordic算法的三角函数计算装置及方法
CN111061992A (zh) 一种基于抛物线的函数拟合方法及其装置
US20010025293A1 (en) Divider
US20180203669A1 (en) Digit recurrence division
CN103176948A (zh) 一种低成本的单精度初等函数运算加速器
GB2604525A (en) Rapid-converging ultrahigh-frequency microwave rainfall data discretization method
CN108319447A (zh) 便于硬件实现的开平方算法
US8745118B2 (en) Verifying floating point square root operation results
Bhukya et al. Design and Implementation of CORDIC algorithm using Integrated Adder and Subtractor
TWI444889B (zh) 複數除法器及其相關方法
Li et al. A novel area-efficient fast CORDIC for energy-efficient adaptive exponential integrate and fire neuron design
TWI768430B (zh) 對數計算方法及對數計算電路
US20090094306A1 (en) Cordic rotation angle calculation
CN112306454B (zh) 一种实现cordic旋转模式下近似计算的装置和方法
Hao et al. A VLSI implementation of double precision floating-point logarithmic function
CN115033205B (zh) 一种低延迟高精度定值除法器
KR101753162B1 (ko) 이진수 연산의 선행 제로 비트수 계산방법 및, 그 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant