CN109005009B - 数据包校验错误的处理方法及系统 - Google Patents
数据包校验错误的处理方法及系统 Download PDFInfo
- Publication number
- CN109005009B CN109005009B CN201810817501.7A CN201810817501A CN109005009B CN 109005009 B CN109005009 B CN 109005009B CN 201810817501 A CN201810817501 A CN 201810817501A CN 109005009 B CN109005009 B CN 109005009B
- Authority
- CN
- China
- Prior art keywords
- crc
- data
- frame header
- error
- calculation result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
Abstract
本发明公开了数据包校验错误的处理方法及系统，包括：S1：数据传输时，查找数据包帧头；S2：一旦检测到帧头结束标记，就启动准备工作；S3：记录所接收字节，进行初次CRC校验计算；S4：一旦检测到初次CRC校验计算结果为错误，就将帧头从后向前字节对齐；S5：查找帧头结束字节，当未找到帧头结束字节时，则进行错误信息记录；S6：一旦检测到帧头结束字节，就进行二次CRC校验计算；S7：检测二次CRC校验计算结果通过对错误部位检测、错误数据记录以及错误原因分析实现不仅记录错误事件，而且提交完整的错误数据包的功能；便于通信运维人员分析错误发生的原因，统计错误发生的数量和频次，更加快捷准确了解整个网络的稳定运行情况，保证了网络通信的安全。
Description
技术领域
本发明涉及网络通信技术领域，具体来说，涉及数据包校验错误的处理方法及系统。
背景技术
目前的网络通信过程中，数据在网络中是以数据帧为单位进行传输，为了保证传输正确，帧后面附加了32位的帧校验序列，采用了循环冗余校验，英文缩写为CRC，用来对整帧数据的完整性进行检测。通过对组成帧的所有比特位应用一个多项式，可以得到一个独一无二的CRC值，当接收方收到后，对数据帧进行校验，如果校验正确，则通信成功，可以使用数据。如果校验错误，则由上层协议例如TCP协议或者应用层协议，请求重新发送数据包，直到接收方正确接收为止。这个重发过程是由操作系统的协议栈自动完成的，网络的用户感觉不到的，仍然认为网络正确；因为自动重发机制，网络通信还是很可靠的，至少对于网络用户感觉不到通信错误。但是，在网络通信过程中，难免会受到各种干扰，造成传输错误；
通信错误根据发生时间和数量，通常分成两类：(1)突发错误；(2)持续成片错误；对于突发错误，往往只发生一个或几个数据包错误，影响范围有限，重发机制自动回避了该错误，不容易复现。通信运维部门需要监测，减小影响。对于持续成片错误，影响该信道的大多数数据包，造成很大后果。重发只能恢复部分数据包，而且时延加大，用户体验变差；这是通信运维部门需要重点保障的
针对校验错误的数据包，现有的处理方式为：
(1)直接舍弃，因为自动重发，网络用户没有感觉，不需要处理。
(2)记录错误事件，统计误码率。
采用此类处理方式无论软件采集或硬件采集，都会舍弃掉校验错误的数据，只是记录网络的误码率，运维人员并不能了解何时出现错误以及如何出错。
针对相关技术中的问题，目前尚未提出有效的解决方案。
发明内容
针对相关技术中的上述技术问题，本发明提出数据包校验错误的处理方法。
本发明的技术方案是这样实现的：
一种数据包校验错误的处理方法，包括以下步骤：
S1：数据传输时，查找数据包帧头，实现数据包收发两端的同步；
S2：一旦检测到帧头结束标记，就启动准备工作；
S3：记录所接收字节，进行初次CRC校验计算；
S4：一旦检测到初次CRC校验计算结果为错误，就将帧头从后向前字节对齐；
S5：查找帧头结束字节，当未找到帧头结束字节时，则进行错误信息记录；
S6：一旦检测到帧头结束字节，就进行二次CRC校验计算；
S7：检测二次CRC校验计算结果，当二次CRC校验计算结果错误，则进行错误信息记录；当二次CRC校验计算结果正确，则将数据保存到缓冲区，通知上位机读取数据。
进一步的，通过高速FPGA实现帧头同步和帧头结束检测。
进一步的，步骤S2中，当检测到帧头结束标记时，所述准备工作为并行启动三个任务：读取实时时钟值作为时间戳、启动CRC校验计算、准备记录采集的数据。
进一步的，所述帧头结束标记为帧头中相邻两个高电平的1，1。
进一步的，所述帧头结束字节为10101011B。
进一步的，步骤S3中记录所接受字节方式为，收到一位记录一位，同时，当接收完成后，则结束初次CRC校验计算。
进一步的，步骤S3中，当检测到初次CRC校验计算结果为正确时，则将数据保存到缓冲区，通知上位机读取数据。
进一步的，所述错误信息至少包括错误发生时间、错误长度、错误数据。
一种数据包校验错误的处理系统，包括以下装置：
装置，其用于在数据传输时，查找数据包帧头，实现数据包收发两端的同步；
也用于一旦检测到帧头结束标记，就启动准备工作；
也用于记录所接收字节，进行初次CRC校验计算；
也用于一旦检测到初次CRC校验计算结果为错误，就将帧头从后向前字节对齐；
也用于查找帧头结束字节，当未找到帧头结束字节时，则进行错误信息记录；
也用于一旦检测到帧头结束字节，就进行二次CRC校验计算；
也用于检测二次CRC校验计算结果，当二次CRC校验计算结果错误，则进行错误信息记录；当二次CRC校验计算结果正确，则将数据保存到缓冲区，通知上位机读取数据。
一种高精度数据采集卡上的FPGA芯片，其包括一种数据包校验错误的处理系统，该系统包括以下装置：
装置，其用于在数据传输时，查找数据包帧头，实现数据包收发两端的同步；
也用于一旦检测到帧头结束标记，就启动准备工作；
也用于记录所接收字节，进行初次CRC校验计算；
也用于一旦检测到初次CRC校验计算结果为错误，就将帧头从后向前字节对齐；
也用于查找帧头结束字节，当未找到帧头结束字节时，则进行错误信息记录；
也用于一旦检测到帧头结束字节，就进行二次CRC校验计算；
也用于检测二次CRC校验计算结果，当二次CRC校验计算结果错误，则进行错误信息记录；当二次CRC校验计算结果正确，则将数据保存到缓冲区，通知上位机读取数据。
本发明的有益效果：通过对错误部位检测、错误数据记录以及错误原因分析实现不仅记录错误事件，而且提交完整的错误数据包的功能；便于通信运维人员分析错误发生的原因，统计错误发生的数量和频次，为评估通信质量提供了数据量，更加快捷准确了解和掌握整个网络的稳定运行情况，保证了网络通信的安全。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是根据本发明数据包校验错误的处理方法及系统中帧结构示意图；
图2是现有数据包校验错误的处理方法流程图；
图3是根据本发明数据包校验错误的处理方法及系统流程图；
图4是根据本发明数据包校验错误的处理方法及系统中第一种错误示意图；
图5是根据本发明数据包校验错误的处理方法及系统中第二种错误示意图；
图6是根据本发明数据包校验错误的处理方法及系统中第三种错误示意图；
图7是根据本发明数据包校验错误的处理方法及系统中第四种错误示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。
如图1-7所示，根据本发明实施例的一种数据包校验错误的处理方法，包括以下步骤：
S1：数据传输时，查找数据包帧头，实现数据包收发两端的同步；
S2：一旦检测到帧头结束标记，就启动准备工作；
S3：记录所接收字节，进行初次CRC校验计算；
S4：一旦检测到初次CRC校验计算结果为错误，就将帧头从后向前字节对齐；
S5：查找帧头结束字节，当未找到帧头结束字节时，则进行错误信息记录；
S6：一旦检测到帧头结束字节，就进行二次CRC校验计算；
S7：检测二次CRC校验计算结果，当二次CRC校验计算结果错误，则进行错误信息记录；当二次CRC校验计算结果正确，则将数据保存到缓冲区，通知上位机读取数据。
本实施例中，通过高速FPGA实现帧头同步和帧头结束检测。
本实施例中，步骤S2中，当检测到帧头结束标记时，所述准备工作为并行启动三个任务：读取实时时钟值作为时间戳、启动CRC校验计算、准备记录采集的数据。
本实施例中，所述帧头结束标记为帧头中相邻两个高电平的1，1。
本实施例中，所述帧头结束字节为10101011B。
本实施例中，步骤S3中记录所接受字节方式为，收到一位记录一位，同时，当接收完成后，则结束初次CRC校验计算。
本实施例中，步骤S3中，当检测到初次CRC校验计算结果为正确时，则将数据保存到缓冲区，通知上位机读取数据。
本实施例中，所述错误信息至少包括错误发生时间、错误长度、错误数据。
一种数据包校验错误的处理系统，包括以下装置：
装置，其用于在数据传输时，查找数据包帧头，实现数据包收发两端的同步；
也用于一旦检测到帧头结束标记，就启动准备工作；
也用于记录所接收字节，进行初次CRC校验计算；
也用于一旦检测到初次CRC校验计算结果为错误，就将帧头从后向前字节对齐；
也用于查找帧头结束字节，当未找到帧头结束字节时，则进行错误信息记录；
也用于一旦检测到帧头结束字节，就进行二次CRC校验计算；
也用于检测二次CRC校验计算结果，当二次CRC校验计算结果错误，则进行错误信息记录；当二次CRC校验计算结果正确，则将数据保存到缓冲区，通知上位机读取数据。
一种高精度数据采集卡上的FPGA芯片，其包括一种数据包校验错误的处理系统，该系统包括以下装置：
装置，其用于在数据传输时，查找数据包帧头，实现数据包收发两端的同步；
也用于一旦检测到帧头结束标记，就启动准备工作；
也用于记录所接收字节，进行初次CRC校验计算；
也用于一旦检测到初次CRC校验计算结果为错误，就将帧头从后向前字节对齐；
也用于查找帧头结束字节，当未找到帧头结束字节时，则进行错误信息记录；
也用于一旦检测到帧头结束字节，就进行二次CRC校验计算；
也用于检测二次CRC校验计算结果，当二次CRC校验计算结果错误，则进行错误信息记录；当二次CRC校验计算结果正确，则将数据保存到缓冲区，通知上位机读取数据。
具体的，在网络中是以数据帧为单位进行传输，帧结构如下表1所示，
表1网络数据包帧结构
| 64位 | 48位 | 48位 | 16位 | 48-1500字节 | 32位 |
| 帧头 | 目的地址 | 源地址 | 长度/类型 | 数据 | 帧校验序列 |
为了保证传输正确，帧后面附加了32位的帧校验序列，采用了循环冗余校验，英文缩写为CRC，用来对整帧数据的完整性进行检测。通过对组成帧的所有比特位应用一个多项式，可以得到一个独一无二的CRC值。
在网络传输中，数据帧之间是有间隔的，网络接口芯片PHY能够识别出来，即能够识别数据包的结束，数据包的开始则是由帧头决定的。帧头长度64比特位合8个字节，是为了帮助网络接口在实际内容到来之前同步数据流。前7个字节56比特位由交替的0和1组成，第8字节的前6位仍然是交替的0和1，末尾两位是连续的“1，1”，提醒接口帧头已经结束，随后传来的将是帧的内容；
当帧头出现干扰时，第1～7字节在交替的0和1中，“1错成0”关系不大(允许后面接着同步)，“0错成1”就会误成为帧头结束的“1，1”，就会启动后续的操作，造成数据包长度错误。
当第8字节末尾的“1，1”错成“1，0”、“0，1”或“0，0”时，就识别不到帧头了，只能从后续的内容中查找，也许碰巧能找到，也许找不到，从而造成数据包长度变短；
具体的可以分为以下四种错误，如表2所示，
表2数据包干扰和错误情况表
通过本发明实施例的一种数据包校验错误的处理方法，
针对第一种错误，如图4所示，因为有7个字节56比特同步，出现个别错误影响不太大，本发明方法通过步骤S1：数据传输时，查找数据包帧头，实现数据包收发两端的同步；实现数据包收发两端的同步，有效忽略避免了第一种错误；
针对第二种错误，如图5所示，此时采集卡认为帧头结束，打上时间戳，开始记录收到的每一比特位，启动CRC校验计算，直到数据帧结束，然后才发现校验错误；本发明方法通过步骤S4：一旦检测到初次CRC校验计算结果为错误，就将帧头从后向前字节对齐；和S5：查找帧头结束字节，从后往前先字节对齐，然后查找真正的帧头结束字节“10101011”，如果找到，则二次CRC校验，这样可能就正确了，干扰仅仅发生在前面，直接上报正确的数据即可；
针对第三种错误，如图6所示，此时采集卡继续查找帧头结束，通过本发明方法如果采集的比特位超过了64位，则终止帧头查找，打上时间戳，开始记录数据，启动CRC校验，直到数据帧结束；从后往前字节对齐后，记录错误信息并上报；
针对第四种错误，如图7所示，通过本发明方法采集卡能够找到帧头，打上时间戳，记录数据了，初次CRC校验肯定不正确，记录错误信息并上报。
上述检测到校验错误后，必需要记录与错误相关的信息，具体的错误数据记录：
1、错误发生时间：直接取时间戳，但是第二种错误情况时间戳偏早，第3种错误情况时间戳偏晚，不会超过5个字节的传输时间；第4种错误情况时间是最精确的；
2、错误长度：取修正以后的字节长度；因为采集卡是按照比特位进行采集检验的，需要字节对齐，进行修正；第2种错误情况错误长度有可能比正确长度值偏大，多数能够人工修改回来；第3种错误情况错误长度偏小，难以修正；第4种错误情况长度是最精确的；
3、错误数据：记录字节对齐修正后的数，不包括32位的CRC校验。
通过本发明方法错误原因分析提供可靠精确的辅助数据：
首先统计错误数据包发生的数量，包括单位时间的数量和总数量。例如：每日平均发生数量，或最近一周发生的总数量等。
统计发生的频次及间隔。例如：平均每日发生多少次，相邻两次错误之间的间隔。
这两个统计值对于突发错误很有益处。
其次统计，不同路径的数据包之间关系，从而确定错误的分布情况。
再次，是综合分析其他节点上报的错误数据；实际工作中，通过在全网络各个重要节点进行部署，发生错误的往往只是其中某一段；综合分析上报的错误数据，就能了解错误发生的空间分布和时间分布；通信运维值班人员就可以根据这些数据，分析错误发生原因，根据预案进行相应的通信错误解决；从而了解和掌握整个网络的稳定运行情况，保证了网络通信的安全。
由此可见，借助于本发明的上述技术方案，通过对错误部位检测、错误数据记录以及错误原因分析实现不仅记录错误事件，而且提交完整的错误数据包的功能；便于通信运维人员分析错误发生的原因，统计错误发生的数量和频次，为评估通信质量提供了数据量，更加快捷准确了解和掌握整个网络的稳定运行情况，保证了网络通信的安全。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种数据包校验错误的处理方法，其特征在于，包括以下步骤：
S1：数据传输时，查找数据包帧头，实现数据包收发两端的同步；
S2：一旦检测到帧头结束标记，就启动准备工作，并通过高速FPGA实现帧头同步和帧头结束检测，其中，所述准备工作为并行启动的三个任务：读取实时时钟值作为时间戳、启动CRC校验计算、准备记录采集的数据；
S3：记录所接收字节，进行初次CRC校验计算；
S4：一旦检测到初次CRC校验计算结果为错误，就将帧头从后向前字节对齐；
S5：查找帧头结束字节，当未找到帧头结束字节时，则进行错误信息记录；
S6：一旦检测到帧头结束字节，就进行二次CRC校验计算；
S7：检测二次CRC校验计算结果，当二次CRC校验计算结果错误，则进行错误信息记录；当二次CRC校验计算结果正确，则将数据保存到缓冲区，通知上位机读取数据。
2.根据权利要求1所述的数据包校验错误的处理方法，其特征在于，所述帧头结束标记为帧头中相邻两个高电平的1，1。
3.根据权利要求2所述的数据包校验错误的处理方法，其特征在于，所述帧头结束字节为10101011B。
4.根据权利要求1所述的数据包校验错误的处理方法，其特征在于，步骤S3中记录所接受字节方式为，收到一位记录一位，同时，当接收完成后，则结束初次CRC校验计算。
5.根据权利要求4所述的数据包校验错误的处理方法，其特征在于，步骤S3中，当检测到初次CRC校验计算结果为正确时，则将数据保存到缓冲区，通知上位机读取数据。
6.根据权利要求1所述的数据包校验错误的处理方法，其特征在于，所述错误信息至少包括错误发生时间、错误长度、错误数据。
7.一种数据包校验错误的处理系统，其特征在于，包括以下装置：
装置，其用于在数据传输时，查找数据包帧头，实现数据包收发两端的同步；
也用于一旦检测到帧头结束标记，就启动准备工作，并通过高速FPGA实现帧头同步和帧头结束检测，其中，所述准备工作为并行启动的三个任务：读取实时时钟值作为时间戳、启动CRC校验计算、准备记录采集的数据；
也用于记录所接收字节，进行初次CRC校验计算；
也用于一旦检测到初次CRC校验计算结果为错误，就将帧头从后向前字节对齐；
也用于查找帧头结束字节，当未找到帧头结束字节时，则进行错误信息记录；
也用于一旦检测到帧头结束字节，就进行二次CRC校验计算；
也用于检测二次CRC校验计算结果，当二次CRC校验计算结果错误，则进行错误信息记录；当二次CRC校验计算结果正确，则将数据保存到缓冲区，通知上位机读取数据。
8.一种高精度数据采集卡上的FPGA芯片，其特征在于，其包括一种数据包校验错误的处理系统，该系统包括以下装置：
装置，其用于在数据传输时，查找数据包帧头，实现数据包收发两端的同步；
也用于一旦检测到帧头结束标记，就启动准备工作，并通过高速FPGA实现帧头同步和帧头结束检测，其中，所述准备工作为并行启动的三个任务：读取实时时钟值作为时间戳、启动CRC校验计算、准备记录采集的数据；
也用于记录所接收字节，进行初次CRC校验计算；
也用于一旦检测到初次CRC校验计算结果为错误，就将帧头从后向前字节对齐；
也用于查找帧头结束字节，当未找到帧头结束字节时，则进行错误信息记录；
也用于一旦检测到帧头结束字节，就进行二次CRC校验计算；
也用于检测二次CRC校验计算结果，当二次CRC校验计算结果错误，则进行错误信息记录；当二次CRC校验计算结果正确，则将数据保存到缓冲区，通知上位机读取数据。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810817501.7A CN109005009B (zh) | 2018-07-24 | 2018-07-24 | 数据包校验错误的处理方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810817501.7A CN109005009B (zh) | 2018-07-24 | 2018-07-24 | 数据包校验错误的处理方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109005009A CN109005009A (zh) | 2018-12-14 |
| CN109005009B true CN109005009B (zh) | 2021-03-09 |
Family
ID=64597592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810817501.7A Active CN109005009B (zh) | 2018-07-24 | 2018-07-24 | 数据包校验错误的处理方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109005009B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114363390B (zh) * | 2022-01-21 | 2023-09-12 | 西安羚控电子科技有限公司 | 一种无人机地面指控系统及指控方法 |
| CN117336395B (zh) * | 2023-12-01 | 2024-03-12 | 杭州乾景科技有限公司 | 一种井下通讯数据处理方法、装置及电子设备 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1571284A (zh) * | 2003-07-14 | 2005-01-26 | 北京大学 | 一种用于纠正数据帧中错误比特的快速循环crc校验方法 |
| CN101072360A (zh) * | 2007-06-22 | 2007-11-14 | 中兴通讯股份有限公司 | 一种提高移动多媒体广播终端接收性能的方法 |
| CN101102171A (zh) * | 2007-06-21 | 2008-01-09 | 中兴通讯股份有限公司 | 一种移动多媒体终端的数据处理方法 |
| CN102356632A (zh) * | 2009-03-15 | 2012-02-15 | Lg电子株式会社 | 发送/接收系统和广播信号处理方法 |
| CN204633784U (zh) * | 2014-12-03 | 2015-09-09 | 中电博瑞技术（北京）有限公司 | 一种数据传输装置 |
| CN105553615A (zh) * | 2015-12-15 | 2016-05-04 | 西北工业大学 | 基于fpga的流水线型多用户数据流接收装置及方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9887806B2 (en) * | 2015-07-10 | 2018-02-06 | Cisco Technology, Inc. | Minimum latency link layer metaframing and error correction |
-
2018
- 2018-07-24 CN CN201810817501.7A patent/CN109005009B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1571284A (zh) * | 2003-07-14 | 2005-01-26 | 北京大学 | 一种用于纠正数据帧中错误比特的快速循环crc校验方法 |
| CN101102171A (zh) * | 2007-06-21 | 2008-01-09 | 中兴通讯股份有限公司 | 一种移动多媒体终端的数据处理方法 |
| CN101072360A (zh) * | 2007-06-22 | 2007-11-14 | 中兴通讯股份有限公司 | 一种提高移动多媒体广播终端接收性能的方法 |
| CN102356632A (zh) * | 2009-03-15 | 2012-02-15 | Lg电子株式会社 | 发送/接收系统和广播信号处理方法 |
| CN204633784U (zh) * | 2014-12-03 | 2015-09-09 | 中电博瑞技术（北京）有限公司 | 一种数据传输装置 |
| CN105553615A (zh) * | 2015-12-15 | 2016-05-04 | 西北工业大学 | 基于fpga的流水线型多用户数据流接收装置及方法 |
Non-Patent Citations (1)
| Title |
|---|
| 基于FPGA的无线传感器网络SoC设计与验证;张笑;《中国优秀硕士学位论文全文数据库 信息科技辑》;20160415(第4期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109005009A (zh) | 2018-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6717917B1 (en) | Method of determining real-time data latency and apparatus therefor | |
| US20200412469A1 (en) | Method, device and apparatus for determining time information | |
| CN109005009B (zh) | 数据包校验错误的处理方法及系统 | |
| US9167058B2 (en) | Timestamp correction in a multi-lane communication link with skew | |
| EP2654310A1 (en) | Lossy link detection method, apparatus, node and system | |
| US8203958B2 (en) | Frame counter correction apparatus, opposing apparatus, and frame counter correction method | |
| CN109656574B (zh) | 交易时延度量方法、装置、计算机设备及存储介质 | |
| US4920537A (en) | Method and apparatus for non-intrusive bit error rate testing | |
| WO2021057756A1 (zh) | 延时测量方法、系统和存储介质 | |
| CN111245675B (zh) | 一种网络延时和丢数据包检测方法及系统 | |
| CN112865901B (zh) | 一种基于fpga纳秒时间戳的高速数据包采集系统及方法 | |
| CN109347598A (zh) | 校验码处理方法、电子设备及存储接介质 | |
| CN107896156A (zh) | web前端异常的监控方法、监控服务器及监控系统 | |
| WO2020133897A1 (zh) | 运营维护管理信息处理方法和装置 | |
| CN106789430A (zh) | 一种点到点链路故障检测方法 | |
| US7139824B2 (en) | Method and system for isolating and simulating dropped packets in a computer network | |
| WO2017152880A1 (zh) | 移动网络的性能测试方法、移动终端、服务器及测试系统 | |
| JP4966779B2 (ja) | ネットワーク遅延計測方法及び通信システム | |
| CA2529599A1 (en) | Method and apparatus for providing tandem connection, performance monitoring, and protection architectures over ethernet protocols | |
| CN106657997A (zh) | 一种机顶盒网口性能测试方法 | |
| JP4683359B2 (ja) | パケット通信システム | |
| CN113014346A (zh) | 服务器时间偏差监测方法、装置、计算机设备和存储介质 | |
| WO2015169049A1 (zh) | 一种微波传输的容错性方法和装置、计算机可读存储介质 | |
| US11581907B2 (en) | System and method for reception of wireless local area network packets with bit errors | |
| WO2022204875A1 (zh) | 测量方法及网络设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB03 | Change of inventor or designer information |
Inventor after: Song Jun Inventor after: Li Hong Inventor after: Zhang Zongpeng Inventor after: Shi Yuchen Inventor before: Song Jun Inventor before: Zhang Zongpeng Inventor before: Shi Yuchen |
|
| CB03 | Change of inventor or designer information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |