CN1571284A - 一种用于纠正数据帧中错误比特的快速循环crc校验方法 - Google Patents

Abstract

本发明公开了一种用于纠正数据帧中错误比特的快速循环CRC校验方法，涉及通信及计算机数据传输技术领域。采用技术方案为：一种快速纠正数据帧传输系统中错误比特的方法，其特征在于：在接收机内设置存贮器与计数器，通过若干个比较器与若干个加法器连接为数据帧校验系统，校验系统中设置有CRC校验模块，CRC校验模块包括CRC长除校验法与模二加校验法，其中CRC长除校验法只需采用一次，其后的校验法均采用模二加校验法，通过CRC校验模块对接收的数据帧执行判断、确认数据帧错误比特发生的位置、进行纠正并发出正确数据帧。本发明可有效缩短原有技术中的校验延时，从而达到减小误帧率，节约频带资源的目的。

Description

一种用于纠正数据帧中错误比特的快速循环CRC校验方法

技术领域

本发明涉及通信及计算机数据传输技术领域，具体讲是一种快速循环CRC帧校验方法。利用此方法可以快速纠正数据帧传输系统中的错误比特。

背景技术

在通信与计算机领域数据一般是以“0”“1”组成的数据帧为单位进行传输与存储的，而传输通道一般来讲是带有损伤的。为检验接收数据的正确性，目前的方法是在发射数据帧中加入正确性校验信息，这种方法称为余数校验方法(CyclicRedundancy Check)，简称CRC校验法。CRC校验的基本方法是在发射端将待发数据序列N(x)除以某一特定数据序列G(x)，得到余数R(x)。发射端将N(x)与余数R(x)共同发送，这样N(x)可以被G(x)整除。设接收序列为N′(x)。在接收端将N′(x)除以G(x)，若能够被G(x)整除，则可认为接收序列正确，反之接收帧中存在错误比特。出错的帧必须由发送端重新传输。在通信系统中重传将浪费频道资源，降低系统传输效率，同时带来接收数据时延。尽管如此，由于现有接收方法无法得知错误数据帧中错误比特的位置，所以无法纠正错误比特，只能使用数据帧重传来获得正确帧。

为克服上述问题，本发明的发明人曾经申请过两项专利，其中一项申请号为01118154.0，名称“分组校验数据传输法”；另一项申请号为02131244.3，名称“利用软判决信息及循环校验降低误帧率的数据传输方法”，以上申请提出了在不重传数据帧的条件下得到正确接收帧的两种方法，使系统的误帧率大大降低。但在这两种方法中都需要对于接收帧进行反复循环的CRC校验用以寻找错误比特，这里称之为循环CRC。另外，近期的研究表明在turbo码的解码过程中若使用循环CRC也可大大提高系统性能。所以在接收机中使用循环CRC已成为通信系统降低误帧率的重要方法之一。但由于现有的CRC检验的方法(其步骤如图3所示)是使用长除法，循环CRC校验就意味着对于接收帧进行反复多次的长除运算，花费的运算时间过长，造成大量的运算延时，使循环CRC校验的方法无法实际应用。

发明内容

本发明的目的是提供一种能够缩短循环CRC校验运算延时的简单方法，使这些利用循环CRC校验降低系统误帧率的方法能够在实际系统中应用。

为实现上述目的，本发明采用以下技术方案：一种快速纠正数据帧传输系统中错误比特的方法，其特征在于：在接收机内设置存贮器与计数器，所述存贮器与计数器通过若干个比较器与若干个加法器连接为数据帧校验系统；所述校验系统中还设置有CRC校验模块，所述CRC校验模块包括CRC长除校验程序与模二加校验程序，其中第一次校验采用CRC长除校验法，其后的校验均采用模二加校验法；通过所述CRC校验模块对接收的数据帧执行判断、确认数据帧错误比特发生的位置、进行纠正并发出正确数据帧。

所述存贮器设为4个，其中3个为暂存器(1、2、3)，用于放置运行的中间结果；其中1个为永久存贮器(4)，其内设有常驻数据块；所述计数器设置于接收机内，每进行一次CRC校验模块循环校验，计数器值加1，若计数器已达到某预先设定值而CRC校验仍未通过，其输出错误帧。

所述CRC校验模块的具体校验步骤为：

1)接收新帧，所述新帧为长度为N的二进制序列，将其接收序列存贮于所述暂存器(1)中；

2)进行CRC长除法校验，若余数为零则确定数据帧正确，通过控制开关K1将所述暂存器(1)中的接收数据输出；若余数不为零，确认数据帧错误，设P(x)为余数序列，将P(x)记录于所述暂存器(2)中；

3)通过系统设置的操作单元，其操作位内数据帧中可疑比特置1，其余比特为0，得到长度为N的校正序列，将其存贮于所述暂存器(3)中；

4)所述常驻数据块内设的数据为e(x)，所述e(x)为不随传输数据帧变化而变化的常数，通过组表形式列出；当步骤3)所述校正序列的每一位的结果与e(x)对应值相乘并将其结果进行模二加得到误差值T(x)，T(x)与暂存器(2)中的余数P(x)值进行比较，若P(x)与T(x)两值相等时，则执行步骤5)；若P(x)与T(x)两值不等时，确认是否已达到最初设定的校验次数，如否则返回步骤3)，进行再次循环比较；如是则错误帧输出，同时给发送端发送重传信号；

5)将暂存器(1)中的接收序列与暂存器(3)中的校正序列模二加，得到的结果即为正确接收序列并输出。

所述步骤3)的操作单元，采用系统设置的软判决信息序列作为此单元的辅助信息，所述软判决信息序列中设有门限值，当软判决信息的幅度小于此门限值时将此比特定为可疑比特并将其置1，其余比特均为零。

所述步骤5)的模二加，是将校正序列与接收的序列进行模二加，所得结果为正确序列(即发射序列)。

本发明的理论依据及工作原理如下：

CRC校验的全称是循环冗余位校验(Cyclical Redundancy Check)，它是一种效率极强的错误检测算法。

在现有技术中，发送端由一个完整的CRC计算是由信息段多项式M(x)+检验码R(x)＝传输多项式N(x)组成，其中：

信息段多项式M(x)，即信息段本身。如信息为“10111”，则表示为多项式

M(x)＝x⁴+x²+x+1。

生成多项式G(x)为长除算法的除数多项式，为系统确定的参数，通常采用国际标准多项式。系统的发端和收端均采用同一选定的多项式作为长除运算的除数，用以检查接收数据帧的正确性。

传输多项式N(x)为系统传输的二进制序列所构成的多项式，它包含信息序列M(x)及CRC校验部分。N(x)由以下步骤产生：首先将M(x)左移r位，这里r的取值等于G(x)的最高幂次，于是得到多项式C(x)＝x′M(x)。将C(x)模二除G(x)，得到的商为Q(x)，余数为R(x)，即

$\frac{C\left(x\right)}{G\left(x\right)}=\frac{2^{n}M\left(x\right)}{G\left(x\right)}=Q\left(x\right)+\frac{R\left(x\right)}{G\left(x\right)}$ (公式1)

在系统中传输端按照N(x)＝R(x)C(x)的操作得到传输序列N(x)。检验码多项式R(x)：公式1除法的余数即为检验码多项式。

                            传输多项式N(x)

接收端设接收序列为N′(x)，若接收序列无误则N′(x)＝N(x)，此时接收序列除以G(x)的结果为：

$\frac{N\left(x\right)}{G\left(x\right)}=\frac{C\left(x\right)\⊕R\left(x\right)}{G\left(x\right)}=Q\left(x\right)+\frac{R\left(x\right)}{G\left(x\right)}\⊕\frac{R\left(x\right)}{G\left(x\right)}=Q\left(x\right)$ (公式2)

这是因为任何二进制数与它自己模2加得到的结果都是0，即R(x)R(x)＝0，所以N(x)除以G(x)的余数为零。在CRC校验时若N′(x)＝N(x)，则公式2的余数为零。

若接收数据帧N′(x)≠N(x)，则N′(x)除以G(x)的余数不为零。也就是说CRC校验只需检验N′(x)能否被G(x)模二整除即可。若能够整除，则证明接收数据无误，否则接收数据中存在错误比特。

在本发明中，设接收帧N′(x)没有通过CRC校验，则N′(x)中至少有一个错误比特存在。因此N′(x)除以G(x)的结果存在余数P(x)：

$\frac{N^{\′}\left(x\right)}{G\left(x\right)}=Q\left(x\right)+\frac{P\left(x\right)}{G\left(x\right)}$ (公式3)

设N′(x)只有一个错误比特且此比特发生在传输数据的第k个比特的位置，则接收数据与发送数据的误差多项式可写为

S(x)＝N(x)N′(x)＝x^k。           (公式4)

将S(x)除以G(x)并使用公式2的结果，得到

$\frac{S\left(x\right)}{G\left(x\right)}=\frac{N\left(x\right)}{G\left(x\right)}\⊕\frac{N^{\′}\left(x\right)}{G\left(x\right)}=2Q\left(x\right)+\frac{P\left(x\right)}{G\left(x\right)}$

(公式5)

由上式可见，公式3与公式5的余数是相等的，也就是说接收序列N′(x)的余数就是误差多项式S(x)的余数，均为P(x)。由此可以给出寻找错误比特位置快速算法：首先求出所有S(k)＝x^k，k＝0，1，…n-1除以G(x)时所对应的余数序列e(x)，得到下表并作为常数存储在接收端存储单元中

      表1.错误比特位置与除法余数

比特k位置	余数值e(x)
		k＝0	e(x)＝000000000001
k＝1	e(x)＝000000000010
		k＝2	e(x)＝000000000100
…	…
		k＝100	e(x)＝101000100000
k＝101	e(x)＝110001001111
		…	…
k＝1000	e(x)＝110010110011

当N′(x)除以G(x)的余数P(x)不为零时，则下一步是确定最可能出错的比特的位置。若接收序列中只存在一比特错误，则公式5的余数为P(x)，此时存储单元内必有一个数据等于P(x)，找到此数据就等于找到了k值，进而对此比特进行0/1变换即可得到正确接收帧。若接收序列中错误比特数多于一个，则将多个可能出错比特所对应的e(x)之值模二加得到T(x)，然后验证T(x)是否等于P(x)。若相等则这些比特为出错比特，将对应的比特进行0/1变换即可得到正确帧。

在此专利给出的循环CRC校验中，对于某一帧除了第一次需要使用长除法CRC校验用以得到P(x)外，相继的循环CRC校验使用的方法是查表并与余数P(x)相比较的方法。而以往的循环CRC校验方法则是每次CRC校验都要使用长除法，运行时间长，所以本专利的方法大大降低了循环CRC校验的运算延时。

本发明采取上述技术方案，具有以下优点：

本发明缩短了多次CRC校验所需时间。以长度为1000比特的数据帧为例，若生成多项式G(x)的最高次幂r＝12，则一次CRC长除校验需要500次12位的模二加。若需要检验的比特数为6，则需要对这6比特的各种组合(最多的情况有2⁶＝64种)进行校验，需要的模二加次数为64×500＝32000次。若使用本专利的方法，则需要进行12位模二加的总数目为 $\underset{i=1}{\overset{6}{\mathrm{\Σ}}}i{C}_6^i=192$ 次，加上第一次长除CRC校验的500次，共有692次12位的模二加，比原有的CRC长除法的运算次数及运算延时小得多。

表2给出对于需要检验比特数为2-10的情况下原有循环CRC方法与本专利提出的方法所需的模二加次数的比较。可见本发明给出的算法所需模二加次数比原有方法少得多，这样大大降低了运算延时。

    表2：本发明快速循环CRC校验方法与原有算法模二加次数的比较

需检验的比特数	原有方法所需模二加次数	本发明所需模二加次数
			2	2000	504
3	4000	512
			4	8000	532
5	16000	580
			6	32000	692
7	64000	948
			8	128000	1524
9	256000	2804
			10	512000	5620

若传输帧长度n＝1000比特，对于G(x)的最高阶为12及16的校验多项式(一般国际标准所使用的多项式)，则模二加序列的长度为12或16比特。此时需要存储1000个e(x)值。存储单元的大小为12×1000＝12000比特＝1.5Kbyte或16×1000＝2Kbyte。这一量级的存储单元大小在一般的接收机中都是可以接受的。

附图说明

图1为本发明硬件实施结构示意图

图2为本发明方法步骤流程图

图3为原有技术方法步骤流程图

图4为本发明提供的方法与原有校验方法所需模二加次数对比图

具体实施方式

如图1、图2、图4所示，本发明设有一个输入数据接口，在三种情况下终止校验：

1.直接输出正确帧终止，当接收的数据帧第一次进行CRC校验即可通过的情况。此时输出正确帧，并返回接收下一帧。

2.输出错误信息终止，当接收帧已达到系统预先设定的最大CRC校验次数仍不能获得正确帧的情况。此时返回错误帧信息，可以要求发射端重传。

3.校正输出正确帧终止，当接收帧找到错误比特位置并加以纠正而得到正确帧的情况。此时输出正确接收帧，并返回接收下一帧。

接收数据帧执行判断、纠错并发送正确帧的具体步骤如图1、图2所示：

第一步：模块A：设立内存中常驻数组e(x)，常驻于接收端存储单元-即永久存贮器4中；e(x)值为S(x)＝x^k，k＝0，…n-1除以G(X)所得的余数，通过组表形式列出。

第二步：模块①：发送端发出新帧N(x)，接收端模块①接收新帧N′(x)，将接收新帧放入暂存器1中；

第三步：模块②使用长除法进行CRC校验，得到余数P(x)；若P(x)＝0，则此帧通过CRC校验，输出正确帧，回到第二步；若P(x)不为零，则此帧没有通过CRC校验；

第四步：模块B将模块②出现的错误帧及长除后不为零的余数P(x)存储记录于暂存器2中；改进了原有的CRC校验中长除的余数除了表示对错之外，实际余数值不记录，经过循环反复的长除，以寻找错误比特的位置进行校正的方法。

第五步：模块④对于没有通过CRC校验的帧寻找可能出错的比特。

第六步：模块C：将这些可能出错的(即需要检验的)比特所对应的e(x)之值模二加，得到T(x)，检验T(x)是否等于P(x)？若相等则确认这些比特为出错比特，将这些出错比特进行0/1变换，即可得到正确帧。

第七步：模块⑦：若T(x)不等于P(x)则表明这些比特不是所要寻找的错误比特。此时检验循环CRC校验次数是否达到所允许的最大校验次数。若没有达到则返回模块④。

第八步：模块⑧：若已经达到所允许的最大校验次数而仍不能得到T(x)＝P(x)则此帧仍有错误比特存在，此时输出错误帧。

由于表2已给出了原有的循环CRC长除法与本发明给出的CRC校验算法所需的模二加的次数，图3为表2的图形表示，图中纵轴是以指数为单位的。由图3和表2可知本发明给出的算法所需模二加数目比原算法大大减少，这样也就降低了循环CRC的运算延时。

以下通过具体数据对本发明的快速校验算法进一步说明：

在传输端，设原始数据为

M(x)＝0010110000101001(共16比特)

生成多项式为G(x)＝11001(最高阶为r＝4)

按照CRC的做法，可得(R(x)＝x⁴M(x)/G(x))

R(x)＝0010(共4比特)

所以传输的信息加校验位为

N(x)＝00101100001010010010(共20比特)

                 传输多项式N(x)

若对此数据进行CRC校验，即N(x)除以G(x)所得余数为零。

在接收端，接收数据产生错误时，例如第7个比特发生错误，则接收数据为

N′(x)＝00101101001010010010

将接收数据进行CRC校验，则得到的余数为

P(x)＝0011

在系统中由于此帧的P(x)不为零，意味着此帧出错。下面给出实施例说明如何使用本专利提出的快速CRC校验修正错误比特得到正确接收帧的。假设本系统的最大校验次数为10次。

使用本发明的方法可以达到快速纠正接收帧中错误比特的目的。按照图1的步骤，接收端所进行的操作如下：

模块A.首先在接收机存储器中记录各个比特除以生成多项式G(x)所得的余数e(x)。此数据常驻于接收机内存中，不随接收数据而变，具体数据见表3。

模块1：接收新帧N′(x)＝00101101001010010010

模块2：进行CRC校验，得到余数P(x)＝0011，确认为出错帧

模块B：记录余数P(x)＝0011

模块4：确定可能出错的比特，例如假设第2，7，9比特为可能出错的比特。从第2比特开始检验是否此比特出错。

模块C：从上表中得到第2比特所对应的余数e(x)＝0100，与余数P(x)不等。

模块7：验证次数尚未达到最大校验次数10次，返回到模块4

模块4：选择第7比特作为可能出错的比特

模块C：从上表中得到第7比特所对应的余数e(x)＝0011，与余数P(x)相等，因此确定第7比特为实际出错比特。

模块6：将第7比特进行0/1变换，即可得正确接收帧。

系统返回模块1接收新帧。

      表2  常驻于接收端内存数据

比特位置	除法余数e(x)
		0	1    0    0    1
1	1    0    0    0
		2	0    1    0    0
3	0    0    1    0
		4	0    0    0    1
5	1    1    0    0
		6	0    1    1    0
7	0    0    1    1
		8	1    1    0    1
9	1    0    1    0
		…
18
		19

Claims (7)

1.一种用于纠正数据帧中错误比特的快速循环CRC校验方法，其特征在于：在接收机内设置存贮器与计数器，所述存贮器与计数器通过若干个比较器与若干个加法器连接为数据帧校验系统，所述校验系统中还设置有CRC校验模块，所述CRC校验模块包括CRC长除校验程序与模二加校验程序，其中第一次校验采用CRC长除校验法，其后的校验均采用模二加校验法；通过所述CRC校验模块对接收的数据帧执行判断、确认数据帧错误比特发生的位置、进行纠正并发出正确数据帧。

2.根据权利要求1所述纠正数据帧中错误比特的快速循环CRC校验方法，其特征在于：所述存贮器设为4个，其中3个为暂存器(1、2、3)，用于放置运行的中间结果；其中1个为永久存贮器(4)，其内设有常驻数据块；所述计数器设置于接收机内，每进行一次CRC校验模块循环校验，计数器值加1，若计数器已达到某预先设定值而CRC校验仍未通过，其输出错误帧。

3.根据权利要求1或2所述纠正数据帧中错误比特的快速循环CRC校验方法，其特征在于：所述CRC校验模块的具体校验步骤为：

1)接收新帧，所述新帧为长度为N的二进制序列，将其接收序列存贮于所述暂存器(1)中；

2)进行CRC长除法校验，若余数为零则确定数据帧正确，通过控制开关K1将所述暂存器(1)中的接收数据输出；若余数不为零，确认数据帧错误，设P(x)为余数序列，将P(x)记录于所述暂存器(2)中；

3)通过系统设置的操作单元，其操作位内数据帧中可疑比特置1，其余比特为0，得到长度为N的校正序列，将其存贮于所述暂存器(3)中；

4)所述常驻数据块内设的数据为e(x)，所述e(x)为不随传输数据帧变化而变化的常数，通过组表形式列出；当步骤3)所述校正序列的每一位的结果与e(x)对应值相乘并将其结果进行模二加得到误差值T(x)，T(x)与暂存器(2)中的余数P(x)值进行比较，若P(x)与T(x)两值相等时，执行步骤5)；若P(x)与T(x)两值不等时，确认是否已达到最初设定的校验次数，如否则返回步骤3)，进行再次循环比较；如是则错误帧输出，同时给发送端发送重传信号；

5)将暂存器(1)中的接收序列与暂存器(3)中的校正序列模二加，得到的结果即为正确接收序列并输出。

4.根据权利要求3所述纠正数据帧中错误比特的快速循环CRC校验方法，其特征在于：所述步骤3)操作单元的设置，采用系统设置的软判决信息序列作为此单元的辅助信息，其中设有门限值，当软判决信息的幅度小于此门限值时将此比特定为可疑比特并将其置1，其余比特均为零。

5.根据权利要求3所述纠正数据帧中错误比特的快速循环CRC校验方法，其特征在于：步骤5)所述暂存器(1)中的接收序列与暂存器(3)中的校正序列模二加，对于没有通过CRC校验的数据帧寻找可疑的比特；将可疑比特与所对应的e(x)之值模二加，得到T(x)，检验T(x)是否等于P(x)，若相等则确认该比特为出错比特，对出错比特进行0/1变换，即可得到正确帧；若T(x)不等于P(x)则确认该比特不是所要寻找的错误比特；再确认检验循环CRC校验次数是否达到预设允许的最大校验次数；若否则返回步骤4)；若达到所允许的最大校验次数，其结果T(x)≠P(x)，则确认此帧仍有错误比特存在并输出错误帧。

6.根据权利要求3所述纠正数据帧中错误比特的快速循环CRC校验方法，其特征在于：步骤2)所述的CRC长除法校验步骤为：设接收帧N′(x)没有通过CRC校验，则N′(x)中至少有一个错误比特存在，将N′(x)与G(x)代入如下公式判断是否存在余数P(x)：

$\frac{N^{\′}\left(x\right)}{G\left(x\right)}=Q\left(x\right)+\frac{P\left(x\right)}{G\left(x\right)}$

其中：N′(x)为接收帧，G(x)为生成多项式，作长除法的除数多项式，G(x)为系统确定的参数，将N′(x)与G(x)模二除，得到商Q’(x)；

若N′(x)模二除G(x)的余数为零，则N′(x)＝N(x)，确认得到正确帧；

若N′(x)模二除G(x)的余数不为零，则确认N′(x)≠N(x)，即接收帧出现错误；

所述N(x)为发送帧。

7.根据权利要求3所述的纠正数据帧中错误比特的快速循环CRC校验方法，其特征在于：步骤4)所述的模二加，采用公式如下：

       S(x)＝N(x)N′(x)＝x^k

将S(x)除以G(x)并使用公式2的结果，得到

$\frac{S\left(x\right)}{G\left(x\right)}=\frac{N\left(x\right)}{G\left(x\right)}\⊕\frac{N^{\′}\left(x\right)}{G\left(x\right)}=2Q\left(x\right)+\frac{P\left(x\right)}{G\left(x\right)}$

所述接收序列N′(x)的余数就是误差多项式S(x)的余数，均为P(x)

校正序列与接收的序列进行模二加，所得结果为正确序列，所述正确序列为发射序列，其结果为：

N(x)＝N′(x)S(x)。

Images