CN109002647B - 一种具有延时学习功能的忆阻联想记忆神经网络电路 - Google Patents

一种具有延时学习功能的忆阻联想记忆神经网络电路 Download PDF

Info

Publication number
CN109002647B
CN109002647B CN201810941073.9A CN201810941073A CN109002647B CN 109002647 B CN109002647 B CN 109002647B CN 201810941073 A CN201810941073 A CN 201810941073A CN 109002647 B CN109002647 B CN 109002647B
Authority
CN
China
Prior art keywords
voltage
input
input terminal
output end
control switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810941073.9A
Other languages
English (en)
Other versions
CN109002647A (zh
Inventor
孙军伟
王英聪
王延峰
韩高勇
赵星童
姜素霞
黄春
方洁
刘鹏
刘娜
邓玮
余培照
周林涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou University of Light Industry
Original Assignee
Zhengzhou University of Light Industry
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou University of Light Industry filed Critical Zhengzhou University of Light Industry
Priority to CN201810941073.9A priority Critical patent/CN109002647B/zh
Publication of CN109002647A publication Critical patent/CN109002647A/zh
Application granted granted Critical
Publication of CN109002647B publication Critical patent/CN109002647B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/061—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using biological neurons, e.g. biological neurons connected to an integrated circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Biophysics (AREA)
  • Biomedical Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Molecular Biology (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Neurology (AREA)
  • Computer Hardware Design (AREA)
  • Artificial Intelligence (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • General Health & Medical Sciences (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Feedback Control In General (AREA)

Abstract

本发明提出了一种具有延时学习功能的忆阻联想记忆神经网络电路，包括电压控制模块、突触神经元模块和延时模块，电压控制模块的输入端与输入信号相连接，电压控制模块的电压输出端分别与突触神经元模块的输入端和延时模块的电压输入端相连接；延时模块的输入端与输入信号相连接，延时模块的反馈信号输出端分别与延时模块和电压控制模块的反馈信号输入端相连接，延时模块的输出端与突触神经元模块的输入端相连接；突触神经元模块的反馈信号输出端与电压控制模块的反馈信号输入端相连接，突触神经元模块的控制信号输入端与输入信号相连接。本发明具有学习功能，并且学习速率是可变的，具有三种遗忘过程和延时学习功能，与实际情况更加接近。

Description

一种具有延时学习功能的忆阻联想记忆神经网络电路
技术领域
本发明属于模数电路的技术领域，尤其涉及一种具有延时学习功能的忆阻联想记忆神经网络电路，基于巴普洛夫联想记忆神经网络的思想实现。
背景技术
2008年美国惠普实验室首次制作出了忆阻的实物，其成果发表在《自然》杂志上。忆阻具有天然的非易失性记忆功能和良好的开关特性，在非易失性存储器技术、可重构信号处理电路、人工神经网络、保密通信、模拟电路、人工智能计算机、生物行为模拟等领域具有巨大的应用潜力。
人工神经网络的研究工作自二十世纪初开始，几经沉浮。20世纪80年代，反向传播算法被用于训练多层感知器，使神经网络重新焕发生机。2006年深度学习概念的提出把神经网络的研究推向了新高潮。
联想记忆是动物神经网络中普遍存在的一种本能。如果两种刺激频繁同时出现，一段时间之后，两个刺激之间就产生了联系。巴甫洛夫联想记忆实验说明的就是这个现象。实验一开始，只给狗铃声刺激，狗不会分泌唾液，只给狗食物，狗会分泌唾液。同时把食物刺激和铃声刺激施加给狗，重复几次之后，只给狗铃声刺激也会引起分泌唾液的反应。
狗学习的过程其实就是生物神经网络中突触强度不断变化的过程。由于忆阻的阻值可变性和非易失性非常类似于神经网络中的突触特性，并且忆阻的可集成度非常高，运行速度也非常快，所以用硬件的方式实现电子式的人工神经网络成为了当前研究的一个热点。
许多学者提出了各种不同的基于忆阻的巴普洛夫联想记忆的神经网络电路。但是之前的神经网络电路要么只有速率恒定的学习过程，要么只具有一种简单的遗忘过程，此外所有的电路都要求食物信号和铃声信号同时出现时，才能产生学习过程。这些都与现有的生活经验不是特别相符合。本发明所公开的可灵活配置的忆阻神经网络解决了这些缺点。
发明内容
针对现有的神经网络电路学习过程速率恒定，只具有一种简单的遗忘过程的技术问题，本发明提出一种具有延时学习功能的忆阻联想记忆神经网络电路，具有可变速率的学习功能和三种遗忘功能。
为了达到上述目的，本发明的技术方案是这样实现的：一种具有延时学习功能的忆阻联想记忆神经网络电路，包括电压控制模块、突触神经元模块和延时模块，电压控制模块的输入端与输入信号相连接，电压控制模块的电压输出端分别与突触神经元模块的输入端和延时模块的电压输入端相连接；延时模块的输入端与输入信号相连接，延时模块的反馈信号输出端分别与延时模块和电压控制模块的反馈信号输入端相连接，延时模块的输出端与突触神经元模块的输入端相连接；突触神经元模块的反馈信号输出端与电压控制模块的反馈信号输入端相连接，突触神经元模块的控制信号输入端与输入信号相连接。
所述电压控制模块包括两个信号输入端、两个反馈信号输入端和三个电压输出端，电压控制模块的两个信号输入端分别与两个外部的输入信号相连接；所述突触神经元模块包括两个输入端、一个输出端、一个控制信号输入端和一个反馈信号输出端，突触神经元模块的两个输入端分别与电压控制模块的两个电压输出端相连接，突触神经元模块的反馈信号输出端与电压控制模块中的一个反馈信号输入端相连接，突触神经元模块的控制信号输入端直接与其中一个输入信号相连接，突触神经元模块的输出端输出激活电压；所述延时模块包括两个信号输入端、一个反馈信号输入端、一个反馈信号输出端、一个电压输入端和一个输出端，延时模块的两个信号输入端分别接收两个外部的输入信号，延时模块的反馈信号输入端与自身的反馈信号输出端相连接、并连接于电压控制模块的另一个反馈信号输入端，延时模块的电压输入端与电压控制电路的一个电压输出端相连接，延时模块的输出端与突触神经元模块的一个输入端及电压控制电路的一个电压输出端共同连接。
所述电压控制模块包括逻辑控制单元L1、逻辑控制单元L2、逻辑控制单元L3、第一压控单元、第二压控单元、第三压控单元和电压极性调节单元，输入信号N1、输入信号N2和延时模块的反馈信号输出端输出的反馈信号F2均与逻辑控制单元L1、逻辑控制单元L2和逻辑控制单元L3的输入端相连接，逻辑控制单元L1的输出端与第一压控单元的输入端相连接，突触神经元模块输出的反馈信号F1与第二压控单元的输入端相连接，第一压控单元和第二压控单元的输出端均与电压求和单元SUM2相连接，电压求和单元SUM2与忆阻M2相连接，忆阻M2与负反馈放大电路I相连接，负反馈放大电路I的输出端和逻辑控制单元L2的输出端均与电压极性调节单元连接，电压极性调节单元输出控制电压U4；逻辑控制单元L3和第三压控单元相连接，第三压控单元输出控制电压U5；输入信号N1直接输出控制电压U6。
所述负反馈放大电路I包括忆阻M2电阻R5和运算放大器OP3，电阻R5和运算放大器OP3的反相输入端均与忆阻M2的p极相连接，电阻R5与运算放大器OP3的输出端相连接，运算放大器OP3的同相输入端接地；所述电压极性调节单元包括非门D7、第四压控单元、第五压控单元和绝对值单元ABS1，第四压控单元包括压控开关S4，第五压控单元包括压控开关S5，运算放大器OP3的输出端分别与绝对值单元ABS1的输入端和压控开关S4的一个触点相连接，绝对值单元ABS1的输出端与压控开关S5的一个触点相连接，逻辑控制单元L2分别与非门D7和压控开关S5的正向输入端相连接，非门D7与压控开关S4的正向输入端相连接，压控开关S4和压控开关S5的负向输入端均接地，压控开关S4的另一触点和压控开关S5的另一触点相连并输出控制电压U4。
所述第一压控单元包括压控开关S1、电源V2和电阻R3，压控开关S1的正向输入端与逻辑控制单元L1的输出端相连接，电源V2的正极和电阻R3分别与压控开关S1的两个触点相连接，电阻R3的另一端与电源V2的负极相连接，电源V2的负极和压控开关S1的负向输入端接地，与电阻R3相连接的压控开关S1的触点与电压求和单元SUM2的一个输入端相连接；所述第二压控单元包括压控开关S2、电源V3和电阻R4，反馈信号F1与压控开关S2的正向输入端相连接，电源V3的正极与压控开关S2的一个触点相连接，电源V3的负极和压控开关S2的负向输入端接地，压控开关S2的另一触点分别与电压求和单元SUM2的另一输入端和电阻R4相连接，电阻R4和电源V3的负极相连接；所述第三压控单元包括压控开关S3和电源V4，压控开关S3的正向输入端与逻辑控制单元L3的输出端相连接，电源V4的负极与压控开关S1的一个触点相连接，压控开关S3的负向输入端和电源V2的正极接地，压控开关S3的另一触点输出控制电压U5。
所述逻辑控制单元L1包括与门D2和或门D3，输入信号N1和反馈信号F2分别与与门D2的两个输入端相连接，与门D2的输出端和输入信号N2分别与或门D3的两个输入端相连接，或门D3的输出端与第一压控单元的压控开关S1的正向输入端相连接；所述逻辑控制单元L2包括与门D4、与门D5和或门D6，输入信号N1和输入信号N2分别与与门D4的两个输入端相连接，输入信号N1和反馈信号F2分别与与门D5的两个输入端相连接，与门D4和与门D5的输出端分别与或门D6的输入端相连接，或门D6的输出端分别与电压极性调节单元的非门D7和压控开关S5的正向输入端相连接；所述逻辑控制单元L3包括非门D8、非门D9、非门D10、与门D11、与门D12和或门D13，输入信号N1与非门D8的输入端相连接，输入信号N2与非门D9的输入端相连接，反馈信号F2与非门D10的输入端相连接，非门D8和非门D9的输出端分别与与门D11的两个输入端相连接，非门D9和非门D10的输出端分别与与门D12的输入端相连接，与门D11和与门D12的输出端分别与或门D13的两个输入端相连接，或门D13的输出端与第三压控单元的压控开关S3的正向输入端相连接。
所述突触神经元模块包括电阻R1、忆阻M1、运算放大器OP1、数学运算单元ABM1、电压求和单元SUM1和运算放大器OP2，电压控制模块的控制电压U6与电阻R1相连接，电阻R1与或门D18的一个输入端相连接；延时模块的输出电压U3和电压控制模块输出的控制电压U5连接的节点分别与忆阻M1的p极和数学运算单元ABM1的一个输入端相连接，忆阻M1的m极分别与电阻R2和运算放大器OP1的反相输入端相连接，运算放大器OP1的同相输入端接地，电阻R2与运算放大器OP1的输出端相连接，运算放大器OP1的输出端与数学运算单元ABM1的另一个输入端相连接，数学运算单元ABM1的输出端与电压求和单元SUM1的一个输入端相连接，输入信号N2与非门D1相连接，非D1的输出端与电压求和单元SUM1的另一输入端相连接，电压求和单元SUM1的输出端与运算放大器OP2的反相输入端相连接，运算放大器OP2的同相输入端与电源V1的正极相连接，电源V1的负极接地，运算放大器OP2的输出端输出反馈信号F1，运算放大器OP2的输出端与或门D18的另一个输入端相连接，或门D18的输出激活电压N3。
所述延时模块包括逻辑控制单元L4、第六压控单元、第七压控单元、第八压控单元、忆阻M3、负反馈放大电路II、绝对值单元ABS2、运算放大器OP5和电压求和单元SUM3，输入信号N2通过非门D14与第六压控单元相连接，输入信号N2与第七压控单元相连接，第六压控单元和第七压控单元的输出端均与忆阻M3的p极相连接，M3的m极与负反馈放大电路II的输入端相连接，负反馈放大电路的输出端分别与绝对值单元ABS2的输入端和运算放大器OP5的同相输入端相连接，运算放大器OP5的反相输入端与电源V7的正极连接，电源V7的负极接地，电源V7的输出端输出反馈信号F2；反馈信号F2、输入信号N1和输入信号N2均与逻辑控制单元L4的输入端相连接，逻辑控制单元L4和绝对值单元ABS2的输出端均与第八压控单元相连接，第八压控单元和电压控制模块输出的控制电压U4均与电压求和单元SUM3的输入端相连接，电压求和单元SUM3的输出端通过电阻R8输出延时电压U3。
所述第六压控单元包括压控开关S6，非门D14与压控开关S6的正向输入端相连接，压控开关S6的一个触点与电源V5的正极相连接，压控开关S6的负向输入端和电源V5的正极均接地，压控开关S6的另一个触点与忆阻M3的p极相连接；所述第七压控单元包括压控开关S7，输入信号N2与压控开关S7的正向输入端相连接，压控开关S7的一个触点与电源V6的负极相连接，压控开关S7的负向输入端和电源V6的正极均接地，压控开关S7的另一个触点与忆阻M3的p极相连接；所述第八压控单元包括压控开关S8，逻辑控制单元L4的输出端与压控开关S8的正向输入端相连接，绝对值单元ABS2的输入端与压控开关S8的一个触点相连接，压控开关S8的另一个触点分别与电阻R7的一端和电压求和单元SUM3的一个输入端相连接，压控开关S8的负向输入端和电阻R7的另一端均接地；所述负反馈放大电路II包括电阻R6和运算放大器OP4，运算放大器OP4的反相输入端分别与忆阻M3的m极和电阻R6相连接，电阻R6与运算放大器OP4的输出端相连接，运算放大器OP4的同相输入端接地，运算放大器OP4的输出端分别与运算放大器OP5的同相输入端和绝对值单元ABS2的输入端相连接。
所述逻辑控制单元L4包括非门D15、与门D16和与门D17，输入信号N2与非门D15的输入端相连接，非门D15的输出端和输入信号N2分别与与门D16的两个输入端相连接，与门D16的输出端和输入信号N1分别与与门D17的两个输入端相连接，与门D17的输出端与第八压控单元的压控开关S8的正向输入端相连接。
本发明的有益效果：使基于忆阻的巴甫洛夫神经网络能够在预示着食物到来的铃声信号出现一段时间之后，再给狗食物刺激仍能够引发学习过程。且本发明：
1.具有学习功能，并且学习速率是可变的。
2.具有三种遗忘过程。
3.具有延时学习功能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的结构示意图。
图2为图1中电压控制模块的电路图。
图3为图1中突触神经元模块的电路图。
图4为图1中延时模块的电路图。
图5为图1的具体电路连接图。
图6为本发明学习和遗忘过程的仿真结果图。
图7为本发明延时学习的仿真结果图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
首先介绍一下本发明所实现的功能。在巴甫洛夫条件反射实验当中，当给狗铃声刺激时，狗不会分泌唾液，当给狗食物刺激时，狗会开始分泌唾液。同时给狗食物和铃声刺激，多次重复这种刺激之后，只给狗铃声刺激，也会引起狗分泌唾液，这个过程称为学习；学习之后只给狗铃声或只给狗食物或者什么刺激信号都不给狗的话，一段时间之后，狗只听到铃声时经不会出现分泌唾液的反应，这个过程称为遗忘；另外不同种类的遗忘速率是不同的，当狗遗忘完成之后，再次进行学习时，学习速率将会前一次的学习速率快；当先给狗铃声刺激，之后一段时间内再给狗食物刺激，循环这种刺激多次，狗会认为铃声信号预示着食物的到来，所以这样狗也会开始学习。铃声与食物之间间隔的时间越长，铃声对食物的预示效果越弱，狗学习得越慢。本发明是用基于忆阻的巴甫洛夫联想记忆神经网络实现的。
一种具有延时学习功能的忆阻联想记忆神经网络电路，包括电压控制模块、突触神经元模块和延时模块，电压控制模块的输入端与输入信号相连接，电压控制模块的电压输出端分别与突触神经元模块的输入端和延时模块的电压输入端相连接；延时模块的输入端与输入信号相连接，延时模块的反馈信号输出端分别与延时模块和电压控制模块的反馈信号输入端相连接，延时模块的输出端与突触神经元模块的输入端相连接；突触神经元模块的反馈信号输出端与电压控制模块的反馈信号输入端相连接，突触神经元模块的输入端与输入信号相连接。
如图1所示，所述电压控制模块包括两个信号输入端、两个反馈信号输入端和三个电压输出端，电压控制模块的两个信号输入端分别与两个外部的输入信号相连接；所述突触神经元模块包括两个输入端、一个输出端、一个控制信号输入端和一个反馈信号输出端，突触神经元模块的两个输入端分别与电压控制模块的两个电压输出端相连接，突触神经元模块的反馈信号输出端与电压控制模块中的一个反馈信号输入端相连接。突触神经元模块输出的反馈信号表征当只有铃声信号出现，狗是否出现垂涎反射。突触神经元模块的控制信号输入端直接与其中一个输入信号相连接，突触神经元模块的输出端输出激活电压；所述延时模块包括两个信号输入端、一个反馈信号输入端、一个反馈信号输出端、一个电压输入端和一个输出端，延时模块的两个信号输入端分别接收两个外部的输入信号，延时模块的反馈信号输入端与自身的反馈信号输出端相连接、并连接于电压控制模块的另一个反馈信号输入端。延时模块输出的反馈信号表征狗是否处于延时学习状态。延时模块的电压输入端与电压控制电路的一个电压输出端相连接。延时模块的输出端与电压控制模块的一个电压输出端连接并连接于突触神经元模块的一个输入端，用以在不同的学习或遗忘状态下，向忆阻M1输送不同的电压信号。电压控制模块用于根据输入信号及反馈信号，自动地调整输出电压的幅值；突触神经元模块用于模拟生物神经网络中的突触和神经元；延时模块用于实现巴甫洛夫联想记忆的延时学习功能。
如图2所示，所述电压控制模块包括逻辑控制单元L1、逻辑控制单元L2、逻辑控制单元L3、第一压控单元、第二压控单元、第三压控单元和电压极性调节单元。输入信号N1、输入信号N2和延时模块的反馈信号输出端输出的反馈信号F2均与逻辑控制单元L1、逻辑控制单元L2和逻辑控制单元L3的输入端相连接。逻辑门D2和D3组成逻辑控制单元L1来操控第一压控单元，逻辑门D4、D5和D6组成逻辑控制单元L2来操控电压极性调节单元，逻辑门D8、D9、D10、D11、D12和D13组成逻辑控制单元L3来操控第三压控单元。逻辑控制单元L1、逻辑控制单元L2和逻辑控制单元L3的输出状态由输入信号N1、输入信号N2和来自延时模块的反馈信号F2决定。逻辑控制单元L1的输出端与第一压控单元的输入端相连接，突触神经元模块输出的反馈信号F1与第二压控单元的输入端相连接，第一压控单元和第二压控单元的输出端均与电压求和单元SUM2相连接，电压求和单元SUM2与忆阻M2的m极相连接，忆阻M2的p极与负反馈放大电路I输入端相连接。负反馈放大电路I的输出端和逻辑控制单元L2的输出端均与电压极性调节单元相连，电压极性调节单元输出控制电压U4；逻辑控制单元L3和第三压控单元相连接，第三压控单元输出控制电压U5；输入信号N1直接提供得到控制电压U6。忆阻M2存在阈值电压，当电压求和单元SUM2的输出电压大于某一幅值时，忆阻M2的阻值将会增加，运算放大器OP3的输出也将发生变化，运算放大器OP3的输出经过电压极性调节单元后输出的控制电压U4随之改变。电压控制模块可以根据输入信号N1、N2及反馈信号F1、F2，自动地调整输出控制电压U4、U5和U6的输出。当输入信号N1有信号，输入信号N2无信号时，控制电压U6有输出。当输入信号N1和输入信号N2都有信号时，逻辑控制单元L1有输出，压控开关S1闭合，逻辑控制单元L2有输出，压控开关S5闭合，压控开关S4断开，电压求和单元SUM2的输出电压通过忆阻M2、运算放大器OP3、ABS1、压控开关S5输出为U4。当N1无信号，N2有信号时，逻辑控制单元L1有输出，开关S1闭合，L2无输出，压控开关S5断开，压控开关S4闭合，SUM2的输出电压通过M2、OP3、压控开关S4输出为U4。当N1、N2、F1同时有信号时逻辑控制单元L1有输出，压控开关S1和压控开关S2同时闭合，SUM2输出电压大于M2的阈值，使M2的阻值改变，OP3的输出相应发生改变，并通过ABS1和S5输出为U4。当N1和N2都无信号时逻辑控制单元L1和逻辑控制单元L2无输出，逻辑控制单元L3有输出，压控开关S3闭合，V4通过压控开关S3输出为U5。当N2和F2同时有信号时，逻辑控制单元L1、逻辑控制单元L2有输出，压控开关S1、压控开关S5闭合，SUM2的输出电压通过M2、OP3、ABS1和S5输出为U4。
所述逻辑控制单元L1包括与门D2和或门D3，输入信号N1和反馈信号F2分别与与门D2的两个输入端相连接，与门D2的输出端和输入信号N2分别与或门D3的两个输入端相连接，或门D3的输出端与第一压控单元的压控开关S1的正向输入端相连接；所述逻辑控制单元L2包括与门D4、与门D5和或门D6，输入信号N1和输入信号N2分别与与门D4的两个输入端相连接，输入信号N1和反馈信号F2分别与与门D5的两个输入端相连接，与门D4和与门D5的输出端分别与或门D6的输入端相连接，或门D6的输出端分别与电压极性调节单元的非门D7和压控开关S5的正向输入端相连接。所述第一压控单元包括压控开关S1、电源V2和电阻R3，压控开关S1的正向输入端与逻辑控制单元L1的输出端相连接，电源V2的正极和电阻R3分别与压控开关S1的两个触点相连接，电阻R3的另一端与电源V2的负极相连接，电源V2的负极和压控开关S1的负向输入端接地，与电阻R3相连接的压控开关S1的一个触点与电压求和单元SUM2的一个输入端相连接。当S1闭合时，电源V2在R3上的压降被输送至SUM2。所述第二压控单元包括压控开关S2、电源V3和电阻R4。反馈信号F1与压控开关S2的正向输入端相连接，电源V3的正极与压控开关S2的一个触点相连接，电源V3的负极和压控开关S2的负向输入端接地，压控开关S2的另一触点分别与电压求和单元SUM2的另一输入端和电阻R4相连接，电阻R4的另一端和电源V3的负极相连接。当压控开关S2闭合时，电源V3在电阻R4上的压降被输送至电压求和单元SUM2。
所述负反馈放大电路I包括忆阻M2、电阻R5和运算放大器OP3，电阻R5和运算放大器OP3的反相输入端均与忆阻M2的p极相连接，电阻R5的另一端与运算放大器OP3的输出端相连接，运算放大器OP3的同相输入端接地。所述电压极性调节单元包括非门D7、第四压控单元、第五压控单元和绝对值单元ABS1，第四压控单元包括压控开关S4，第五压控单元包括压控开关S5，运算放大器OP3的输出端分别与绝对值单元ABS1的输入端和压控开关S4的一个触点相连接，绝对值单元ABS1的输出端与压控开关S5的一个触点相连接，逻辑控制单元L2分别与非门D7和压控开关S5的正向输入端相连接，非门D7与压控开关S4的正向输入端相连接，压控开关S4和压控开关S5的负向输入端均接地，压控开关S4的另一触点和压控开关S5的另一触点相连并输出控制电压U4。逻辑控制单元L2直接以及通过非门D7分别连接于压控开关S5和压控开关S4的正向输入端。压控开关S4和压控开关S5的其中一对输出触点通过绝对值单元ABS1相连，另一对输出触点直接相连并输出一个控制电压U4。压控开关S4、压控开关S5、绝对值单元ABS1可以控制输出电压U4的正负。当L2有输出时，S5闭合，S4断开，OP3输出的反相电压通过ABS1后变为正值，再经由S5输出为U4，当L2无输出时，S5断开，S4闭合，OP3输出的反相电压通过S4直接输出为U4。
所述逻辑控制单元L3包括非门D8、非门D9、非门D10、与门D11、与门D12和或门D13，输入信号N1与非门D8的输入端相连接，输入信号N2与非门D9的输入端相连接，反馈信号F2与非门D10的输入端相连接，非门D8和非门D9的输出端分别与与门D11的两个输入端相连接，非门D9和非门D10的输出端分别与与门D12的输入端相连接，与门D11和与门D12的输出端分别与或门D13的两个输入端相连接，或门D13的输出端与第三压控单元的压控开关S3的正向输入端相连接。所述第三压控单元包括压控开关S3和电源V4，压控开关S3的正向输入端与逻辑控制单元L3的输出端相连接，电源V4的负极与压控开关S1的一个触点相连接，压控开关S3的负向输入端和电源V2的正极接地，压控开关S3的另一触点输出控制电压U5。当L3有输出时，S3闭合，V4的电压通过S3输出为U5。
如图3所示，突触神经元模块包括电阻R1、忆阻M1、运算放大器OP1、数学运算单元ABM1、非门D1、电压求和单元SUM1和运算放大器OP2。电压控制模块的控制电压U6与电阻R1相连接，电阻R1的另一端与或门D18的一个输入端相连接。延时模块的输出电压U3和电压控制模块输出的控制电压U5连接的节点分别与忆阻M1的p极和数学运算单元ABM1的一个输入端相连接，忆阻M1的m极分别与电阻R2和运算放大器OP1的反相输入端相连接，运算放大器OP1的同相输入端接地，电阻R2的另一端与运算放大器OP1的输出端相连接。运算放大器OP1的输出端与数学运算单元ABM1的另一个输入端相连接。数学运算单元ABM1的两个输入端分别连接忆阻M1的p极和运算放大器OP1的输出端。ABM1的输出值为-IN2/IN1=M1/1000，即ABM1的输出为忆阻M1阻值的千分之一。数学运算单元ABM1的输出端与电压求和单元SUM1的一个输入端相连接，输入信号N2与非门D1相连接，非门D1的输出端与电压求和单元SUM1的另一输入端相连接。电压求和单元SUM1的两个输入端分别与非门D1的输出端和数学运算单元ABM1的输出端连接。电压求和单元SUM1的输出端与运算放大器OP2的反相输入端相连接，运算放大器OP2的同相输入端与电源V1的正极相连接，电源V1的负极接地。SUM1目的在于使N2没有信号时OP2也没有输出。OP2的正供电端电压为5v，负供电端电压为0v。当N2没有信号时ABM1输出5v电压，SUM1的输出至少为5v，5v>V1，所以OP2在N2没有信号时也没有输出。运算放大器OP2的输出端输出反馈信号F1，输送到电压控制模块当中。运算放大器OP2相当于一个阈值为V1的激活函数，当OP2的反相输入端接收到的电压小于V1时，OP2输出一个电压信号。运算放大器OP2的输出端与或门D18的另一个输入端相连接，或门D18输出激活电压N3。忆阻M1接收到的正向电压越高，阻值下降得越慢，接收到的反向电压越高，阻值上升得越快。突触神经元模块用于模拟生物神经网络中的突触和神经元，通过改变M1的阻值，可以改变突触强度的大小，M1的阻值越小突触强度越大，从而实现学习，遗忘等功能。
如图4所示，延时模块包括逻辑控制单元L4、第六压控单元、第七压控单元、第八压控单元、忆阻M3、负反馈放大电路II、绝对值单元ABS2、运算放大器OP5和电压求和单元SUM3，输入信号N2通过非门D14与第六压控单元相连接，输入信号N2与第七压控单元相连接，第六压控单元和第七压控单元的输出端均与忆阻M3的p极相连接，M3的m极与负反馈放大电路I输入端相连接，负反馈放大电路I的输出端分别与绝对值单元ABS2的输入端和运算放大器OP5的同相输入端相连接，运算放大器OP5的反向输入端与电源V7的正极连接，电源V7的负极接地，OP5的输出端输出反馈信号F2；反馈信号F2、输入信号N1和输入信号N2均与逻辑控制单元L4的输入端相连接，逻辑控制单元L4和绝对值单元ABS2的输出端均与第八压控单元相连接，第八压控单元和电压控制模块输出的控制电压U4均与电压求和单元SUM3的输入端相连接，电压求和单元SUM3的输出端通过电阻R8输出延时电压U3，从而与突触神经元模块中的忆阻M1相连。电阻R8用于防止当SUM3的输出为0v（相当于地）且U5有信号时出现短路，并使U5能够传送至忆阻M1。
所述逻辑控制单元L4包括非门D15、与门D16和与门D17，输入信号N2与非门D15的输入端相连接，非门D15的输出端和输入信号N2分别与与门D16的两个输入端相连接，与门D16的输出端和输入信号N1分别与与门D17的两个输入端相连接，与门D17的输出端与第八压控单元的压控开关S8的正向输入端相连接。所述负反馈放大电路I包括运算放大器OP4、电阻R6和忆阻M3。运算放大器OP4的反相输入端分别与忆阻M3的m极和电阻R6相连接，电阻R6的另一端与运算放大器OP4的输出端相连接，运算放大器OP4的同相输入端接地，运算放大器OP4的输出端分别与运算放大器OP5的同相输入端和绝对值单元ABS2的输入端相连接。运算放大器OP4的输出经过ABS2和S8后，作为延时电压的一个组成部分输送至求和模块SUM3。
所述第六压控单元包括压控开关S6，非门D14与压控开关S6的正向输入端相连接，压控开关S6的一个触点与电源V5的正极相连接，压控开关S6的负向输入端和电源V5的正极均接地，压控开关S6的另一个触点与忆阻M3的p极相连接；所述第七压控单元包括压控开关S7，输入信号N2与压控开关S7的正向输入端相连接，压控开关S7的一个触点与电源V6的负极相连接，压控开关S7的负向输入端和电源V6的正极均接地，压控开关S7的另一个触点与忆阻M3的p极相连接。当N2有信号时，S7闭合，S6断开，M3在V6的作用下阻值迅速增加。当N2无信号时，S7断开，S6闭合，M3在V5的作用下缓慢下降。所述第八压控单元包括压控开关S8，逻辑控制单元L4的输出端与压控开关S8的正向输入端相连接，绝对值单元ABS2的输入端与压控开关S8的一个触点相连接，压控开关S8的另一个触点分别与电阻R7的一端和电压求和单元SUM3的一个输入端相连接，压控开关S8的负向输入端和电阻R7的另一端均接地。当S8闭合时ABS2的输出在R7上的压降被传送至SUM3。
延时模块中，当铃声信号出现时，输入信号N2有电压，压控开关S7闭合S6断开，使忆阻M3的阻值短时间内迅速增大，输入信号N2信号消失后，压控开关S6闭合S7断开，忆阻M3慢慢减小，忆阻M3减小至最小值需要一定的时间。OP4的输出为-(R6/M3)*V5。忆阻M3越小，运算放大器OP4通过绝对值单元ABS2输出的电压越大。忆阻M3减小过程中运算放大器OP5将会输出一个反馈信号F2，表示忆阻M3仍未减小至最小值。在此过程中，如果有食物信号出现，输入信号N1有电压，将会使压控开关S8闭合，SUM3的输出电压U3将会改变忆阻M1得阻值。输入信号N2与输入信号N1信号之间间隔时间越长，忆阻M3越小，ABS2的输出越大，电压U3越大，忆阻M1变化越慢，学习的速率越慢。直至输入信号N2与输入信号N1之间间隔的时间足够长时，反馈信号F2的状态改变，使得压控开关S8不再在食物信号单独发生时闭合，突触神经元模块不再进行学习。延时模块可以使铃声信号消失后的一定时间内，如果有食物信号出现，仍然能够激发电路的学习能力，从而实现巴甫洛夫联想记忆的延时学习功能。
电压控制模块、突触神经元模块、延时模块组合成为完整的电路来实现具有延时功能的基于忆阻的巴甫洛夫联想记忆神经网络电路，其电路结构如图5所示。N1表示食物信号，N2表示铃声信号，N3表示神经元输出信号，同时N3的输出情况也表示狗是否出现分泌唾液的反应。
学习：输入信号N1、N2同时有信号时，压控开关S1、S5闭合，S4断开，来自于电源V2的电压通过电压求和单元SUM2、忆阻M2、运算放大器OP3、绝对值单元ABS1、压控开关S5、电压求和单元SUM3传送至突触神经元模块，使忆阻M1的阻值下降，开始学习过程。当忆阻M1的阻值下降到一定程度时，只给狗铃声信号，S1、S4闭合，S5断开，电源V2通过电压求和单元SUM2、忆阻M2、运算放大器OP3、压控开关S4、电压求和单元SUM3传送给忆阻M1，一段时间内忆阻M2足够小，使得或门D18输出一个激活电压N3，表示狗分泌了唾液。当已经经历了一次学习过程后，由于反馈信号F1的作用，使得压控开关S1和压控开关S2同时闭合，SUM2输出的电压为V2+V3。忆阻M2接收到大于阈值电压的信号，忆阻M2的阻值增大，OP3的输出电压为-(V2+V3)*(R5/M2)，从而电压控制模块输出的的U4减小，从而减小了通过SUM3传送至忆阻M1的电压U3，使忆阻M1的阻值在下一次学习中，变化得更快，也就是改变了学习速率。
遗忘：当只给狗铃声信号，压控开关S1、S4闭合，S5断开，电源V2通过电压求和单元SUM2、忆阻M2、运算放大器OP3、压控开关S4、电压求和单元SUM3传送给忆阻M1，忆阻M1接收到的电压为负，阻值开始上升，遗忘过程开始。当只提供给狗食物信号，压控开关S3闭合，电源V4通过压控开关S3产生控制电压U5，控制电压U5通过电压求和单元SUM3传送到忆阻M1，使忆阻M1阻值上升。当任何信号都不给狗时，同样，压控开关S3闭合，电源V4通过压控开关S3产生控制电压U5，控制电压U5通过电压求和单元SUM3传送到忆阻M1，使忆阻M1阻值上升。此为另外两种遗忘功能。
延时学习：先给狗铃声信号，输入信号N2有电压，压控开关S7闭合，S6断开，忆阻M3迅速增大。然后铃声信号消失以后，压控开关S6闭合，S7断开，忆阻M3开始缓慢下降。在一定时间内，忆阻M3的阻值还未下降到最小时，运算放大器OP5输出一个反馈信号F2。此时给狗食物信号，由于反馈信号F2和输入信号N1的作用将会使压控开关S8、压控开关S1、压控开关S5闭合，电压求和单元SUM3输出的正电压将会使忆阻M1的阻值下降，学习过程开始。铃声信号以后，食物信号出现的时间越晚，忆阻M3下降得越小，电压求和单元SUM3输出越大，忆阻M1变化得越慢，学习过程进展得也越慢。当食物信号出现的时间足够晚时，反馈信号F2消失，此时即使输入信号N1有信号，压控开关S8和压控开关S5将不再闭合，学习过程不再发生。
图6的仿真结果展示了本发明的其中一种学习和遗忘过程，（a）为输入信号N1的电压波形，（b）为输入信号N2的电压波形，（c）为突触神经元模块输出的激活电压的电压波形，（d）为忆阻M2的阻值变化波形，（e）为延时模块输出的电压U3的电压波形，（f）为忆阻M1的阻值变化波形。从第五秒起，学习过程开始，到29秒时只有输入信号N2就会引起激活电压N3有输出，学习完成。4秒钟之后，激活电压N3消失，说明遗忘过程完成。图7的仿真结果展示了本发明的其中一种延时学习过程，（a）为输入信号N1的电压波形，（b）为输入信号N2的电压波形，（c）为突触神经元模块输出的激活电压的电压波形，（d）为忆阻M3的阻值变化波形，（e）为延时模块输出的电压U3的电压波形，（f）为忆阻M1的阻值变化波形。食物信号滞后铃声信号1秒钟，经过几次重复的循环刺激之后，在174秒时，只有输入信号N2就能引起激活电压N3有输出，延时学习完成。经过两个波形之后，遗忘过程完成。
本发明提出的具有延时学习功能的基于忆阻的巴普洛夫联想记忆神经网络电路，具有可变速率的学习功能、三种遗忘功能和延时学习功能。本发明所实现的功能更接近于真实的生活体验，为进一步的仿生学应用提供了技术支撑。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种具有延时学习功能的忆阻联想记忆神经网络电路，其特征在于，包括电压控制模块、突触神经元模块和延时模块，电压控制模块的输入端与输入信号相连接，电压控制模块的电压输出端分别与突触神经元模块的输入端和延时模块的电压输入端相连接；延时模块的输入端与输入信号相连接，延时模块的反馈信号输出端分别与延时模块和电压控制模块的反馈信号输入端相连接，延时模块的输出端与突触神经元模块的输入端相连接；突触神经元模块的反馈信号输出端与电压控制模块的反馈信号输入端相连接，突触神经元模块的控制信号输入端与输入信号相连接；
所述电压控制模块包括两个信号输入端、两个反馈信号输入端和三个电压输出端，电压控制模块的两个信号输入端分别与两个外部的输入信号相连接；所述突触神经元模块包括两个输入端、一个输出端、一个控制信号输入端和一个反馈信号输出端，突触神经元模块的两个输入端分别与电压控制模块的两个电压输出端相连接，突触神经元模块的反馈信号输出端与电压控制模块中的一个反馈信号输入端相连接，突触神经元模块的控制信号输入端直接与其中一个输入信号相连接，突触神经元模块的输出端输出激活电压；所述延时模块包括两个信号输入端、一个反馈信号输入端、一个反馈信号输出端、一个电压输入端和一个输出端，延时模块的两个信号输入端分别接收两个外部的输入信号，延时模块的反馈信号输入端与自身的反馈信号输出端相连接、并连接于电压控制模块的另一个反馈信号输入端，延时模块的电压输入端与电压控制电路的一个电压输出端相连接，延时模块的输出端与突触神经元模块的一个输入端及电压控制电路的一个电压输出端共同连接。
2.根据权利要求1所述的具有延时学习功能的忆阻联想记忆神经网络电路，其特征在于，所述电压控制模块包括逻辑控制单元L1、逻辑控制单元L2、逻辑控制单元L3、第一压控单元、第二压控单元、第三压控单元和电压极性调节单元，输入信号N1、输入信号N2和延时模块的反馈信号输出端输出的反馈信号F2均与逻辑控制单元L1、逻辑控制单元L2和逻辑控制单元L3的输入端相连接，逻辑控制单元L1的输出端与第一压控单元的输入端相连接，突触神经元模块输出的反馈信号F1与第二压控单元的输入端相连接，第一压控单元和第二压控单元的输出端均与电压求和单元SUM2相连接，电压求和单元SUM2与忆阻M2相连接，忆阻M2与负反馈放大电路I相连接，负反馈放大电路I的输出端和逻辑控制单元L2的输出端均与电压极性调节单元连接，电压极性调节单元输出控制电压U4；逻辑控制单元L3和第三压控单元相连接，第三压控单元输出控制电压U5；输入信号N1直接输出控制电压U6。
3.根据权利要求2所述的具有延时学习功能的忆阻联想记忆神经网络电路，其特征在于，所述负反馈放大电路I包括忆阻M2、电阻R5和运算放大器OP3，电阻R5和运算放大器OP3的反相输入端均与忆阻M2的plus极相连接，电阻R5与运算放大器OP3的输出端相连接，运算放大器OP3的同相输入端接地；所述电压极性调节单元包括非门D7、第四压控单元、第五压控单元和绝对值单元ABS1，第四压控单元包括压控开关S4，第五压控单元包括压控开关S5，运算放大器OP3的输出端分别与绝对值单元ABS1的输入端和压控开关S4的一个触点相连接，绝对值单元ABS1的输出端与压控开关S5的一个触点相连接，逻辑控制单元L2分别与非门D7和压控开关S5的正向输入端相连接，非门D7与压控开关S4的正向输入端相连接，压控开关S4和压控开关S5的负向输入端均接地，压控开关S4的另一触点和压控开关S5的另一触点相连并输出控制电压U4。
4.根据权利要求2或3所述的具有延时学习功能的忆阻联想记忆神经网络电路，其特征在于，所述第一压控单元包括压控开关S1、电源V2和电阻R3，压控开关S1的正向输入端与逻辑控制单元L1的输出端相连接，电源V2的正极和电阻R3分别与压控开关S1的两个触点相连接，电阻R3的另一端与电源V2的负极相连接，电源V2的负极和压控开关S1的负向输入端接地，与电阻R3相连接的压控开关S1的触点与电压求和单元SUM2的一个输入端相连接；所述第二压控单元包括压控开关S2、电源V3和电阻R4，反馈信号F1与压控开关S2的正向输入端相连接，电源V3的正极与压控开关S2的一个触点相连接，电源V3的负极和压控开关S2的负向输入端接地，压控开关S2的另一触点分别与电压求和单元SUM2的另一输入端和电阻R4相连接，电阻R4和电源V3的负极相连接；所述第三压控单元包括压控开关S3和电源V4，压控开关S3的正向输入端与逻辑控制单元L3的输出端相连接，电源V4的负极与压控开关S3的一个触点相连接，压控开关S3的负向输入端和电源V2的正极接地，压控开关S3的另一触点输出控制电压U5。
5.根据权利要求2或3所述的具有延时学习功能的忆阻联想记忆神经网络电路，其特征在于，所述逻辑控制单元L1包括与门D2和或门D3，输入信号N1和反馈信号F2分别与与门D2的两个输入端相连接，与门D2的输出端和输入信号N2分别与或门D3的两个输入端相连接，或门D3的输出端与第一压控单元的压控开关S1的正向输入端相连接；所述逻辑控制单元L2包括与门D4、与门D5和或门D6，输入信号N1和输入信号N2分别与与门D4的两个输入端相连接，输入信号N1和反馈信号F2分别与与门D5的两个输入端相连接，与门D4和与门D5的输出端分别与或门D6的输入端相连接，或门D6的输出端分别与电压极性调节单元的非门D7和压控开关S5的正向输入端相连接；所述逻辑控制单元L3包括非门D8、非门D9、非门D10、与门D11、与门D12和或门D13，输入信号N1与非门D8的输入端相连接，输入信号N2与非门D9的输入端相连接，反馈信号F2与非门D10的输入端相连接，非门D8和非门D9的输出端分别与与门D11的两个输入端相连接，非门D9和非门D10的输出端分别与与门D12的输入端相连接，与门D11和与门D12的输出端分别与或门D13的两个输入端相连接，或门D13的输出端与第三压控单元的压控开关S3的正向输入端相连接。
6.根据权利要求1所述的具有延时学习功能的忆阻联想记忆神经网络电路，其特征在于，所述突触神经元模块包括电阻R1、电阻R2、忆阻M1、运算放大器OP1、数学运算单元ABM1、电压求和单元SUM1和运算放大器OP2，电压控制模块的控制电压U6与电阻R1相连接，电阻R1与或门D18的一个输入端相连接；延时模块的输出电压U3和电压控制模块输出的控制电压U5连接的节点分别与忆阻M1的plus极和数学运算单元ABM1的一个输入端相连接，忆阻M1的minus极分别与电阻R2和运算放大器OP1的反相输入端相连接，运算放大器OP1的同相输入端接地，电阻R2与运算放大器OP1的输出端相连接，运算放大器OP1的输出端与数学运算单元ABM1的另一个输入端相连接，数学运算单元ABM1的输出端与电压求和单元SUM1的一个输入端相连接，输入信号N2与非门D1相连接，非D1的输出端与电压求和单元SUM1的另一输入端相连接，电压求和单元SUM1的输出端与运算放大器OP2的反相输入端相连接，运算放大器OP2的同相输入端与电源V1的正极相连接，电源V1的负极接地，运算放大器OP2的输出端输出反馈信号F1，运算放大器OP2的输出端与或门D18的另一个输入端相连接，或门D18的输出激活电压N3。
7.根据权利要求2或6所述的具有延时学习功能的忆阻联想记忆神经网络电路，其特征在于，所述延时模块包括逻辑控制单元L4、第六压控单元、第七压控单元、第八压控单元、忆阻M3、负反馈放大电路II、绝对值单元ABS2、运算放大器OP5和电压求和单元SUM3，输入信号N2通过非门D14与第六压控单元相连接，输入信号N2与第七压控单元相连接，第六压控单元和第七压控单元的输出端均与忆阻M3的plus极相连接，M3的minus极与负反馈放大电路的反相输入端相连接，负反馈放大电路II的输出端分别与绝对值单元ABS2的输入端和运算放大器OP5的同相输入端相连接，运算放大器OP5的反相输入端与电源V7的正极连接，电源V7的负极接地，电源V7的输出端输出反馈信号F2；反馈信号F2、输入信号N1和输入信号N2均与逻辑控制单元L4的输入端相连接，逻辑控制单元L4和绝对值单元ABS2的输出端均与第八压控单元相连接，第八压控单元和电压控制模块输出的控制电压U4均与电压求和单元SUM3的输入端相连接，电压求和单元SUM3的输出端通过电阻R8输出延时电压U3。
8.根据权利要求7所述的具有延时学习功能的忆阻联想记忆神经网络电路，其特征在于，所述第六压控单元包括压控开关S6，非门D14与压控开关S6的正向输入端相连接，压控开关S6的一个触点与电源V5的正极相连接，压控开关S6的负向输入端和电源V5的正极均接地，压控开关S6的另一个触点与忆阻M3的plus极相连接；所述第七压控单元包括压控开关S7，输入信号N2与压控开关S7的正向输入端相连接，压控开关S7的一个触点与电源V6的负极相连接，压控开关S7的负向输入端和电源V6的正极均接地，压控开关S7的另一个触点与忆阻M3的plus极相连接；所述第八压控单元包括压控开关S8，逻辑控制单元L4的输出端与压控开关S8的正向输入端相连接，绝对值单元ABS2的输入端与压控开关S8的一个触点相连接，压控开关S8的另一个触点分别与电阻R7的一端和电压求和单元SUM3的一个输入端相连接，压控开关S8的负向输入端和电阻R7的另一端均接地；所述负反馈放大电路II包括电阻R6和运算放大器OP4，运算放大器OP4的反相输入端分别与忆阻M3的plus极和电阻R6相连接，电阻R6与运算放大器OP4的输出端相连接，运算放大器OP4的同相输入端接地，运算放大器OP4的输出端分别与运算放大器OP5的同相输入端和绝对值单元ABS2的输入端相连接。
9.根据权利要求8所述的具有延时学习功能的忆阻联想记忆神经网络电路，其特征在于，所述逻辑控制单元L4包括非门D15、与门D16和与门D17，输入信号N2与非门D15的输入端相连接，非门D15的输出端和输入信号N2分别与与门D16的两个输入端相连接，与门D16的输出端和输入信号N1分别与与门D17的两个输入端相连接，与门D17的输出端与第八压控单元的压控开关S8的正向输入端相连接。
CN201810941073.9A 2018-08-17 2018-08-17 一种具有延时学习功能的忆阻联想记忆神经网络电路 Active CN109002647B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810941073.9A CN109002647B (zh) 2018-08-17 2018-08-17 一种具有延时学习功能的忆阻联想记忆神经网络电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810941073.9A CN109002647B (zh) 2018-08-17 2018-08-17 一种具有延时学习功能的忆阻联想记忆神经网络电路

Publications (2)

Publication Number Publication Date
CN109002647A CN109002647A (zh) 2018-12-14
CN109002647B true CN109002647B (zh) 2019-06-07

Family

ID=64593027

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810941073.9A Active CN109002647B (zh) 2018-08-17 2018-08-17 一种具有延时学习功能的忆阻联想记忆神经网络电路

Country Status (1)

Country Link
CN (1) CN109002647B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110993005B (zh) * 2019-12-11 2021-03-26 海光信息技术股份有限公司 电路结构、芯片、训练方法及训练装置
CN110910723B (zh) * 2019-12-23 2020-09-29 郑州轻工业大学 一种基于忆阻器的巴甫洛夫双模式切换的学习记忆电路
CN112953458B (zh) * 2021-03-09 2023-10-13 郑州轻工业大学 一种基于忆阻的二阶阻尼情感电路
CN113344194B (zh) * 2021-05-31 2024-02-13 郑州轻工业大学 一种基于忆阻的操作性条件反射电路
CN113285708B (zh) * 2021-05-31 2024-02-13 郑州轻工业大学 一种基于忆阻神经网络的四色猜想电路
CN113469348B (zh) * 2021-06-21 2024-02-20 安徽大学 一种联想记忆中多次泛化和分化的神经形态电路
CN113658493B (zh) * 2021-08-20 2023-05-02 安徽大学 一种用于模拟联想记忆的强化学习仿生电路架构
CN116523012B (zh) * 2023-07-03 2023-09-08 湖南师范大学 一种基于生成对抗神经网络的忆阻器自学习电路
CN116894470B (zh) * 2023-07-28 2024-01-23 常州大学 一种模拟动物操作性条件反射的神经功能性电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9424511B2 (en) * 2011-11-09 2016-08-23 Qualcomm Incorporated Methods and apparatus for unsupervised neural component replay by referencing a pattern in neuron outputs
CN102749573B (zh) * 2012-07-27 2015-09-09 重庆大学 基于小波包分析和Hopfield网络的模拟电路故障诊断方法
CN103455843B (zh) * 2013-08-16 2016-03-02 华中科技大学 一种反馈型人工神经网络训练方法及计算系统
US9536190B2 (en) * 2013-10-17 2017-01-03 Qualcomm Incorporated Dynamically assigning and examining synaptic delay
CN105913119B (zh) * 2016-04-06 2018-04-17 中国科学院上海微系统与信息技术研究所 行列互联的异构多核心类脑芯片及其使用方法
CN106779059B (zh) * 2016-12-30 2019-03-05 华中科技大学 一种基于忆阻的巴普洛夫联想记忆的人工神经网络电路

Also Published As

Publication number Publication date
CN109002647A (zh) 2018-12-14

Similar Documents

Publication Publication Date Title
CN109002647B (zh) 一种具有延时学习功能的忆阻联想记忆神经网络电路
US9208434B2 (en) Neuromorphic system exploiting the intrinsic characteristics of memory cells
CN106845634B (zh) 一种基于忆阻器件的神经元电路
CN103455843B (zh) 一种反馈型人工神经网络训练方法及计算系统
CN109447250B (zh) 一种基于忆阻器中电池效应的人工神经元
US8975935B1 (en) Analog pulse delay circuit with multiple output potential
CN103580668B (zh) 一种基于忆阻器的联想记忆电路
CN103430186A (zh) 神经网络电路的学习方法
WO2010133399A1 (en) Electronic learning synapse with spike-timing dependent plasticity using phase change memory
CN103460220A (zh) 神经网络电路的学习方法
CN108681772B (zh) 多模态神经元电路及神经元实现方法
EP1121177A1 (en) High compliance output stage for a tissue stimulator
CN111967589B (zh) 神经元模拟电路及其驱动方法、神经网络装置
CN102789811B (zh) 面向纳米交叉杆结构的多值忆阻器自适应编程电路及方法
CN106470023A (zh) 神经模拟电路
CN115222026A (zh) 一种脉冲神经网络硬件电路
CN104021420A (zh) 可编程离散霍普菲尔德网络电路
CN112906880B (zh) 一种基于忆阻器的自适应神经元电路
CN111656369B (zh) 类神经电路以及运作方法
CN110910723B (zh) 一种基于忆阻器的巴甫洛夫双模式切换的学习记忆电路
CN108777153B (zh) 一种多端输入突触器件及其可塑性调制方法
CN114169511B (zh) 一种基于实物忆阻器的联想记忆电路及方法
US11443177B2 (en) Artificial neuromorphic circuit and operation method
US11551070B2 (en) Artificial neuromorphic circuit and operation method
CN110033084A (zh) 突触系统与突触方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant