CN108985105B - 基于环形振荡器的物理不可克隆函数的生成方法 - Google Patents

Abstract

本发明提供一种基于环形振荡器的物理不可克隆函数的可靠性提升方法，是用查找表(LUT)实现环形振荡器(RO)的逻辑门，通过配置构成环形振荡器(RO)的LUT的端口来实现PUF可靠性的快速提升，极大地提高了其在安全应用方面的可靠性，使其可以广泛应用于安全相关领域。本发明与传统的ECC检测方法或温度电压测试方法相比，不需要额外的硬件资源，也无需其他设备，即可在FPGA上实现，且不会有泄露相关重要信息的危险，使得在硬件资源受限的认证系统上面实现高可靠的物理不可克隆函数变为现实。本发明相比于传统的方法，操作简单，具有更高的提升空间，通过配置LUT的端口，可以提升更高的可靠性，适应更为苛刻的环境。

Description

基于环形振荡器的物理不可克隆函数的生成方法

技术领域

本发明涉及硬件安全及集成电路技术领域，尤其涉及一种基于环形振荡器的物理不可克隆函数的生成方法。

背景技术

可编程器件在软件和硬件领域都广为应用，随着社会信息化发展，器件安全性问题越来越受到人们的重视，对这些器件实施有效的认证是确保系统安全的关键。由于这类实体普遍存在计算能力差，资源有限等问题，传统的基于密码学的认证方法在应用时存在很大的障碍。为有效解决该问题，研究者们提出了物理不可克隆函数（PhysicalUnclonable Function, PUF），它作为一种新型的加密原语，主要利用集成电路在制造过程不可避免的工艺波动而产生的某些物理特性为不同的集成电路提供唯一的标识，通常可用于硬件安全和知识产权保护等应用，能更加有效地应对安全问题。

PUF密钥中的良好随机性来自高度对称的布局布线，即电路实现中没有系统的偏差，工艺波动才能主导PUF输出。一旦用对称的布局实现了PUF，则工艺波动引起的误差决定了PUF输出。然而，当由环境变化引起的波动大于或接近失配时，输出可能会随时改变，即可靠性差。提高PUF可靠性的传统方法是使用纠错码（ECC），但是该方法将显著增加设计的复杂度和总的设计成本开销，更严重的是，纠正码会泄露一些重要的信息，引起安全性问题。另一种广泛使用的方法是预配置，例如，调整环形振荡器（RO）配置以选择具有相同布局RO之间频率差最大的两个，以上方法都在一定程度上增加了设计的复杂性和成本。其它的方法如识别不可靠位的方法，其在不同环境条件下进行多重响应测试，仅选择响应稳定的位，因此呈现出高可靠性，这种方法主要的问题包括：需调整操作条件以及在响应测试期间没有考虑老化效应，并且测试耗费了大量的时间，降低了效率。

发明内容

为了解决现有技术中存在的上述技术缺陷，本发明提供一种基于环形振荡器的物理不可克隆函数的生成方法，能够快速提升响应位的稳定性，从而提高PUF的可靠性，以保证物理不可克隆函数能在安全领域上广泛应用。

本发明是通过以下技术方案实现的：

一种基于环形振荡器的物理不可克隆函数的可靠性提升方法，包括如下步骤：

初始化步骤：

设置物理不可克隆函数的位数，利用预设的约束文件定义物理不可克隆函数生成单元在FPGA上的位置，在FPGA上实现若干个物理不可克隆函数生成单元；每个物理不可克隆函数生成单元对应生成物理不可克隆函数的一位；所述物理不可克隆函数生成单元包括两个环形振荡器和两个计数器，每个环形振荡器的输出端对应连接一个计数器；每个环形振荡器包括若干个逻辑门，每个逻辑门由一个查找表实现。

配置步骤：

物理不可克隆函数生成单元的输入激励C包括C1和C2两部分；将两个环形振荡器组成一个物理不可克隆函数生成单元的激励作为所述输入激励的C1部分；利用所述显示查找表的端口对两个环形振荡器进行配置，保留相同振荡时间内两个计数器差值最大的一组配置作为最优配置，将所述最优配置作为所述输入激励的C2部分；将所述输入激励存储在非易失性存储器上；该配置对应的一位响应作为所述物理不可克隆函数生成单元的一位输出；所述响应具体是指两环形振荡器振荡次数，也就是两计数器的差值的极性。

产生步骤：

将存储在非易失性存储器上的输入激励分别添加给所有物理不可克隆函数生成单元中的环形振荡器，得到该环形振荡器的物理不可克隆函数输出。

作为优化方案，所述环形振荡器由依次连接一个与非门和三个传输门组成；所述与非门的一个输入端口用于接收所述环形振荡器的输入信号，所述与非门的另一个输入端口与最后一个传输门的输出端口连接。

所述与非门由一个六输入显示查找表等效实现，该显示查找表的A4端口和A5端口作为与非门的输入端口，A6端口作为与非门的配置端口。

所述传输门由一个六输入显示查找表等效实现，该显示查找表的A5端口作为传输门的输入端口，A6端口作为传输门的配置端口。

作为优化方案，在所述初始化步骤中，所述物理不可克隆函数的位数设置为128位，在FPGA上实现128个物理不可克隆函数生成单元。

在所述配置步骤中，对于每一个物理不可克隆函数生成单元中的两个环形振荡器，同时配置四个六输入显示查找表的配置端口，共有从0000到1111的16种配置，得到16组计数器差值；将计数器差值最大时所对应的配置作为最优配置。

作为优化方案，基于环形振荡器的物理不可克隆函数的生成方法还包括温度电压测试步骤：对于生成的物理不可克隆函数，利用温度电压测试检测配置后所述环形振荡器物理不可克隆函数的可靠性。

本发明相对于现有技术的有益效果在于：

1、本发明提出的物理不可克隆函数的生成方法，是用显示查找表（LUT）实现环形振荡器（RO）的逻辑门，通过配置构成环形振荡器（RO）的LUT端口来实现PUF可靠性的快速提升，极大地提高了其在安全应用方面的可靠性，使其可以广泛应用于安全相关领域。

2、本发明提出的物理不可克隆函数的生成方法，与传统的ECC检测方法或温度电压测试方法相比，不需要额外的硬件资源，也无需其他设备，即可在FPGA上实现，且不会有泄露相关重要信息的危险，使得在硬件资源受限的认证系统上面实现高可靠的物理不可克隆函数变为现实。

3、本发明提出的物理不可克隆函数的生成方法，相比于传统的方法，操作简单，具有更高的提升空间，通过配置LUT的端口，可以提升更高的可靠性，适应更为苛刻的环境。

附图说明

图1为本发明物理不可克隆函数的可靠性提升方法的总流程图。

图2为查找表的内部结构示意图。

图3为物理不可克隆函数生成单元的结构示意图。

图4为本发明环形振荡器物理不可克隆函数单元中两RO频率差较小时的跳变概率。

图5为本发明环形振荡器物理不可克隆函数单元中两RO频率差较大时的跳变概率。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施方式仅仅用以解释本发明，并不用于限定本发明。

实施例1：

如图1所示，一种基于环形振荡器的物理不可克隆函数的生成方法，包括如下步骤：

步骤S1，初始化步骤：

设置物理不可克隆函数的位数，利用预设的约束文件定义物理不可克隆函数生成单元在FPGA上的位置，在FPGA上实现若干个物理不可克隆函数生成单元；每个物理不可克隆函数生成单元对应生成物理不可克隆函数的一位；所述物理不可克隆函数生成单元包括两个环形振荡器和两个计数器，每个环形振荡器的输出端对应连接一个计数器；每个环形振荡器包括若干个逻辑门，每个逻辑门由一个显示查找表实现。

步骤S2，配置步骤：

物理不可克隆函数生成单元的输入激励C包括C1和C2两部分；将两个环形振荡器组成一个物理不可克隆函数生成单元的激励作为所述输入激励的C1部分；利用所述显示查找表的端口对两个环形振荡器进行配置，保留相同振荡时间内两个计数器差值最大的一组配置作为最优配置，将所述最优配置作为所述输入激励的C2部分；将所述输入激励存储在非易失性存储器上；该配置对应的一位响应作为所述物理不可克隆函数生成单元的一位输出；所述响应具体是指两环形振荡器振荡次数，也就是两计数器的差值的极性。

传统的环形振荡器(ro)物理不可克隆函数原本的激励是这样的，比如有128个ro（即64个物理不可克隆函数生成单元），那么激励就是[5:0],比如激励为000000时，选择ro1和ro2进行比较，得到一位响应，激励为000001时，选择ro3和Ro4进行比较，得到一位响应，以此类推。在本发明中，传统的激励只是本文激励的一部分，本文的激励还包括使两RO差值最大的最优配置，比如这个最优配置为0000，那么本文激励为000000_0000时，选择ro1和ro2，并且将其端口配置为0000，将计数器的结果进行差值比较，根据极性得到对应的一位响应。

步骤S3，产生步骤：

将存储在非易失性存储器上的输入激励分别添加给所有物理不可克隆函数生成单元中的环形振荡器，得到高度可靠的基于环形振荡器的物理不可克隆函数输出。

下面，结合具体的实验实例对本发明做进一步的详细说明：

本实施例在型号为xc6vlx240t-1ffg1156的FPGA开发板上实现RO-PUF（基于环形振荡器的物理不可克隆函数生成单元），开发板系统工作频率100Mhz，正常工作电压1.0V，正常工作温度25℃，软件使用ISE14.3版本，用于Verilog代码的书写，综合，映射，布局布线，生成bit文件。

在步骤S1中，所述物理不可克隆函数的位数设置为128位，在FPGA上实现128个物理不可克隆函数生成单元RO-PUF，以此为例进行具体说明。

在步骤S2中，对于每一个RO-PUF单元通过显示查找表LUT的端口进行配置，保留相同振荡时间PUF单元两计数器差值最大的一组配置C2作为RO-PUF输入激励的一部分（本发明激励分为两部分：激励C1和激励C2，其中C1用于从256个RO中选择两个RO构成一个PUF单元，C2对应该单元的LUT最佳配置），并将C2存储在非易失性存储器上，该配置对应的一位响应作为PUF的一位输出。

本发明所使用的显示查找表LUT的具体结构不作特别限定，在本实施例中，给出一种LUT的具体结构，如图2所示，该图为六输入显示查找表LUT的结构示意图。LUT的工作原理是，当输入一系列选通信号（A1，A2，A3，A4，A5和A6），LUT的输出被直接导通到一个SRAM配置单元，于是SRAM单元值就是LUT输出状态。对于LUT6（六输入查找表），任何不超过六输入的组合逻辑函数都可以通过对LUT6的端口进行配置等效实现。FPGA查找表（LUT）的内部变化可以由不同输入下的LUT传播延迟的变化产生。例如，图2中的LUT被编译为实现一个非门，其中A4是输入，O是输出。其他输入A1A2A3A5A6认为是无关位，但是它们会影响A4到输出O的传输路径。如图2所示，当A5A6=00和A5A6=11时，LUT的内部传输路径分别在图中以粗实线和粗虚线示出，可以看到，A4到O的传输路径是不同的，所以，通过端口配置可以改变LUT内部的传输路径，利用这一特性配置环形振荡器可以改变其振荡频率，从而达到提高稳定性的目的。

本发明对物理不可克隆函数生成单元的具体结构不作特别限定，在本实施例中，给出一种物理不可克隆函数生成单元的具体结构，包括两个环形振荡器、两个计数器。如图3所示，所述环形振荡器由依次连接一个与非门和三个传输门组成；所述与非门的一个输入端口用于接收所述环形振荡器的输入信号Enable，所述与非门的另一个输入端口与最后一个传输门的输出端口连接。输入信号Enable控制RO的振荡。

所述与非门由一个六输入显示查找表等效实现，该显示查找表的A4端口和A5端口作为与非门的输入端口，A6端口作为与非门的配置端口。

所述传输门由一个六输入显示查找表等效实现，该显示查找表的A5端口作为传输门的输入端口，A6端口作为传输门的配置端口。

为了深入理解PUF输出，由制造失配（竖线条标出）和环境波动（阴影区域）确定的两计数器差值R_i（由振荡频率决定）如图4和图5所示，其中差值R_i遵循类高斯分布。 如图4所示，当制造失配很小时（| Ri |接近0），受环境影响，PUF输出在0和1之间摆动。这意味着当工作条件改变时，PUF单元不能产生可靠的位。在图5所示的补充情况下，由于制造失配很大，环境变化不足以影响PUF输出使其翻转，因此适用于PUF用途。

为使环形振荡器物理不可克隆函数生成单元通过利用器件制造时的工艺偏差输出随机的不可克隆的激励响应序列，所设计的物理不可克隆函数生成单元是对称布局的，即两个环形振荡器在底层的设计结构是相同的，且对称布局等长布线，以使两条路径所对应器件之间的延迟是相同的，从而消除系统偏差，使得环形振荡器的输出响应序列完全由芯片或器件在生产时的不可避免的工艺偏差所决定；当测试信号Enable为高电平时，由于器件在加工制造时工艺偏差的影响，导致两个环形振荡器的传播延迟有偏差，即振荡频率不一样，反应在计数器上的差异就是两计数器的数值不一样，两计数器的数值通过减法器后会得到差值R_i，在不同的配置情况下（共有从0000到1111的16种配置），会得到16组计数器差值R_i，这16组计数器差值R_i中的最大绝对值所对应的配置即为激励C2，其极性（0/1）即为该单元的一位输出响应，该响应是高度可靠的。

在步骤S3中，将存储在非易失性存储器上的激励分别添加给对应的RO单元，其中激励C1用于从258个RO中选取两个RO组成一个PUF单元，激励C2为C1所选取的PUF单元对应的最优端口配置，从而保证该单元产生的输出是高度可靠的。这样，我们可以得到128位高度可靠的RO-PUF输出。

为了测试物理不可克隆函数的可靠性，在本实施例中，还包括：

步骤S4，温度电压测试步骤：

对128位的PUF，预先利用温度电压测试不进行配置时环形振荡器物理不可克隆函数的可靠性，得到其可靠性指数A。

为了进一步提升的可靠性，对PUF单元进行配置之后，不改变其布局布线位置，再次进行温度电压测试来检测可靠性，改变温度主要利用恒温温箱进行试验测试温度范围为20℃~80℃，以10℃递增，改变电压则利用FPGA开发板配套的电压调节模块进行试验，电压变化范围为0.8V~1.2V，以0.1V递增。以此来判断在经过端口配置之后，环形振荡器物理不可克隆函数提升可靠性方法效果如何。

为了进一步测试物理不可克隆函数的可靠性，在本实施例中，还可以进一步包括：

步骤S5，检测步骤：

在经过步骤S1和S2的端口配置之后，环形振荡器物理不可克隆函数的可靠性会有所上升，接下来判断步骤S3产生的PUF输出是否满足物理不可克隆函数的可靠性要求，若不满足，则将LUT的A4作为输入端口，A5和A6作为配置端口，并返回执行步骤S1的初始化步骤。

事实上，经过实际检测，当A5为输入端口，A6为配置端口时，在标准环境下，本发明未出现位翻转，即PUF的输出响应是高度可靠的。

将存储在非易失性存储器上的输入激励分别添加给所有物理不可克隆函数生成单元中的环形振荡器，得到基于环形振荡器的物理不可克隆函数输出响应，其可靠性达到了100%。在本技术领域中，关于可靠性提升，一般要么就是列出温度电压变化下的提升，要么就是列出标准情况下（即温度为20℃，电压为1.0V）的可靠性，然后本发明在标准情况下的稳定性是0%（0%表示绝对稳定，也有的人用100%表示，100%一般表示可靠性，可靠性和稳定性其实是一样的），所以本发明的可靠性可以说是达到了100%。表1为实验结果，

根据表1的实验结果可知：Original RO，为没有配置的原始RO，Config RO为本发明，可以看到在不同的电压下，稳定性（可靠性）都得到了明显提升，在标准情况下，稳定性为0%，即绝对可靠。

本领域的技术人员容易理解，以上仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (1)

1.一种基于环形振荡器的物理不可克隆函数的可靠性提升方法，其特征在于，包括如下步骤：

初始化步骤：

设置物理不可克隆函数的位数，利用预设的约束文件定义物理不可克隆函数生成单元在FPGA上的位置，在FPGA上实现若干个物理不可克隆函数生成单元；每个物理不可克隆函数生成单元对应生成物理不可克隆函数的一位；所述物理不可克隆函数生成单元包括两个环形振荡器和两个计数器，每个环形振荡器的输出端对应连接一个计数器；每个环形振荡器包括若干个逻辑门，每个逻辑门由一个查找表实现；

所述物理不可克隆函数的位数设置为128位，在FPGA上实现128个物理不可克隆函数生成单元；

配置步骤：

物理不可克隆函数生成单元的输入激励C包括C1和C2两部分；将两个环形振荡器组成一个物理不可克隆函数生成单元的激励作为所述输入激励的C1部分；利用显示查找表的端口对两个环形振荡器进行配置，保留相同振荡时间内两个计数器差值最大的一组配置作为最优配置，将所述最优配置作为所述输入激励的C2部分；将所述输入激励存储在非易失性存储器上；该配置对应的一位响应作为所述物理不可克隆函数生成单元的一位输出；所述响应具体是指两环形振荡器振荡次数，也就是两计数器的差值的极性；

在所述配置步骤中，对于每一个物理不可克隆函数生成单元中的两个环形振荡器，同时配置四个六输入显示查找表的配置端口，共有从0000到1111的16种配置，得到16组计数器差值；将计数器差值最大时所对应的配置作为最优配置；

产生步骤：

将存储在非易失性存储器上的输入激励分别添加给所有物理不可克隆函数生成单元中的环形振荡器，得到该环形振荡器的物理不可克隆函数输出；

还包括温度电压测试步骤：

对于生成的物理不可克隆函数，利用温度电压测试检测配置后所述环形振荡器物理不可克隆函数的可靠性；

所述环形振荡器由依次连接一个与非门和三个传输门组成；所述与非门的一个输入端口用于接收所述环形振荡器的输入信号，所述与非门的另一个输入端口与最后一个传输门的输出端口连接；

所述与非门由一个六输入显示查找表等效实现，该显示查找表的A4端口和A5端口作为与非门的输入端口，A6端口作为与非门的配置端口；

所述传输门由一个六输入显示查找表等效实现，该显示查找表的A5端口作为传输门的输入端口，A6端口作为传输门的配置端口。

Images