CN108964650A - 高压隔离泄放电路 - Google Patents

Abstract

本发明公开了一种高压隔离泄放电路，包括：逻辑转换电路、高压隔离电路和泄放电路；其中：逻辑转换电路，用于根据收到的通道控制信号，输出对应的逻辑控制信号到高压隔离电路；高压隔离电路，用于根据逻辑控制信号进行断开或导通；泄放电路，用于根据收到的泄放控制信号进行断开或导通。本发明公开的高压隔离泄放电路，可以满足高压隔离与能量泄放的要求，且结构简单，隔离与稳定性较高。

Description

高压隔离泄放电路

技术领域

本发明涉及石油勘探领域，尤指一种高压隔离泄放电路。

背景技术

现有高压隔离泄放电路采取MOS管双工隔离设计，其需要多个控制开关实现高压隔离电路的导通和断开，使得在控制高压隔离的电路结构上复杂。

发明内容

为了解决上述技术问题，本发明提供了一种高压隔离泄放电路，可以满足高压隔离与能量泄放的要求，且结构简单，隔离与稳定性较高。

为了达到本发明目的，本发明提供了一种高压隔离泄放电路，包括：逻辑转换电路、高压隔离电路和泄放电路；其中：

所述逻辑转换电路，用于根据收到的通道控制信号，输出对应的逻辑控制信号到所述高压隔离电路；

所述高压隔离电路，用于根据所述逻辑控制信号进行断开或导通；

所述泄放电路，用于根据收到的泄放控制信号进行断开或导通。

本发明实施例提供的高压隔离泄放电路，通过一个逻辑转换电路即可实现高压隔离电路的导通与断开，可以满足高压隔离与能量泄放的要求，确保通道接收端存在高压时可以有效隔离保护后级电路，当需要接收信号时通道可以有效导通，将信号输出到后级电路。同时该电路设计结构简单，且电路的隔离与稳定性能较传统设计大大地提高。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。

图1为本发明实施例一提供的高压隔离泄放电路的结构示意图；

图2为本发明实施例二提供的高压隔离泄放电路的结构示意图；

图3为本发明实施例提供的逻辑转换电路的结构示意图；

图4为本发明实施例一提供的流经逻辑转换电路到四个第一MOS管G、S极的信号流程关系图；

图5为本发明实施例二提供的流经逻辑转换电路到四个第一MOS管G、S极的信号流程关系图；

图6为本发明实施例提供的初级高压检测保护电路的结构示意图；

图7为本发明实施例提供的次级高压检测保护电路的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。

在附图的流程图示出的步骤可以在诸如一组井下仪器控制器可执行指令的控制系统中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

图1为本发明实施例一提供的高压隔离泄放电路的结构示意图，如图1所示，本发明实施例提供的高压隔离泄放电路，包括：逻辑转换电路11、高压隔离电路12和泄放电路13。其中，逻辑转换电路11的输出端与高压隔离电路12的输入端连接，高压隔离电路12的输出端和泄放电路13的输出端均用于与输入/输出端连接。

逻辑转换电路11，用于根据收到的通道控制信号，输出对应的逻辑控制信号到高压隔离电路12；高压隔离电路12，用于根据逻辑控制信号进行断开或导通。

本实施例中，逻辑转换电路11的输入端可以直接与外部控制电路连接，以直接获取外部控制电路输出的控制高压隔离电路12的断开或导通的控制信号；逻辑转换电路11的输入端也可以与本发明设置的差分输入芯片连接，以通过差分输入芯片获取外部控制电路输出的控制高压隔离电路12的断开或导通的控制信号。本发明设置的差输入芯片详见下述实施例的描述，此处不再赘述。

其中，外部控制电路可以是地层测试器等测井仪器的主控制器。

需要说明的是，若逻辑转换电路11的输入端直接与外部控制电路连接，则外部控制电路输出的控制高压隔离电路12的断开或导通的控制信号称为通道控制信号；若逻辑转换电路11的输入端通过差分输入芯片与外部控制电路连接，则外部控制电路输出的控制高压隔离电路12的断开或导通的控制信号称为通道差分控制信号，经差分输入芯片转换后的信号称为通道控制信号。

泄放电路13，用于根据收到的泄放控制信号进行断开或导通。

本实施例中，与逻辑转换电路11输入端的连接关系类似，泄放电路13的输入端可以直接与外部控制电路连接，以直接获取外部控制电路输出的控制泄放电路13断开或导通的控制信号；泄放电路13的输入端也可以与本发明设置的差分输入芯片连接，以通过差分输入芯片获取外部控制电路输出的控制泄放电路13断开或导通的控制信号。本发明设置的差分输入芯片详见下述实施例的描述，此处不再赘述。

需要说明的是，若泄放电路13的输入端直接与外部控制电路连接，则外部控制电路输出的控制泄放电路13断开或导通的控制信号称为泄放控制信号；若泄放电路13的输入端通过差分输入芯片与外部控制电路连接，则外部控制电路输出的控制泄放电路13断开或导通的控制信号称为泄放差分控制信号，经差分输入芯片转换后的信号称为泄放控制信号。

在实际应用中，在正负输入端没有高压信号时，通道控制信号为高电平，其经过逻辑转换电路11输出高电平逻辑控制信号到高压隔离电路12，高压隔离电路12导通，以使正负输入端信号有效输出到正负输出端，确保输入信号可以有效输出到后级电路中。

在正负输入端有高压信号时，泄放控制信号为高电平，泄放电路13导通，以使正负输出端接地，有效保护正负输出端后级的电路；此时，通道控制信号为低电平，其经过逻辑转换电路11输出低电平逻辑控制信号到高压隔离电路12，高压隔离电路12断开，以使电路处于高压隔离状态。

在输入端高压发射结束时，通道控制信号为高电平，其经过逻辑转换电路11输出高电平逻辑控制信号到高压隔离电路12，高压隔离电路12导通，以使正负输入端信号有效输出到正负输出端；此时，泄放控制信号为高电平，泄放电路13导通，以使正负输出端接地，有效保护正负输出端后级的电路，起到有效泄放正负输入端高压发射后存在的残余能量的作用。

当残余能量泄放完成后，泄放控制信号为低电平，泄放电路13断开；此时，通道控制信号为高电平，使高压隔离电路12导通，电路处于信号接收状态，将正负输入端信号有效输出到正负输出端，以供后级前置放大电路处理。

当接收完信号后，泄放控制信号为低电平，确保泄放电路13断开；通道控制信号也为低电平，以使高压隔离电路12断开，此时电路处于空闲状态。

本发明实施例提供的高压隔离泄放电路13，通过一个逻辑转换电路11即可实现高压隔离电路12的导通与断开，可以满足高压隔离与能量泄放的要求，确保通道接收端存在高压时可以有效隔离保护后级电路，当需要接收信号时通道可以有效导通，将信号输出到后级电路。同时该电路设计结构简单，且电路的隔离与稳定性能较传统设计大大地提高。

图2为本发明实施例二提供的高压隔离泄放电路13的结构示意图，如图2所示，在图1所示实施例的基础上，本发明实施例提供的高压隔离泄放电路13，还包括：差分输入芯片14。其中，差分输入芯片14的输出端分别逻辑控制电路的输入端和泄放电路13的输入端连接，差分输入芯片14的输入端用于与外部控制电路连接。

差分输入芯片14，用于将外部控制电路输出的通道差分控制信号转换为通道控制信号，并通道控制信号发送给逻辑转换电路11；以及，

将外部控制电路输出的泄放差分控制信号转换为泄放控制信号，并将所示泄放控制信号发送给泄放电路13。

具体的，本发明实施例提供的高压隔离泄放电路13的输入通过一个差分输入芯片14接收来至外部控制电路的通道差分控制信号以及泄放差分控制信号，并通过差分输入芯片14转换成对应的单端通道控制信号(也可以称为通道开关控制信号)或泄放控制信号(差分输入芯片14的单端输出逻辑与差分输入信号逻辑相同)，分别输入到逻辑转换电路11和泄放电路13。通道控制信号输入到逻辑转换电路11中进行逻辑电平转换控制，然后经逻辑转换电路11输出逻辑控制信号，分别接到连接正负(信号)输入端的高压隔离电路12上，以控制高压隔离电路12的导通与断开操作。有效起到当正负输入端有高压信号时，高压隔离电路12断开；当正负输入端没有高压信号时，将高压隔离电路12有效导通，将正负输入信号有效输出到正负输出端，以确保输入信号可以有效输出到后级电路中。

本发明实施例中，为了避免直接接收外部控制电路的控制信号时，由于长距离传输而产生噪声干扰。本发明实施例通过设置差分输入芯片14，通过差分输入芯片14接收外部控制电路的控制信号，可以将外部控制电路的差分控制信号转换为同逻辑的单通道的通道控制信号，传到电路中，抗干扰能力增强。

进一步地，如图2所示，高压隔离电路12包括：4个第一金属氧化物半导体场效应管((Metal-Oxide-Semiconductor Field-Effect Transistor，简称MOSFET，缩写为MOS管)，每两个第一MOS管为一组，其中一组连接到正极输入/输出端，另一组连接到负极输入/输出端；每一组中两个第一MOS管的源极S极相连，漏极D极分别连接到输入端和输出端；

每一个第一MOS管的栅极G极和S极均分别与逻辑转换电路11连接；逻辑转换电路11输出四路G极逻辑控制信号和四路S极逻辑控制信号，分别传输到四个第一MOS管的G、S极上，以控制四个第一MOS管的断开或导通。

具体的，本发明实施例中可以将两个第一MOS管通过S极串联在一起，可以提高高压隔离电路12的承受高压。在实际应用中，在高压导电，一个MOS管承受1000v的DS压差，而实际电压甚至可达1200v。本实施例中，两个第一MOS管一串，每个第一MOS管就没有太大的高压。

本实施例中，差分输入芯片14接收来至外部控制电路的通道差分控制信号，将通道差分控制信号转换成对应的单端通道控制信号，输入到逻辑转换电路11。通道控制信号输入到逻辑转换电路11中进行逻辑电平转换控制，然后经逻辑转换电路11输出四路第一MOS管(Q3、Q4、Q7、Q8)G、S极控制信号，分别接到连接正负(信号)输入端的四个第一MOS管(Q3、Q4、Q7、Q8)G、S极上，以控制四个第一MOS管(Q3、Q4、Q7、Q8)的导通与断开操作。有效起到当正负输入端有高压信号时，四个第一MOS管(Q3、Q4、Q7、Q8)断开；当正负输入端没有高压信号时，将四个第一MOS管(Q3、Q4、Q7、Q8)有效导通，将正负输入信号有效输出到正负输出端，以确保输入信号可以有效输出到后级电路中。

进一步地，在图2所示实施例中，泄放电路13包括：2个第二MOS管，两个第二MOS管的S极相连，并通过0欧姆电阻连接到地；其中一个第二MOS管连接到正极输入/输出端，另一个第二MOS管连接到负极输入/输出端；每一个第二MOS管的G极用于接收泄放控制信号。

具体的，第二MOS管的S极通过0欧姆电阻连接到地，以使第二MOS管导通时正负输出端接地，有效保护正负输出端后级的电路。

本实施例中，差分输入芯片14接收来至外部控制电路的泄放差分控制信号，将泄放差分控制信号转换成对应的泄放控制信号，输入到泄放电路13，有效控制两个第二MOS管(Q9A/B)的导通或断开操作。有效起到当正负输入端没有高压信号时，两个第二MOS(Q9A/B)断开；当正负输入端有高压信号时，将两个第二MOS(Q9A/B)有效导通，以使正负输出端接地，有效保护正负输出端后级的电路。

在实际应用中，在正负输入端没有高压信号时，外部控制电路输出通道差分控制信号为高电平到差分输入芯片14，差分输入芯片14将差分控制信号转化为通道控制信号，其经过逻辑转换电路11输出四路高电平逻辑控制信号到四个第一MOS管的G、S极上，四个第一MOS管导通，以使正负输入端信号有效输出到正负输出端，确保输入信号可以有效输出到后级电路中。

在正负输入端有高压信号时，外部控制电路输出泄放差分控制信号为高电平到差分输入芯片14，差分输入芯片14将泄放差分控制信号转化为泄放控制信号，2个第二MOS管(Q9A/B)导通，以使正负输出端接地，有效保护正负输出端后级的电路；此时，外部控制电路输出通道差分控制信号为低电平到差分输入芯片14，差分输入芯片14将通道差分控制信号转化为通道控制信号，其经过逻辑转换电路11输出四路低电平逻辑控制信号到四个第一MOS管的G、S极上，四个第一MOS管断开，以使电路处于高压隔离状态。

在输入端高压发射结束时，外部控制电路输出通道差分控制信号为高电平到差分输入芯片14，差分输入芯片14将通道差分控制信号转化为通道控制信号，其经过逻辑转换电路11输出四路高电平逻辑控制信号到四个第一MOS管的G、S极上，四个第一MOS管导通，以使正负输入端信号有效输出到正负输出端；此时，外部控制电路输出泄放差分控制信号为高电平到差分输入芯片14，差分控制信号将泄放差等控制信号转化为泄放控制信号，2个第二MOS管导通，以使正负输出端接地，有效保护正负输出端后级的电路，起到有效泄放正负输入端高压发射后存在的残余能量的作用。

当残余能量泄放完成后，外部控制电路输出的泄放差分控制信号为低电平，输出到差分输入芯片14，差分输入芯片14将泄放差分控制信号转化为泄放控制信号，使Q9A/B两个第二MOS管断开；此时，外部控制电路输出的通道差分控制信号为高电平，输出到差分输入芯片14，差分输入芯片14将泄放差分控制信号转化为泄放控制信号，使四个第一MOS管(Q3、Q4、Q7、Q8)导通，电路处于信号接收状态，将正负输入端信号有效输出到正负输出端，以供后级前置放大电路处理。

当接收完信号后，外部控制电路输出的泄放差分控制信号为低电平，确保Q9A/B两个第二MOS管断开，外部控制电路输出的通道差分控制信号也为低电平，以使四个第一MOS管(Q3、Q4、Q7、Q8)断开，此时，电路处于空闲状态。

进一步地，如图2所示，高压隔离泄放电路13还包括：初级高压检测保护电路15，初级高压检测保护电路15的输入端连接到正负输入端，初级高压检测保护电路15的输出端与逻辑转换电路11连接。

初级高压检测保护电路15，用于在正负输入端有高压信号时，输出初级高压检测保护信号到逻辑转换电路11。

逻辑转换电路11，还用于在接收到初级高压检测保护信号后，输出四路控制低电平信号到四个第一MOS管的G、S极上，将四个第一MOS管断开。

为了避免现有技术中，在正负输入端的输入信号存在高电平的干扰信号，而使第一MOS管时而导通时而断开的缺陷。本实施例中，初级高压检测保护电路15连接正负输入端，当正负输入端存在高压信号时，能有效输出初级高压检测保护信号到逻辑转换电路11，逻辑转换电路11接到此信号后，无论当前通道控制信号是什么逻辑关系，都强制输出四路低电平逻辑控制信号(Q3、Q8的G、S极控制信号及Q4、Q7的G、S极控制信号)到四个第一MOS管(Q3、Q4、Q7、Q8)G、S极上，将此四个第一MOS管断开，以避免高压信号因意外输出到正负输出端，保护后级前置放大电路的安全。

本发明实施例提供的高压隔离泄放电路13，通过设置初级高压检测保护电路15，实现对高压异常信号的保护功能，以使高压隔离泄放电路13具备异常高压临时保护机制，不易受到外界信号干扰，从而有效确保对后级电路的保护，大大提高的高压隔离与泄放电路13的稳定性。

进一步地，如图2所示，高压隔离泄放电路13还包括：次级高压检测保护电路16，次级高压检测保护电路16的输入端连接到正负输出端，次级高压检测保护电路16的输出端与逻辑转换电路11连接；其中：

次级高压检测保护电路16，用于在正负输出端有高压信号时，输出次级高压检测保护信号到逻辑转换电路11。

逻辑转换电路11，还用于在接收到次级高压检测保护信号后，输出四路低电平控制信号到四个第一MOS管的G、S极上，将四个第一MOS管断开。

为了避免现有技术中，当电路因意外情况导致输入端高压信号通过四个第一MOS管D、S极意外输入到正负输出端，导致正负输出端存在高压信号的缺陷。本实施例中，次级高压检测保护电路16连接正负输出端，当电路因意外情况导致输入端高压信号通过四个MOS管D、S极意外输入到正负输出端，导致正负输出端存在高压信号时，也能有效输出次级高压检测保护信号到逻辑转换电路11，逻辑转换电路11接到此信号后，无论当前通道差分控制信号是什么逻辑关系，都强制输出四路低电平逻辑控制信号(Q3、Q8的G、S极控制信号及Q4、Q7的G、S极控制信号)到四个第一MOS管(Q3、Q4、Q7、Q8)G、S极上，将此四个第一MOS管断开，以强制输入端的高压信号与正负输出端断开，保护后级前置放大电路的安全。

需要说明的是，本发明实施例中，可单独设置初级高压检测保护电路15或次级高压检测保护电路16；也可以同时设置初级高压检测保护电路15和次级高压检测保护电路16。

本发明实施例提供的高压隔离泄放电路13，通过设置次级高压检测保护电路16，实现对高压异常信号的保护功能，以使高压隔离泄放电路13具备异常高压临时保护机制，不易受到外界信号干扰，从而有效确保对后级电路的保护，大大提高的高压隔离与泄放电路13的稳定性。

进一步地，图3为本发明实施例提供的逻辑转换电路11的结构示意图，如图3所示，逻辑转换电路11，包括：依次连接的第一与非门U2D、低通滤波器、第一非门U3F、第一高通滤波器、第一非门芯片(如图3中的U5和U7)、第一变压器(如图3中的T2和T4)、第一二极管(如图3中的D20和D23)、第二二极管(如图3中的D26和D28)、第三二极管(如图3中的D21和D24)、第一电容(如图3中的C35和C34)和结型场效应管(如图3中的Q5和Q6)，第一非门芯片、第一变压器、第一二极管、第二二极管、第三二极管、第一电容和结型场效应管均为两个，第一变压器为双绕组变压器；其中：

第一与非门U2D分别与逻辑转换电路11和初级高压检测保护电路15连接；

每一个第一非门芯片的输入端均与第一高通滤波器的输出端相连，每一个第一非门芯片的输出端与一个第一变压器的输入端连接。

每一个第一变压器的第一绕组输出端分别与一个第一二极管的正极和一个第二二极管的正极连接，第一二极管与第二二极管并联；第一二极管的负极和第二二极管的负极均分别与四个第一MOS管的G极连接，其中一个第一二极管(如图3中D20)的负极和第二二极管(如图3中的D26)的负极均分别与连接在正输入/输出端的两个第一MOS管(如图3中Q4和Q7)的G极连接，另一个第一二极管(如图3中D23)的负极和第二二极管(如图3中D28)的负极均分别与连接在负输入/输出端的两个第一MOS管(如图3中Q3和Q8)的G极连接。

每一个第一变压器的第二绕组输出端与一个第三二极管的负极连接，每一个第三二极管的正极分别与一个第一电容的负极和一个结型场效应管的G极连接，每一个第一电容的正极分别与一个结型场效应管的D极连接。

一个结型场效应管的D极与两个第一MOS管的G极连接，其中一个结型场效应管(如图3中的Q5)的D极与连接在正输入/输出端的两个第一MOS管(如图3中Q4和Q7)的G极连接，另一个结型场效应管(如图3中的Q6)的D极与连接在负输入/输出端的两个第一MOS管(如图3中Q3和Q8)的G极连接。

可选的，低通滤波器包括电阻R9和电容C13，电阻R9的一端与第一与非门U2D的输出端连接，电阻R9的另一端分别与电容C13的一端和第一非门U3F的输入端连接，电容C13的另一端接地。其中，电阻R9的大小可以为205欧姆(Ω)，电容C13的大小可以为1纳法(nf)。

可选的，第一高通滤波器包括电容C20和电阻R16，电容C20的一端与第一非门U3F的输出端连接，电容C20的另一端分别与电阻R16的一端和第一非门芯片的输入端连接，电阻R16的另一端接地。其中，电容C20的大小可以为0.1微法(μF)，电阻R16的大小可以为178Ω。

可选的，第一非门芯片(如图3中U5和U7)可以选用TC4429芯片，TC4429芯为驱动能力较强的非门芯片。

可选的，结型场效应管(如图3中Q5和Q6)可以选用2N4392。

可选的，第一电容(如图3中的C35和C34)的大小可以为4700皮法(pf)。

本实施例中，如图3所示，外部控制电路输出通道差分控制信号，经过差分输入芯片14转换成通道控制信号(也可以称为通道开关控制信号)，输入到第一与非门U2D的输入端，U2D另外一端接初级高压检测保护信号，正常情况下初级高压检测保护信号为高电平。

在实际应用中，图4为本发明实施例一提供的流经逻辑转换电路11到四个第一MOS管G、S极的信号流程关系图，如图4所示，外部控制电路输出通道差分控制信号，经过差分输入芯片14转换成通道控制信号(也可以称为通道开关控制信号)输入到第一与非门U2D的输入端，其流经逻辑转换电路11的逻辑关系在图4中可以明确获知。根据图4信号流程关系图所示，当通道差分控制信号(正脉冲信号)经差分输入芯片14转换成相同逻辑的单端通道控制信号(正脉冲信号)，输入到逻辑转换电路11的U2D输入端后，U2D输出反相成负脉冲信号。经过电阻R9(205欧姆)和电容C13(1nf)组成的低通滤波器滤除高频尖刺干扰后，经过第一非门U3F非门又重新转换成正脉冲信号输出(U3F输出端信号)，此信号通过电阻R14(365欧姆)和电容C16(10nf)组成的低通滤波器滤除高频尖刺干扰后输入到U2A的输入一端，以及通过电容C20(0.1uf)和电阻R16(178欧姆)组成的高通滤波器后，转换成如图4中所示的U5输入端信号波形(一个正脉冲微分信号和一个负脉冲微分信号)，其中的负脉冲微分信号被二极管D13反相钳位到低电平(地电平)，实际只有正脉冲微分信号输入到U5输入端。U5将此正脉冲微分信号反相成如图4中的U5输出端负脉冲信号，变压器T2一端接+5v，此时T2变压器初级实际输入信号为图4所示T2变压器初级正脉冲信号。变压器T2初次级比为1:5:5，此T2变压器初级正脉冲信号经过变压器T2升压到+15V逻辑。当如图4所示T2变压器初级信号变为高电平时，T2变压器次级上半部分会感应一个+15V逻辑的高电平通过第一二极管D20对Q4、Q7的G、S极进行充电，而Q4、Q7的G、S极电压只要超过5V即有效导通，此时Q4、Q7的G、S极电压如图4所示升为+15V高电平，从而使Q4、Q7管子处于导通状态；同时T2变压器次级下半部分也会感应一个+15V逻辑的高电平对电容C35(4700pf)的+/-极进行充电，保持C35的+/-极为高电平，从而使结型场效应管Q5的D、S极处于断开状态。

同理，Q3、Q8的电路控制结构与Q4、Q7相同，其逻辑关系分析也与其相同，不再叙述。

进一步地，如图3所示，逻辑转换电路11，还包括：两个第二电容(如图3中的C37和C38)和两个第一电阻(如图3中的R28和R29)，每一个结型场效应管通过一个第二电容和一个第一电阻与两个第一MOS管连接，第二电容和第一电阻并联；其中：

一个第二电容的正极和一个第一电阻的一端均分别与一个结型场效应管的D极连接，一个第二电容的负极与两个第一MOS管的S极连接，一个第一电阻的另一端与两个第一MOS管的G极连接。

可选的，第二电容(如图3中的C37和C38)的大小可以为10nf，第一电阻(如图3中的R28和R29)的大小可以为25Ω。

本实施例中，如图3所示，为增大四个第一MOS管中输入端和输出端之间每两个第一MOS管的G、S极间分布电容，确保G、S极上充电高电平保持长时间稳定，特别增加第二电容和第一电阻并联在G、S极上，以增加输入端和输出端之间每两个第一MOS管的G、S极间并联电容值。

本实施例以Q4、Q7为例进行阐述，为增大Q4、Q7的G、S极间分布电容，确保G、S极上充电高电平保持长时间稳定，特别增加R28(25欧姆)，C37(10nf)并联在G、S极上，以增加Q4、Q7的G、S极间并联电容值。当T2变压器初级信号从高电平变为低电平时，Q4、Q7的G、S极信号因D20和D26两个反向二极管以及Q5的D、S极处于断开状态存在，没有直接放电回路，只能通过G、S极间分布电阻(阻值通常很大)缓慢放电，因此Q4、Q7的G、S极信号将保持+15V逻辑的高电平非常缓慢地下降，通常从+15v下降到+5v电平的时间会很长，与此同时因反向二极管D21存在，C35的+/-极充电后高电平没有直接放电回路，因而将保持高电平状态确保Q5持续保持断开状态，因而确保在此期间Q4、Q7管子始终处于导通状态。

同理，Q3、Q8的电路控制结构与Q4、Q7相同，其逻辑关系分析也与其相同，不再叙述。

进一步地，如图3所示，逻辑转换电路11还包括：第二与非门U2A、第三与非门U2C、第二非门U3E、第二高通滤波器、第二非门芯片(如图3中U6和U8)、第二变压器(如图3中T1和T3)、第四二极管(如图3中D27和D29)、第五二极管(如图3中D22和D25)、第二电阻(如图3中R25和R26)和第三MOS管(如图3中Q1和Q2)，第二非门芯片、第二变压器、第四二极管、第五二极管和第三MOS管均为两个，第二变压器为单绕组变压器；其中：

第三与非门的输入端分别与第二与非门和第二非门的输出端连接，第二与非门的输入端与次级高压检测保护电路16连接，第二非门的输入端与第一与非门的输出端连接；

第三与非门的输出端与高通滤波器的输入端连接，高通滤波器的输出端与每一个第二非门芯片的输入端连接，每一个第二非门芯片的输出端与一个第二变压器的输入端连接；

每一个第二变压器的输出端分别与一个第四二极管的正极、一个第二电阻的一端、一个第五二极管的负极和一个第三MOS管的S极连接，每一个第三MOS管的S极还与一个第三二极管的正极连接；

每一个第四二极管的负极、第二电阻的另一端、第五二极管的正极均与一个第三MOS管的G极连接；

其中一个第三MOS管(如图3中的)的D极与连接在正输入/输出端的两个第一MOS管的S极连接，另一个第三MOS管的D极与连接在负输入/输出端的两个第一MOS管的S极连接。

可选的，第二非门芯片(如图3中U6和U8)可以选用TC4429芯片，TC4429芯为驱动能力较强的非门芯片。

可选的，第二电阻(如图3中R25和R26)的大小可以为1千欧姆(KΩ)。

本实施例中，U2A输入一端接次级高压检测保护信号，正常情况下，此次级高压检测保护信号为低电平。

在实际应用中，图5为本发明实施例二提供的流经逻辑转换电路11到四个第一MOS管G、S极的信号流程关系图，如图5所示，U3E输出信号为通道差分控制信号及后续输出的通道控制信号(也可以称为通道开关控制信号)保持同逻辑关系，具体波形如图5所示。次级高压检测保护信号一般为低电平，只有当存在高压发射保护时才变为高电平，当电路正常工作时，因次级高压检测保护信号保持低电平，因此U2A输出为高电平信号，U2C输出为U3E输出的反相信号脉冲。经过R15(196欧姆)和C21(33nf)组成的高通滤波器后，转换成如图5中所示的U6输入端信号波形(一个正脉冲微分信号和一个负脉冲微分信号)，其中的负脉冲微分信号被二极管D12反相钳位到低电平(地电平)，实际只有正脉冲微分信号输入到U6输入端。U6将此正脉冲微分信号反相成如图5中的U6输出端负脉冲信号，变压器T1一端接+5v，此时T1变压器初级实际输入信号为图5所示T1变压器初级正脉冲信号。变压器T1初次级比为1:5，此T1变压器初级正脉冲信号经过变压器T2升压到+15V逻辑输出到次级。T1变压器初次级同名端是反向的，当T1变压器初级如图5所示升压到高电平时，T1次级信号通过D22传输到Q1的G、S极，对其G、S极间分布电容进行正向高电平充电，D27为15v反向稳压二极管，确保充电过程中Q1的G、S极电压不超过15v保护Q1，此时Q1立即导通。Q1导通后对C35电容的+/-极进行快速瞬时放电，C35+/-极放电瞬时完成后致使Q5的G、S极为低电平，从而导通Q5的D、S极，此时Q5导通后将对C37两端高电平电压和Q4、Q7的G、S极两端维持的高电平电压快速放电，致使如图,5所示Q4、Q7的G、S极电压在T1变压器初级信号变为高电平的上升沿处完成放电变为低电平，从而使Q4、Q7处于断开状态。当T1变压器初级信号如图5所示从高电平变为低电平信号时，Q1的G、S极电压通过R25(1K欧姆)快速放电而导致Q1处于断开状态。

同理，Q3、Q8的电路控制结构与Q4、Q7相同，其逻辑关系分析也与其相同，不再叙述。

本发明实施例提供的高压隔离泄放电路13，通过隔离变压器(如图3中T1、T2、T3和T4四个隔离变压器)，有效实现第一MOS管G、S极的浮地逻辑控制，消除受发射时地线干扰影响。从而可以避免现有高压隔离泄放电路13采取MOS管双工隔离设计，需要多个控制开关实现高压隔离电路12的导通与断开，且发射时极易受到地线干扰导致MOS管误导通，烧毁后续连接电路及第一MOS管G、S极控制电路，控制高压隔离的电路结构上复杂的缺陷。

进一步地，在上述实施例中，逻辑转换电路11根据收到的通道控制信号，输出对应的逻辑控制信号到高压隔离电路12，包括：

在通道控制信号变成高电平的上升沿处，输出导通高压隔离电路12的逻辑控制信号；在通道控制信号变成低电平的下降沿处，输出断开高压隔离电路12的逻辑控制信号；

相应地，高压隔离电路12根据所示逻辑控制信号进行断开或导通包括：在逻辑转换电路11输出导通高压隔离电路12的逻辑控制信号时，高压隔离电路12导通，以使正负输入端信号有效输出到正负输出端；在逻辑转换电路11输出断开高压隔离电路12的逻辑控制信号时，高压隔离电路12断开，以使正负输入端信号与正负输出端有效隔离。

泄放电路13根据收到的泄放控制信号进行断开后导通包括：在泄放控制信号为高电平时，泄放电路13导通；在泄放控制信号为低电平时，泄放电路13断开。

本实施例中，通过图3和图5所示的信号流程关系图，及以上逻辑关系分析可以看出，当外部控制电路输出的通道差分控制信号，经过差分输入芯片14转换成通道控制信号(也可以称为通道开关控制信号)，再输入到逻辑转换电路11后，最终效果为：在通道差分控制信号变成高电平的上升沿处，Q4、Q7、Q3、Q8因逻辑转换电路11控制而有效导通，从而使正负输入端信号有效输出到电路的正负输出端。在通道差分控制信号变成低电平的下降沿处Q4、Q7、Q3、Q8有效断开，从而使电路正负输入端信号与电路的正负输出端有效隔离。通过此逻辑转换电路11搭建，能够有效将外部控制电路输出的通道差分控制信号，通过其上升沿和下降沿的变换来实际控制Q4、Q7、Q3、Q8的通断操作。

本发明实施例提供的高压隔离泄放电路13，逻辑转换电路11以沿触发，以控制高压隔离电路12的导通或断开，使得高压隔离泄放电路13不易受到外界的干扰。

需要说明的是，图2和图3中TD9944TG_SO-8、STFV4N150_TO-220FH和BSS123_SOT-23表示相应MOS管的型号，R0805表示相应电阻的型号。图2和图3中第一MOS管Q4、Q7、Q3、Q8连接的TP7和TP8，以及，第二MOS管Q9A/B连接的TP9，其均为待扩展功能的标识，其具体功能和结构可根据实际情况而定，本实施例在此不进行限定和赘述。

本发明实施例提供的高压隔离泄放电路13，设计了初、次级高压检测保护电路16，有效保护该电路，在正、负输入端存在高压信号时，无论当前的通道差分控制信号是什么逻辑关系，都强制将Q4、Q7、Q3、Q8断开，以保护后级电路。

进一步地，初级高压检测保护电路15连接正、负输入端，当电路正、负输入端存在高压信号时，初级高压检测保护电路15将立刻输出低电平的初级高压检测保护信号，输入到图3和图5中的U2D输入端，无论此时通道开关控制信号是否为高，都将强制确保U2D的两个输入端相与运算后变为低电平，根据以上信号逻辑分析关系，将强制把Q4、Q7、Q3、Q8四个MOS管断开。

图6为本发明实施例提供的初级高压检测保护电路15的结构示意图，如图6所示，D2、D4可以选用IN914B，D3、D4、D5可以选用M1MA152稳压二极管，U4可以选用AD790比较器，U3C为非门。

当电路正、负输入端存在高压信号时，通过R5(200K欧姆)、R6(200K欧姆)、R7(3.3K欧姆)和R8(3.3K欧姆)K进行高压分压操作，将正负输入端的高压信号衰减到低压信号，再通过二极管D2、D1进行全波整流。其中，D3、D4、D5为前置导通电压1.2v的稳压二极管，通过三级串联确保二极管D2、D1进行全波整流输出的电压信号限压到3.6v，然后输出到C12(560pf)、R11(10K欧姆)进行低通滤波处理，得到一个低压直流电压信号。该低压直流电源信号输入到比较器U4正输入端，U4负输入端连接由正5v电源通过R10(5.11K欧姆)和R12(221欧姆)组成的分压电阻网络得到一个比较电压值，同时通过C15(0.1uf)滤波输出到U4负输入端。U4输出到U3C非门电路。当电路正、负输入端存在高压信号时，U4输出高电平，U3C输出低电平初级高压检测保护信号到逻辑电路U2D，强制断开四个第一MOS管，保护后级电路。当电路正、负输入端没有高压信号时，U4输出低电平，U3C输出高电平初级高压检测保护信号到逻辑电路U2D。

进一步地，图7为本发明实施例提供的次级高压检测保护电路16的结构示意图，如图7所示，次级高压检测保护电路16结构图与初级高压检测保护电路15结构相同，图7中D18、D19可以选用IN914B，D34、D35、D36可以选用M1MA152稳压二极管，U9可以选用AD790比较器。

当电路因意外情况，初级保护电路出现故障而失效，四个第一MOS管Q4、Q7、Q3、Q8意外导通高压到正、负输出端时，正、负输出端存在高压信号时，通过R51(200K欧姆)、R52(200K欧姆)、R53(3.3K欧姆)和R54(3.3K欧姆)进行高压分压操作，将正负输出端的高压信号衰减到低压信号，再通过二极管D18、D19进行全波整流。其中，D34、D35、D36为前置导通电压1.2v的稳压二极管，通过三级串联确保二极管D18、D19进行全波整流输出的电压信号限压到3.6v，然后输出到C33(560pf)、R24(10K欧姆)进行低通滤波处理，得到一个低压直流电压信号。该低压直流电压信号输入到比较器U9正输入端，U9负输入端连接由正5v电源通过R23(5.11K欧姆)和R18(221欧姆)组成的分压电阻网络得到一个比较电压值，同时通过C32(0.1uf)滤波输出到U9负输入端。当电路正、负输出端存在高压信号时，U9输出高电平次级高压检测保护信号到逻辑电路U2A，强制断开四个第一MOS管，保护后级电路。当电路正、负输出端没有高压信号时，U9输出低电平次级高压检测保护信号到逻辑电路U2A。

通过以上电路结构设计，有效起到了高压隔离与泄放作用。且目前该高压隔离泄放电路已经应用在核磁测井仪器中，效果良好。

本发明公开的高压隔离泄放电路，其具有结构简单，稳定性高，且不易受到外界信号干扰；同时具备异常高压临时保护机制，从而有效确保对后级电路的保护，大大提高的高压隔离与泄放电路的稳定性。避免了现有高压隔离泄放电路采取MOS管双工隔离设计，在控制高压隔离的电路结构上复杂，且缺乏对高压异常信号的保护功能，容易受到外界的干扰，存在异常导通风险，从而烧毁后级前置放大电路及相关逻辑控制电路的缺陷。

本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。

Claims (10)

1.一种高压隔离泄放电路，其特征在于，包括：逻辑转换电路、高压隔离电路和泄放电路；其中：

所述逻辑转换电路，用于根据收到的通道控制信号，输出对应的逻辑控制信号到所述高压隔离电路；

所述高压隔离电路，用于根据所述逻辑控制信号进行断开或导通；

所述泄放电路，用于根据收到的泄放控制信号进行断开或导通。

2.根据权利要求1所述的高压隔离泄放电路，其特征在于，所述逻辑转换电路根据收到的通道控制信号，输出对应的逻辑控制信号到所述高压隔离电路，包括：

在所述通道控制信号变成高电平的上升沿处，输出导通所述高压隔离电路的逻辑控制信号；

在所述通道控制信号变成低电平的下降沿处，输出断开所述高压隔离电路的逻辑控制信号；

相应地，所述高压隔离电路根据所示逻辑控制信号进行断开或导通包括：

在所述逻辑转换电路输出导通所述高压隔离电路的逻辑控制信号时，所述高压隔离电路导通，以使正负输入端信号有效输出到正负输出端；

在所述逻辑转换电路输出断开所述高压隔离电路的逻辑控制信号时，所述高压隔离电路断开，以使正负输入端信号与正负输出端有效隔离。

3.根据权利要求1或2所述的高压隔离泄放电路，其特征在于，所述高压隔离泄放电路还包括：差分输入芯片；

所述差分输入芯片，用于将外部控制电路输出的通道差分控制信号转换为所述通道控制信号，并所述通道控制信号发送给所述逻辑转换电路；以及，

将外部控制电路输出的泄放差分控制信号转换为所述泄放控制信号，并将所示泄放控制信号发送给所述泄放电路。

4.根据权利要求3所述的高压隔离泄放电路，其特征在于，所述高压隔离电路包括：4个第一金属氧化物半导体场效应管MOS管，每两个第一MOS管为一组，其中一组连接到正极输入/输出端，另一组连接到负极输入/输出端；每一组中两个第一MOS管的源极S极相连，漏极D极分别连接到输入端和输出端；

每一个第一MOS管的栅极G极和S极均分别与所述逻辑转换电路连接；所述逻辑转换电路输出四路G极逻辑控制信号和四路S极逻辑控制信号，分别传输到四个第一MOS管的G、S极上，以控制四个第一MOS管的断开或导通。

5.根据权利要求4所述的高压隔离泄放电路，所述泄放电路包括：2个第二MOS管，两个第二MOS管的S极相连，并通过0欧姆电阻连接到地；其中一个第二MOS管连接到正极输入/输出端，另一个第二MOS管连接到负极输入/输出端；

每一个第二MOS管的G极用于接收所述泄放控制信号。

6.根据权利要求4或5所述的高压隔离泄放电路，其特征在于，所述高压隔离泄放电路还包括：初级高压检测保护电路，所述初级高压检测保护电路的输入端连接到正负输入端，所述初级高压检测保护电路的输出端与所述逻辑转换电路连接；其中：

所述初级高压检测保护电路，用于在正负输入端有高压信号时，输出初级高压检测保护信号到所述逻辑转换电路；

所述逻辑转换电路，还用于在接收到所述初级高压检测保护信号后，输出四路控制低电平信号到四个第一MOS管的G、S极上，将四个第一MOS管断开。

7.根据权利要求6所述的高压隔离泄放电路，其特征在于，所述逻辑转换电路，包括：依次连接的第一与非门、低通滤波器、第一非门、第一高通滤波器、第一非门芯片、第一变压器、第一二极管、第二二极管、第三二极管、第一电容和结型场效应管，所述第一非门芯片、所述第一变压器、所述第一二极管、所述第二二极管、所述第三二极管、所述第一电容和所述结型场效应管均为两个，所述第一变压器为双绕组变压器；其中：

所述第一与非门分别与所述逻辑转换电路和所述初级高压检测保护电路连接；

每一个所述第一非门芯片的输入端均与所述第一高通滤波器的输出端相连，每一个所述第一非门芯片的输出端与一个所述第一变压器的输入端连接；

每一个所述第一变压器的第一绕组输出端分别与一个所述第一二极管的正极和一个所述第二二极管的正极连接，所述第一二极管与所述第二二极管并联；所述第一二极管的负极和所述第二二极管的负极均分别与四个第一MOS管的G极连接，其中一个所述第一二极管的负极和所述第二二极管的负极均分别与连接在正输入/输出端的两个第一MOS管的G极连接，另一个所述第一二极管的负极和所述第二二极管的负极均分别与连接在负输入/输出端的两个第一MOS管的G极连接；

每一个所述第一变压器的第二绕组输出端与一个所述第三二极管的负极连接，每一个所述第三二极管的正极分别与一个所述第一电容的负极和一个所述结型场效应管的G极连接，每一个所述第一电容的正极分别与一个所述结型场效应管的D极连接；

一个所述结型场效应管的D极与两个第一MOS管的G极连接，其中一个所述结型场效应管的D极与连接在正输入/输出端的两个第一MOS管的G极连接，另一个所述结型场效应管的D极与连接在负输入/输出端的两个第一MOS管的G极连接。

8.根据权利要求7所述的高压隔离泄放电路，其特征在于，所述逻辑转换电路，还包括：两个第二电容和两个第一电阻，每一个所述结型场效应管通过一个所述第二电容和一个所述第一电阻与两个第一MOS管连接，所述第二电容和所述第一电阻并联；其中：

一个所述第二电容的正极和一个所述第一电阻的一端均分别与一个所述结型场效应管的D极连接，一个所述第二电容的负极与两个第一MOS管的S极连接，一个所述第一电阻的另一端与两个第一MOS管的G极连接。

9.根据权利要求7或8所述的高压隔离泄放电路，其特征在于，所述高压隔离泄放电路还包括：次级高压检测保护电路，所述次级高压检测保护的输入端连接到正负输出端，所述次级高压检测保护电路的输出端与所述逻辑转换电路连接；其中：

所述次级高压检测保护电路，用于在正负输出端有高压信号时，输出次级高压检测保护信号到所述逻辑转换电路；

所述逻辑转换电路，还用于在接收到所述次级高压检测保护信号后，输出四路低电平控制信号到四个第一MOS管的G、S极上，将四个第一MOS管断开。

10.根据权利要求9所述的高压隔离泄放电路，其特征在于，所述逻辑转换电路还包括：第二与非门、第三与非门、第二非门、第二高通滤波器、第二非门芯片、第二变压器、第四二极管、第五二极管、第二电阻和第三MOS管，所述第二非门芯片、所述第二变压器、所述第四二极管、所述第五二极管和所述第三MOS管均为两个，所述第二变压器为单绕组变压器；其中：

所述第三与非门的输入端分别与所述第二与非门和所述第二非门的输出端连接，所述第二与非门的输入端与所述次级高压检测保护电路连接，所述第二非门的输入端与所述第一与非门的输出端连接；

所述第三与非门的输出端与所述高通滤波器的输入端连接，所述高通滤波器的输出端与每一个所述第二非门芯片的输入端连接，每一个所述第二非门芯片的输出端与一个所述第二变压器的输入端连接；

每一个所述第二变压器的输出端分别与一个所述第四二极管的正极、一个所述第二电阻的一端、一个所述第五二极管的负极和一个所述第三MOS管的S极连接，每一个所述第三MOS管的S极还与一个所述第三二极管的正极连接；

每一个所述第四二极管的负极、所述第二电阻的另一端、所述第五二极管的正极均与一个所述第三MOS管的G极连接；

其中一个所述第三MOS管的D极与连接在正输入/输出端的两个第一MOS管的S极连接，另一个所述第三MOS管的D极与连接在负输入/输出端的两个第一MOS管的S极连接。