CN108922570A - 读dqs信号的相位偏移检测方法、训练方法、电路及系统 - Google Patents

读dqs信号的相位偏移检测方法、训练方法、电路及系统 Download PDF

Info

Publication number
CN108922570A
CN108922570A CN201810772326.4A CN201810772326A CN108922570A CN 108922570 A CN108922570 A CN 108922570A CN 201810772326 A CN201810772326 A CN 201810772326A CN 108922570 A CN108922570 A CN 108922570A
Authority
CN
China
Prior art keywords
dqs signal
reading
signal
door
strobe window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810772326.4A
Other languages
English (en)
Other versions
CN108922570B (zh
Inventor
谢治中
吴卿乐
梁岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omnivision Technologies Shanghai Co Ltd
Original Assignee
Omnivision Technologies Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omnivision Technologies Shanghai Co Ltd filed Critical Omnivision Technologies Shanghai Co Ltd
Priority to CN201810772326.4A priority Critical patent/CN108922570B/zh
Publication of CN108922570A publication Critical patent/CN108922570A/zh
Application granted granted Critical
Publication of CN108922570B publication Critical patent/CN108922570B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Dram (AREA)

Abstract

本发明提供一种读DQS信号的相位偏移检测方法、训练方法、电路及系统，可应用于DDR接口，能够利用读DQS信号的边沿来对两个时钟信号以及延迟这两个时钟信号后得到的两个时钟信号进行采样，进而判断出读DQS信号的当前位置是否偏移，从而能够调节读DQS信号门选通窗口的位置，补偿由于读DQS信号相位偏移造成的时序裕量减小的问题，精准性得到提高；本发明还通过引入时间阈值，克服过估计问题，并保证输出的门选通窗口在最佳位置上，即使初始化时读DQS信号的边沿对齐了任意一个时钟信号的边沿，读DQS信号门选通窗口的位置也不会被调整，由此可解决在边界上检测的位置不稳定问题；此外，本发明不需要通过算法求平均解决边界问题，减小了检测补偿响应时间。

Description

读DQS信号的相位偏移检测方法、训练方法、电路及系统
技术领域
本发明涉及数据传输技术领域，尤其涉及一种读DQS信号的相位偏移检测方法、训练方法、电路及系统。
背景技术
DDR(Double Data Rate，双倍速率)系统是DDR SDRAM(Synchronous DynamicRandom Access Memory，双数据传输速率同步动态随机存取存储器)系统的习惯性简称，其优点是存储容量大、成本低、接口成熟，而且并行突发访问时，可以达到较高的访问速率。
请参考图1所示，一般地，DDR系统主要由控制器DDRC、物理层DDR PHY和内存颗粒DRAM以及之间的总线组成。总线上传输的信号主要包含时钟信号CLK、命令信号CMD、地址信号ADDR、数据信号DQ和读选通信号DQS(又称为数据采样信号、数据选通信号或者读DQS信号)。其中时钟信号CLK、命令信号CMD、地址信号ADDR是从DDR PHY到DRAM的单向信号，数据信号DQ和读DQS信号是双向信号。
所述DDR系统可以采用突发模式(Burst mode)传送数据，具体地，没有数据读写操作时，DQ和DQS处于高阻(High Z)状态；而进行读操作时，请参考图2，DRAM首先会将DQS信号(即读DQS信号)预置一个周期宽度的低电平，被称为Preamble(前序，如图2中的理想DQS波形中的指示)，其用意主要是提示控制器DDRC读取的数据即将出现，然后DRAM以时钟形式向DDR PHY的接收端(即DDR PHY内部的前端接收器，用于将总线信号转化为内部的数字逻辑信号)发送读DQS信号(如图2中的真实DQS波形所示)，直到一个burst(突发信号)结束，在该过程中，数据信号DQ(如图2中DQ波形所示)是和读DQS信号边沿对齐地被DRAM发送。当DRAM发出的读DQS信号从高阻(High Z)变为逻辑低电平(0，logic low)或从低电平(0)变为高阻(High Z)时，由于寄生电感电容等非理想因素，信号会产生振荡(glitch，如图2中真实DQS波形开始和结尾处的虚线圈所标注)，这些振荡会被DDR PHY前端接收器转换为错误的数字逻辑，导致DDR PHY前端接收器输出的读DQS信号在preamble(前序)和postamble(后序，用于提示控制器DDRC请求读取的数据已传输结束)的地方产生毛刺(glitch，如图2中DDR PHY前端接收器输出的读DQS信号的开始和结尾处的虚线圈所述标注)，带有毛刺的读DQS信号会造成错误的数据接收(即DDR PHY读取数据错误)。因此对DDR PHY的前端接收器输出的读DQS信号进行门选通训练是必要的，可以通过搜索算法，找到合适的读DQS信号门选通窗口(DQS Gate Enable Window，如图2中所示)，从而滤掉读DQS信号在开始和结束时的毛刺，得到一个干净的读DQS信号，即通过搜索算法对DDR PHY前端接收器输出后的读DQS信号进行选通搜索(不是直接对总线上的读DQS波形进行搜索)，使得DDR PHY能正确地接收DRAM发过来的数据。
通常读DQS信号门选通训练一旦结束，其训练结果(即门选通窗口)就被固定，但是随着温度、电压等环境因素的变化，信号延迟会有变化，如图3所示，初始的门选通窗口会相对读DQS信号产生偏移，门选通窗口可能向左偏移(超前，early)，也可能向右偏移(滞后，late)，这会使得训练的结果不再可靠，时序裕量变差，所以需要一种方案去检测该门选通窗口的偏移，并对所述偏移进行补偿，使得训练后的初始门选通窗口始终保持在一个合理的位置，保持较大的时序裕量，从而提高系统数据传输的稳定性。请参考图4A和图4B，一种已知的方案，首先，利用两个触发器11、12响应读DQS信号的上升沿来采样本地相位相差90度的两个时钟信号clk_0和clk_90，得到采样值d0和d90；然后，借助调节控制器13来根据采样值d0和d90判断当前读DQS信号是否相对初始的门选通窗口的位置发生偏移。具体请参考表1，假设初始化时读DQS信号在相位区1，其中，采样结果“11”表示当前读DQS信号的位置相对初始的门选通窗口的位置滞后(late)变化一个相位区，“00”表示当前读DQS信号的位置相对初始的门选通窗口的位置超前(early)变化一个相位区；“01”表示当前读DQS信号的位置相对初始的门选通窗口的位置没有偏移(no drift)；“10”表示当前读DQS信号的位置相对初始位置偏移过大，提示系统有误。接着，再根据判断结果对初始的门选通窗口进行补偿，动态地调整读DQS信号的门选通窗口，使其处在最佳位置。
表1所示为图4所示的读DQS信号相位偏移检测电路的判断依据
当读DQS信号的上升沿与时钟信号clk_0或clk_90边沿对齐时，上述方法存在以下局限性：
第一个不足是其检测的位置存在不稳定性。如图5所示，其初始化位置为相位区1，如果读DQS信号的上升沿和时钟信号clk_90的上升沿对齐，则由于时钟jitter(抖动)以及噪声等影响，采样结果可能会在相位区1和相位区2之间频繁变化，不是一个稳定的值。虽然调节控制器13可以采用算法求一个平均的值，然后判断读DQS信号是滞后(late)或保持当前位置(no drift)，但是该处理往往需要大量的采样数据求平均，需要较长时间，调整的延迟大，实时性差。
第二个不足是其没有适当的调整阈值，存在过估计。仍然参考图5，其初始化位置为相位区1，如果读DQS信号滞后偏移较小的量，使得判断采样值从“01”变为“11”，也即读DQS信号的位置从相位区1变为相位区2(注意与第一个不足的不同之处，这里不考虑时钟jitter的影响，只考虑读DQS信号的偏移，当读DQS信号的位置从相位区1变化到相位区2后，不再返回相位区1)，则判断逻辑会认为读DQS信号滞后，调节控制器13就会调整读DQS信号的门选通窗口的位置，调整的步长为T/4，T为读DQS信号的时钟周期，也即将读DQS信号的门选通窗口的位置往后移动T/4，然而实际上读DQS信号的偏移量不大，并不需要调整门选通窗口如此大的偏移量，调整后的位置反而不在最佳位置上，减小了时序裕量。
发明内容
本发明的目的在于提供一种读DQS信号的偏移检测方法、训练方法、电路及系统，能够实时检测和动态补偿读DQS信号的偏移，使其处在最佳位置，从而提高系统数据传输的稳定性。
为了实现上述目的，本发明提供一种读DQS信号的偏移检测方法，包括以下步骤：
利用读DQS信号的边沿来采样相位相差90度的两个时钟信号，得到第一采样值和第二采样值；
对所述两个时钟信号进行延迟并利用所述读DQS信号的边沿来采样延迟后的两个时钟信号，得到第三采样值和第四采样值；
通过编码所述第一采样值、第二采样值、第三采样值和第四采样值形成对应的8个相位区，根据所述相位区的变化来判断所述读DQS信号的当前位置是否相对所述读DQS信号对应的初始门选通窗口的位置发生偏移。
可选地，所述读DQS信号的位置只有变化2个或者3个相位区时，所述读DQS信号的当前位置才会被判定为相对所述初始门选通窗口发生偏移。
可选地，所述的读DQS信号的相位偏移检测方法还包括：根据所述判断的结果对所述偏移进行补偿，以获得调整好的门选通窗口。
可选地，当所述判断结果为所述读DQS信号相对所述初始门选通窗口的位置滞后或者超前时，调节初始门选通窗口的位置，使调节后的读DQS信号门选通窗口保持在合理的位置，拥有较大的时序裕量；当所述判断结果为所述读DQS信号相对所述初始门选通窗口的位置既没有超前也没滞后时，进一步判断所述读DQS信号是否进入错误的位置，若是，则表示所述读DQS信号偏移过大，系统有误，若否，则表示不需要调节，此时获得的读DQS信号门选通窗口的位置即是所述初始门选通窗口的位置。
可选地,根据所述判断的结果对所述偏移进行补偿时，所述补偿的步长为T/8，T为所述读DQS信号的时钟周期，即调节所述初始门选通窗口的位置的步长等于所述读DQS信号的时钟周期除以所述相位区的个数(即为8)。
本发明还提供一种读DQS信号的门选通训练方法，包括：
依据读请求产生一门选通使能信号；
利用读DQS信号和所述门选通使能信号来得到初始门选通窗口；
采用本发明的读DQS信号的偏移检测方法，来判断所述读DQS信号的当前位置是否相对所述初始门选通窗口的位置发生偏移，并根据所述判断的结果对所述偏移进行补偿，以获得调整好的读DQS信号门选通窗口。
可选地，利用读DQS信号和所述门选通使能信号来得到初始门选通窗口的步骤包括：
初始化时所述门选通使能信号相对所述读DQS信号在偏左的位置；
控制所述门选通使能信号相对所述读DQS信号右移，直到找到左边界；
控制所述门选通使能信号相对所述读DQS信号继续右移，直到找到右边界；
将所述左边界和所述右边界的结果求一个平均位置，得到所述初始门选通窗口。
本发明还提供一种读DQS信号的相位偏移检测电路，包括：
第一采样模块，用于利用读DQS信号的边沿来采样相位相差90度的两个时钟信号，得到第一采样值和第二采样值；
第二采样模块，用于对所述两个时钟信号进行延迟并利用所述读DQS信号的边沿来采样延迟后的两个时钟信号，得到第三采样值和第四采样值；
调节控制器，用于编码所述第一采样值、第二采样值、第三采样值和第四采样值，以形成对应的8个相位区，根据所述相位区的变化来判断所述读DQS信号的当前位置是否相对所述读DQS信号对应的初始门选通窗口的位置发生偏移。
可选地，所述第一采样模块包括并联的第一触发器和第二触发器，所述第一触发器的输入端接收所述两个时钟信号中的一个，所述第二触发器的输入端接收所述两个时钟信号中的另一个，所述第一触发器和第二触发器的时钟端均接收所述读DQS信号，所述第一触发器的输出端连接所述调节控制器的第一输入端并输出所述第一采样值，所述第二触发器的输出端连接所述调节控制器的第二输入端并输出所述第二采样值。
可选地，所述第二采样模块包括第一延时单元、第二延时单元、第三触发器和第四触发器，所述第一延时单元的输入端接收所述两个时钟信号中的一个，所述第二延时单元的输入端接收所述两个时钟信号中的另一个，所述第一延时单元的输出端连接所述第三触发器的输入端，所述第二延时单元的输出端连接所述第四触发器的输入端，所述第三触发器和第四触发器的时钟端均接收所述读DQS信号，所述第三触发器的输出端连接所述调节控制器的第三输入端并输出所述第三采样值，所述第四触发器的输出端连接所述调节控制器的第四输入端并输出所述第四采样值。
可选地，所述读DQS信号的位置只有变化2个或者3个相位区时，所述调节控制器才判定所述读DQS信号的当前位置相对所述初始门选通窗口发生偏移。
可选地，所述调节控制器还用于根据所述判断的结果对所述初始门选通窗口进行补偿，以获得调整好的门选通窗口。
可选地，所述调节控制器还用于当判断出所述读DQS信号相对所述初始门选通窗口的位置滞后或者超前时，调节初始门选通窗口的位置，使调节后的读DQS信号门选通窗口保持在合理的位置，拥有较大的时序裕量；当判断出所述读DQS信号相对所述初始门选通窗口的位置既没有超前也没滞后时，进一步判断所述读DQS信号是否进入错误的位置，若是，则判定所述读DQS信号偏移过大，系统有误，若否，则直接输出所述初始门选通窗口。
本发明还提供一种读DQS信号的门选通训练装置，包括：门选通窗口训练模块及其连接的本发明的读DQS信号的相位偏移检测电路，所述门选通窗口训练模块用于向所述读DQS信号的相位偏移检测电路提供初始门选通窗口。
可选地，所述读DQS信号的门选通训练装置应用在DDR接口电路中，所述门选通窗口训练模块以及所述调节控制器均为所述DDR接口电路的控制器的一部分。
本发明还提供一种数据传输系统，包括系统总线、内存颗粒及本发明的读DQS信号的门选通训练装置，所述内存颗粒用于向所述读DQS信号的门选通训练装置提供读DQS信号，所述系统总线用于实现所述读DQS信号的门选通训练装置和所述内存颗粒间的信号传输。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、利用读DQS的边沿来对两个时钟信号以及延迟的两个时钟信号进行采样，得到四个采样值，通过编码这四个采样值来得到8个相位区，进而根据所述相位区的变化判断读DQS信号的当前位置是否偏移，从而能够调节读DQS信号门选通窗口的位置，补偿由于读DQS信号相位偏移造成的时序裕量减小的问题，精准性得到提高；
2、所述读DQS信号的位置必须变化2个或者3个相位区，才会判定读DQS信号的当前位置相对初始门选通窗口的位置发生偏移，继而才会调整读DQS信号门选通窗口的位置，因此即使初始化时读DQS信号的边沿对齐了任意一个时钟信号的边沿，采样值会变化，但是因为变化的相位区没有超过2个，所以读DQS信号门选通窗口的位置也不会被调整，这就解决了在边界上检测的位置不稳定性的问题。并且本方案不需要通过算法求平均解决边界问题，减小了检测补偿响应时间。
3、由于引入了上述的至少变化2个相位区的阈值条件，因此可以克服过估计的情况，因为只有检测到读DQS信号的位置偏移了至少2个相位区时，才会调整门选通窗口，由此保证了输出的读DQS信号门选通窗口在最佳位置上，拥有较大的时序裕量，增强了系统工作的稳定性。
附图说明
图1是一种DDR系统的模块结构示意图；
图2是图1所示的DDR系统进行读操作时的时序图；
图3是读DQS信号门选通窗口位置偏移的示意图；
图4A是一种已知的读DQS信号的偏移检测电路的示意图；
图4B是图4A所示的读DQS信号的偏移检测电路的时序图；
图5是读DQS信号滞后且偏移较小时的时序图；
图6是本发明具体实施例的读DQS信号的偏移检测方法的流程图；
图7是本发明具体实施例的读DQS信号的偏移检测电路的示意图；
图8是本发明具体实施例的读DQS信号的偏移检测电路的时序图；
图9是本发明具体实施例的调节控制器的工作流程图；
图10是本发明具体实施例的读DQS信号的门选通训练装置的结构示意图。
具体实施方式
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。
请参考图6，本发明提供一种应用于DDR接口的读DQS信号的相位偏移检测方法，包括以下步骤：
S1，利用读DQS信号的边沿来采样相位相差90度的两个时钟信号，得到第一采样值和第二采样值；
S2，对所述两个时钟信号进行延迟并利用所述读DQS信号的边沿来采样延迟后的两个时钟信号，得到第三采样值和第四采样值；
S3，通过编码所述第一采样值、第二采样值、第三采样值和第四采样值形成对应的8个相位区，并根据所述相位区的变化来判断所述读DQS信号的当前位置是否相对所述读DQS信号对应的初始门选通窗口的位置发生偏移；
S4，根据所述判断的结果对所述初始门选通窗口进行补偿，以获得调整好的读DQS信号门选通窗口。
请参考图7和图8，在步骤S1中提供两个时钟信号clk_0和clk_90的相位相差90度，利用读DQS信号的上升沿分别采样clk_0和clk_90，可以得到第一采样值d0和第二采样值d90；在步骤S2中，先对clk_0和clk_90分别进行延迟，得到两个延迟后的时钟信号clk_0_dly和clk_90_dly，再利用读DQS信号的上升沿分别采样clk_0_dly和clk_90_dly，可以得到第三采样值d0_dly和第四采样值d90_dly；在步骤S3中，依据d0、d90、d0_dly和d90_dly，来判断读DQS信号的当前位置是否相对初始门选通窗口的位置发生偏移。具体地，clk_90、clk_0、clk_90_dly和clk_0_dly这4个时钟信号时能够产生8个不同的相位区，步骤S1和步骤S2中利用读DQS信号的上升沿分别采样这四个时钟信号后的采样值d90、d0、d90_dly和d0_dly可以相应地编码组成8个不同的二进制数据，如下表2所示：
表2所示为图7所示的读DQS信号相位偏移检测电路的判断依据
假设读DQS信号的初始门选通窗口的位置(即初始位置，也是读DQS信号的初始化位置)是在第一相位区(即表2中的相位区1)，如图8中所示，在步骤S3中根据采样结果判断读DQS信号的当前位置是否相对初始位置发生偏移的情况包括：若采样结果是在第三相位区(即表2中的相位区3)或者在第四相位区(即表2中的相位区4)，则调节控制器200中的算法逻辑会判定读DQS信号的当前位置相对初始门选通窗口的位置滞后；若采样值是在第六相位区(即表2中的相位区6)或者在第七相位区(即表2中的相位区7)，则调节控制器200中的算法逻辑会判定读DQS信号的当前位置相对初始门选通窗口的位置超前；若采样结果是在第一相位区(即表2中的相位区1)或者在第二相位区(即表2中的相位区2)或者在第八相位区(即表2中的相位区8)，则调节控制器200中的算法逻辑会判定读DQS信号的当前位置没有发生偏移，本实施例中，读DQS信号的位置(即相位)只有变化2个或者3个相位区时，读DQS信号的当前位置才会被认为相对初始门选通窗口的位置发生偏移，才需要调整和补偿当前的门选通窗口的位置。步骤S4可以根据步骤S3的判断结果来对所述初始门选通窗口进行补偿，以获得调整好的读DQS信号门选通窗口，当步骤S3的判断结果为所述读DQS信号相对所述初始门选通窗口的位置滞后或者超前时，调节初始门选通窗口的位置，调节的步长为T/8,T为所述读DQS信号的时钟周期，8为所述相位区的个数，从而使调节后的门选通窗口保持在合理的位置，拥有较大的时序裕量，从而补偿由于读DQS信号相位偏移造成的时序裕量减小的问题。当步骤S3的判断结果为所述读DQS信号相对所述初始门选通窗口的位置既没有超前也没滞后时，进一步判断所述读DQS信号是否进入错误的位置，若是，则表示所述读DQS信号偏移过大，系统有误，若否，则表示不需要调节，则直接输出所述初始门选通窗口作为当前的门选通窗口，即此时的读DQS信号门选通窗口的位置即是所述初始门选通窗口的位置。由此，即使读DQS信号在初始状态时的边沿对齐了clk_90、clk_0、clk_90_dly和clk_0_dly这四个时钟信号中任意一个时钟信号的边沿，采样值会变化，读DQS信号的当前位置也不会被判定为相对初始门选通窗口的位置发生偏移，因此当前的门选通窗口的位置并不会被调整，依旧保持初始位置，这就解决了在边界上检测的位置不稳定性的问题。
此外，需要说明的是，上述实施例的读DQS信号的相位偏移检测方法，利用读DQS信号的上升沿来对时钟信号clk_0、clk_90、clk_90_dly和clk_0_dly这4个时钟信号进行采样，以产生8个不同的相位区，用于判断读DQS信号的当前位置是否偏移，但本发明的技术方案并不仅仅限定于此，在本发明的其他实施例的读DQS信号的相位偏移检测方法中，还可以利用读DQS信号的下降沿来对时钟信号clk_0、clk_90、clk_90_dly和clk_0_dly这4个时钟信号进行采样，以产生8个不同的相位区，用于判断读DQS信号的当前位置是否偏移。
由上可见，本发明的读DQS信号的相位偏移检测方法，首先，利用读DQS的边沿来对两个时钟信号以及延迟的两个时钟信号进行采样，产生了8个不同的相位区，用于判断读DQS信号的当前位置是否偏移，精准性得到提高；其次，通过引入了8个相位区，使得只有当检测到读DQS信号偏移了2个或者3个相位区时，才会调整读DQS信号门选通窗口的位置，由此可以克服现有的已知方案中的过估计问题，保证输出的读DQS信号门选通窗口在最佳位置上，拥有较大的时序裕量，增强系统工作的稳定性。同时，本实施例的方案中，即使读DQS信号在初始状态时的边沿对齐了clk_90、clk_0、clk_90_dly和clk_0_dly这四个时钟信号中任意一个时钟信号的边沿，采样值会变化，读DQS信号的当前位置也不会被判定为相对初始门选通窗口的位置发生偏移，因此当前的门选通窗口的位置并不会被调整，依旧保持初始位置，这就解决了在边界上检测的位置不稳定性的问题。此外，本发明的方法不需要通过算法求平均解决边界问题，减小了检测补偿响应时间。
由于本发明的读DQS信号的偏移检测方法可以实时地检测读DQS信号的偏移，即可以实时检测训练得到的门选通窗口的偏移，并可以进一步地对发生的偏移进行补偿，使得读DQS信号门选通窗口始终处于最佳位置，拥有较大的时序裕量，因此本发明可以提供一种包括本发明的读DQS信号的相位偏移检测方法的读DQS信号的门选通训练方法，所述读DQS信号的门选通训练方法具体包括以下步骤：
首先，依据读请求产生一门选通使能信号以及一读DQS信号，所述读DQS信号可以是DDR PHY的前端接收器接收并输出的信号，DDR PHY的前端接收器接收的信号是DRAM根据所述读请求向DDR PHY发送的DQS信号；
然后，利用所述读DQS信号和所述门选通使能信号来得到初始门选通窗口，具体地，初始化时所述门选通使能信号在相对所述读DQS信号偏左的位置，然后通过一训练控制器控制所述门选通使能信号相对所述读DQS信号右移，直到找到左边界；再继续通过所述训练控制器控制所述门选通使能信号相对所述读DQS信号右移，直到找到右边界；最后通过逻辑算法将所述左边界和所述右边界的结果求一个平均位置，来得到所述初始门选通窗口；
接着，采用本发明的读DQS信号的相位偏移检测方法，来判断所述读DQS信号的当前位置是否相对所述初始门选通窗口的位置发生偏移，并根据所述判断的结果对所述初始门选通窗口进行补偿，以获得调整好的读DQS信号门选通窗口；
最后，通过所述调整好的门选通窗口滤掉读DQS信号在开始和结束时的毛刺，得到一个干净的读DQS信号。
由于本发明的读DQS信号的门选通训练方法采用了本发明的读DQS信号的相位偏移检测方法，可以实时地检测读DQS信号的偏移，即可以实时检测训练得到的读DQS信号门选通窗口的偏移，保证输出的读DQS信号门选通窗口在最佳位置上，拥有较大的时序裕量，增强系统工作的稳定性。
此外，本发明的读DQS信号的相位偏移检测方法可以通过本发明的读DQS信号的相位偏移检测电路来实现，请参考图7，本发明的读DQS信号的相位偏移检测电路20包括：
第一采样模块，用于利用读DQS信号的边沿来采样相位相差90度的两个时钟信号clk_90、clk_0，得到第一采样值d90和第二采样值d0；
第二采样模块，用于对所述两个时钟信号进行延迟，得到两个延迟后的时钟信号clk_90_dly和clk_0_dly，并利用所述读DQS信号的边沿来采样延迟后的两个时钟信号clk_90_dly和clk_0_dly，得到第三采样值d90_dly和第四采样值d0_dly；
调节控制器200，用于编码所述第一采样值d90、第二采样值d0、第三采样值d90_dly和第四采样值d0_ldy，以形成对应的8个相位区，并根据所述相位区的变化来判断所述读DQS信号的当前位置是否相对所述读DQS信号对应的初始门选通窗口的位置发生偏移。
本实施例，所述第一采样模块包括并联的第一触发器201和第二触发器202，所述第一触发器201的输入端(D)接收所述两个时钟信号中的一个clk_0，所述第二触发器202的输入端(D)接收所述两个时钟信号中的另一个clk_90，所述第一触发器201和第二触发器202的时钟端(CK)均接收所述读DQS信号，所述第一触发器201的输出端(Q)连接所述调节控制器200的第一输入端并输出所述第一采样值d0，所述第二触发器202的输出端(Q)连接所述调节控制器200的第二输入端并输出所述第二采样值d90。
本实施例中，所述第二采样模块包括第一延时单元203、第二延时单元305、第三触发器204和第四触发器206，所述第一延时单元203的输入端接收所述两个时钟信号中的一个clk_0，所述第二延时单元205的输入端(D)接收所述两个时钟信号中的另一个clk_90，所述第一延时单元clk_0的输出端连接所述第三触发器202的输入端(D)，所述第二延时单元205的输出端连接所述第四触发器206的输入端(D)，所述第三触发器204和第四触发器206的时钟端(CK)均接收所述读DQS信号，所述第三触发器204的输出端(Q)连接所述调节控制器200的第三输入端并输出所述第三采样值，所述第四触发器的输出端(Q)连接所述调节控制器200的第四输入端并输出所述第四采样值，所述第一延时单元203和第二延时单元205的延迟时间可以相同。
本实施例中，调节控制器200只有检测到所述读DQS信号的位置变化为2个或者3个相位区时，才判定所述读DQS信号的当前位置相对所述初始门选通窗口发生偏移。本实施例中，所述调节控制器200还用于根据所述判断的结果对所述初始门选通窗口进行补偿，以获得调整好的门选通窗口，且当判断出所述读DQS信号相对所述初始门选通窗口的位置滞后或者超前时，调节初始门选通窗口的位置，使调节后的门选通窗口保持在合理的位置，拥有较大的时序裕量。当判断出所述读DQS信号相对所述初始门选通窗口的位置既没有超前也没滞后时，进一步判断所述读DQS信号是否进入错误的位置，若是，则判定所述读DQS信号偏移过大，系统有误，若否，则直接输出所述初始门选通窗口。所述调节控制器200的具体工作流程包括：
一开始处在初始化状态，该状态下能够获知初始门选通窗口的位置，并等待采样过程结束(即等待采样值准备好，等待期间可以每隔一定时间来判断一下采样值是否准备好)；
如果第一至第四采样值没有完全准备好，则就继续等待，如果第一至第四采样值均准备好了，就进入位置判断状态，此时状态下的所述调节控制器200能将所述第一采样值、第二采样值、第三采样值和第四采样值编码，形成对应的8个相位区，并能根据所述相位区的变化来判断读DQS信号是否相对初始门选通窗口的位置产生偏移(即滞后或者超前)；
如果是判定产生偏移，则根据滞后或者超前的判据去调节初始门选通窗口的位置，使调节后的读DQS信号门选通窗口保持在合理的位置，拥有较大的时序裕量；
如果判定读DQS信号既没有超前也没滞后，则进一步判断读DQS信号是否进入错误的位置，如果是，则表示读DQS信号偏移过大，系统有误，需要复位系统，否则表示不需要调节，回到初始化状态，即输出所述初始门选通窗口作为当前的门选通窗口。
此外，调节控制器200在根据采样值判断读DQS信号是否发送偏移时，只有读DQS信号的位置变化2个或者3个相位区时，才会判定读DQS信号的位置相对初始位置发生偏移，需要调整读DQS信号门选通窗口的位置。
由上可见，本发明的读DQS信号的相位偏移检测电路及其算法，电路结构简单，算法合理，能够通过第一采样模块和第二采样模块对两个时钟信号以及延迟的两个时钟信号进行采样，产生了8个不同的相位区，用于实时判断读DQS信号的当前位置是否偏移，并可以进一步地对发生的偏移进行补偿，使得读DQS信号门选通窗口处于最佳位置，拥有较大的时序裕量，精准性得到提高；而且其调节控制器不需要通过算法求平均解决边界问题，减小了检测补偿响应时间。
请参考图10，本发明还提供一种包括本发明的读DQS信号的相位偏移检测电路的读DQS信号的门选通训练装置，所述读DQS信号的门选通训练装置，包括：门选通窗口训练模块30及其连接的本发明的读DQS信号的相位偏移检测电路20，所述门选通窗口训练模块30用于向所述读DQS信号的偏移检测电路20提供初始门选通窗口。本发明的所述读DQS信号的门选通训练装置可以应用在DDR接口电路中，所述门选通窗口训练模块30和所述调节控制器200为所述DDR接口电路中的控制器的一部分。本发明的读DQS信号的门选通训练装置由于采用了本发明的读DQS信号的相位偏移检测电路，因此能够避免随着温度、电压等环境因素的变化而导致的读DQS信号门选通窗口的偏移，能够始终获得最佳的门选通窗口，保证读操作的准确性。
请参考图1和图10，本发明还提供一种数据传输系统，包括本发明的读DQS信号的门选通训练装置、系统总线及内存颗粒，所述内存颗粒用于向所述读DQS信号的门选通训练装置提供读DQS信号，所述系统总线用于实现所述读DQS信号的门选通训练装置和所述内存颗粒间DRAM的信号传输。所述数据传输系统可以是DDR系统，所述的读DQS信号的门选通训练装置应用在DDR接口电路中，所述门选通窗口训练模块30可以包括训练控制器，所述训练控制器和所述调节控制器200均为所述DDR接口电路的控制器的一部分，所述第一采样模块和第二采样模块可以均设置在所述DDR接口电路中的物理层(DDR PHY)上，所述内存颗粒可以是DRAM，能够与所述DDR接口电路中的物理层DDR PHY之间通过系统总线连接，所述系统总线主要包括用于传输时钟信号CLK的线路、用于传输命令信号CMD和地址信号ADDR的线路、用于传输数据信号DQ的线路以及用于传输DQS信号的线路。本发明的数据传输系统，由于采用了本发明的读DQS信号门选通训练装置，因此工作稳定性得以提高。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (16)

1.一种读DQS信号的相位偏移检测方法，其特征在于，包括以下步骤：
利用读DQS信号的边沿来采样相位相差90度的两个时钟信号，得到第一采样值和第二采样值；
对所述两个时钟信号进行延迟并利用所述读DQS信号的边沿来采样延迟后的两个时钟信号，得到第三采样值和第四采样值；
通过编码所述第一采样值、第二采样值、第三采样值和第四采样值以形成对应的8个相位区，根据所述相位区的变化来判断所述读DQS信号的当前位置是否相对所述读DQS信号对应的初始门选通窗口的位置发生偏移。
2.如权利要求1所述的读DQS信号的相位偏移检测方法，其特征在于，所述读DQS信号的位置只有变化2个或者3个相位区时，所述读DQS信号的当前位置才会被判定为相对所述初始门选通窗口发生偏移。
3.如权利要求1所述的读DQS信号的相位偏移检测方法，其特征在于，还包括：根据所述判断的结果对所述偏移进行补偿，以获得调整好的读DQS信号门选通窗口。
4.如权利要求3所述的读DQS信号的相位偏移检测方法，其特征在于，当所述判断结果为所述读DQS信号相对所述初始门选通窗口的位置滞后或者超前时，调节所述初始门选通窗口的位置，使调节后的读DQS信号门选通窗口保持在合理的位置，拥有较大的时序裕量；当所述判断结果为所述读DQS信号相对所述初始门选通窗口的位置既没有超前也没滞后时，进一步判断所述读DQS信号是否进入错误的位置，若是，则表示所述读DQS信号偏移过大，系统有误，若否，则表示不需要调节，此时获得的读DQS信号门选通窗口的位置即是所述初始门选通窗口的位置。
5.如权利要求3或4所述的读DQS信号的相位偏移检测方法，其特征在于，根据所述判断的结果对所述偏移进行补偿时，所述补偿的步长等于T/8，其中，T为所述读DQS信号的时钟周期。
6.一种读DQS信号的门选通训练方法，其特征在于，包括：
依据读请求产生一门选通使能信号；
利用读DQS信号和所述门选通使能信号来得到初始门选通窗口；
采用权利要求1至5中任一项所述的读DQS信号的相位偏移检测方法，来判断所述读DQS信号的当前位置是否相对所述初始门选通窗口的位置发生偏移，并根据所述判断的结果对所述偏移进行补偿，以获得调整好的读DQS信号门选通窗口。
7.如权利要求6所述的门选通训练方法，其特征在于，利用读DQS信号和所述门选通使能信号来得到初始门选通窗口的步骤包括：
初始化时所述门选通使能信号相对所述读DQS信号在偏左的位置；
控制所述门选通使能信号相对所述读DQS信号右移，直到找到左边界；
控制所述门选通使能信号相对所述读DQS信号继续右移，直到找到右边界；
将所述左边界和所述右边界的结果求一个平均位置，得到所述初始门选通窗口。
8.一种读DQS信号的相位偏移检测电路，其特征在于，包括：
第一采样模块，用于利用读DQS信号的边沿来采样相位相差90度的两个时钟信号，得到第一采样值和第二采样值；
第二采样模块，用于对所述两个时钟信号进行延迟，并利用所述读DQS信号的边沿来采样延迟后的两个时钟信号，得到第三采样值和第四采样值；
调节控制器，用于编码所述第一采样值、第二采样值、第三采样值和第四采样值，以形成对应的8个相位区，根据所述相位区的变化来判断所述读DQS信号的当前位置是否相对所述读DQS信号对应的初始门选通窗口的位置发生偏移。
9.如权利要求8所述的读DQS信号的相位偏移检测电路，其特征在于，所述第一采样模块包括并联的第一触发器和第二触发器，所述第一触发器的输入端接收所述两个时钟信号中的一个，所述第二触发器的输入端接收所述两个时钟信号中的另一个，所述第一触发器和第二触发器的时钟端均接收所述读DQS信号，所述第一触发器的输出端连接所述调节控制器的第一输入端并输出所述第一采样值，所述第二触发器的输出端连接所述调节控制器的第二输入端并输出所述第二采样值。
10.如权利要求8或9所述的读DQS信号的相位偏移检测电路，其特征在于，所述第二采样模块包括第一延时单元、第二延时单元、第三触发器和第四触发器，所述第一延时单元的输入端接收所述两个时钟信号中的一个，所述第二延时单元的输入端接收所述两个时钟信号中的另一个，所述第一延时单元的输出端连接所述第三触发器的输入端，所述第二延时单元的输出端连接所述第四触发器的输入端，所述第三触发器和第四触发器的时钟端均接收所述读DQS信号，所述第三触发器的输出端连接所述调节控制器的第三输入端并输出所述第三采样值，所述第四触发器的输出端连接所述调节控制器的第四输入端并输出所述第四采样值。
11.如权利要求10所述的读DQS信号的相位偏移检测电路，其特征在于，所述读DQS信号的位置只有变化2个或者3个相位区时，所述调节控制器才判定所述读DQS信号的当前位置相对所述初始门选通窗口发生偏移。
12.如权利要求10所述的读DQS信号的相位偏移检测电路，其特征在于，所述调节控制器还用于根据所述判断的结果对所述偏移进行补偿，以获得调整好的读DQS信号门选通窗口。
13.如权利要求12所述的读DQS信号的相位偏移检测电路，其特征在于，所述调节控制器还用于当判断出所述读DQS信号相对所述初始门选通窗口的位置滞后或者超前时，调节所述初始门选通窗口的位置，使调节后的读DQS信号门选通窗口保持在合理的位置，拥有较大的时序裕量；当判断出所述读DQS信号相对所述初始门选通窗口的位置既没有超前也没滞后时，进一步判断所述读DQS信号是否进入错误的位置，若是，则判定所述读DQS信号偏移过大，系统有误，若否，则直接输出所述初始门选通窗口。
14.一种读DQS信号的门选通训练装置，其特征在于，包括：门选通窗口训练模块及其连接的权利要求8至13中任一项所述的读DQS信号的相位偏移检测电路，所述门选通窗口训练模块用于向所述读DQS信号的相位偏移检测电路提供初始门选通窗口。
15.如权利要求14所述的读DQS信号的门选通训练装置，其特征在于，所述读DQS信号的门选通训练装置应用在DDR接口电路中，所述门选通窗口训练模块以及所述调节控制器均为所述DDR接口电路的控制器的一部分。
16.一种数据传输系统，其特征在于，包括系统总线、内存颗粒及权利要求14或15所述的读DQS信号的门选通训练装置，所述内存颗粒用于向所述读DQS信号的门选通训练装置提供读DQS信号，所述系统总线用于实现所述读DQS信号的门选通训练装置和所述内存颗粒间的信号传输。
CN201810772326.4A 2018-07-13 2018-07-13 读dqs信号的相位偏移检测方法、训练方法、电路及系统 Active CN108922570B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810772326.4A CN108922570B (zh) 2018-07-13 2018-07-13 读dqs信号的相位偏移检测方法、训练方法、电路及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810772326.4A CN108922570B (zh) 2018-07-13 2018-07-13 读dqs信号的相位偏移检测方法、训练方法、电路及系统

Publications (2)

Publication Number Publication Date
CN108922570A true CN108922570A (zh) 2018-11-30
CN108922570B CN108922570B (zh) 2020-11-13

Family

ID=64411899

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810772326.4A Active CN108922570B (zh) 2018-07-13 2018-07-13 读dqs信号的相位偏移检测方法、训练方法、电路及系统

Country Status (1)

Country Link
CN (1) CN108922570B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110109509A (zh) * 2019-03-27 2019-08-09 北京比特大陆科技有限公司 延迟校正方法、电路、装置、设备及计算机可读存储介质
CN110364202A (zh) * 2019-07-22 2019-10-22 上海兆芯集成电路有限公司 存储器装置
CN111312307A (zh) * 2018-11-01 2020-06-19 瑞昱半导体股份有限公司 存储器控制电路及校正方法
CN111338426A (zh) * 2020-02-18 2020-06-26 芯创智（北京）微电子有限公司 一种基于ddr读数据的分数时钟周期同步系统及方法
CN111710354A (zh) * 2020-06-17 2020-09-25 湖南国科微电子股份有限公司 一种ddr3的cmd延时补偿方法、装置、设备及介质
CN112820344A (zh) * 2019-11-18 2021-05-18 华为技术有限公司 数据信号的裕量检测方法、装置及存储设备
CN113450866A (zh) * 2020-03-27 2021-09-28 长鑫存储技术有限公司 存储器测试方法
CN115273927A (zh) * 2022-09-29 2022-11-01 合肥奎芯集成电路设计有限公司 用于主设备的控制器的时钟控制方法及主设备的控制器
CN116032452A (zh) * 2023-02-27 2023-04-28 湖南跨线桥航天科技有限公司 一种基于源同步信号的时钟相位偏移自动补偿方法
WO2023165014A1 (zh) * 2022-03-01 2023-09-07 深圳市紫光同创电子有限公司 一种可编程电路、集成电路及电子设备
CN116863980A (zh) * 2023-07-24 2023-10-10 上海奎芯集成电路设计有限公司 一种门控信号的动态调节电路和方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN86100788A (zh) * 1986-01-30 1987-04-15 大连电子研究所 多路同步机的转角-数据变换器
CN101057442A (zh) * 2004-09-14 2007-10-17 皇家飞利浦电子股份有限公司 延迟控制电路及方法
CN102062861A (zh) * 2010-11-30 2011-05-18 浙江大学 基于单探测器关联成像原理的三维成像方法
CN102347081A (zh) * 2010-07-30 2012-02-08 联芯科技有限公司 用于ddr控制器中dqs延迟的相位校准方法及装置
US20120188833A1 (en) * 2011-01-21 2012-07-26 Kabushiki Kaisha Toshiba Timing adjustment circuit for a memory interface and method of adjusting timing for memory interface
US20130315014A1 (en) * 2012-05-22 2013-11-28 Glenn A Dearth Method and Apparatus for Memory Access Delay Training
US20160035409A1 (en) * 2008-06-06 2016-02-04 Uniquify, Inc. Multiple Gating Modes and Half-Frequency Dynamic Calibration for DDR Memory Controllers
CN105930241A (zh) * 2016-05-05 2016-09-07 福州瑞芯微电子股份有限公司 Emmc接口和nand接口的相位调整方法及装置
CN106528323A (zh) * 2016-11-04 2017-03-22 郑州云海信息技术有限公司 一种Nand flash数据校准方法及系统
US20180075884A1 (en) * 2016-09-13 2018-03-15 Samsung Electronics Co., Ltd. Semiconductor device and memory controller receiving differential signal

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN86100788A (zh) * 1986-01-30 1987-04-15 大连电子研究所 多路同步机的转角-数据变换器
CN101057442A (zh) * 2004-09-14 2007-10-17 皇家飞利浦电子股份有限公司 延迟控制电路及方法
US20160035409A1 (en) * 2008-06-06 2016-02-04 Uniquify, Inc. Multiple Gating Modes and Half-Frequency Dynamic Calibration for DDR Memory Controllers
CN102347081A (zh) * 2010-07-30 2012-02-08 联芯科技有限公司 用于ddr控制器中dqs延迟的相位校准方法及装置
CN102062861A (zh) * 2010-11-30 2011-05-18 浙江大学 基于单探测器关联成像原理的三维成像方法
US20120188833A1 (en) * 2011-01-21 2012-07-26 Kabushiki Kaisha Toshiba Timing adjustment circuit for a memory interface and method of adjusting timing for memory interface
US20130315014A1 (en) * 2012-05-22 2013-11-28 Glenn A Dearth Method and Apparatus for Memory Access Delay Training
CN105930241A (zh) * 2016-05-05 2016-09-07 福州瑞芯微电子股份有限公司 Emmc接口和nand接口的相位调整方法及装置
US20180075884A1 (en) * 2016-09-13 2018-03-15 Samsung Electronics Co., Ltd. Semiconductor device and memory controller receiving differential signal
CN106528323A (zh) * 2016-11-04 2017-03-22 郑州云海信息技术有限公司 一种Nand flash数据校准方法及系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
樊继明: "《FPGA深度解析》", 31 May 2015 *

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312307A (zh) * 2018-11-01 2020-06-19 瑞昱半导体股份有限公司 存储器控制电路及校正方法
CN111312307B (zh) * 2018-11-01 2022-03-01 瑞昱半导体股份有限公司 存储器控制电路及校正方法
CN110109509A (zh) * 2019-03-27 2019-08-09 北京比特大陆科技有限公司 延迟校正方法、电路、装置、设备及计算机可读存储介质
CN110364202A (zh) * 2019-07-22 2019-10-22 上海兆芯集成电路有限公司 存储器装置
CN112820344B (zh) * 2019-11-18 2023-04-18 华为技术有限公司 数据信号的裕量检测方法、装置及存储设备
CN112820344A (zh) * 2019-11-18 2021-05-18 华为技术有限公司 数据信号的裕量检测方法、装置及存储设备
CN111338426A (zh) * 2020-02-18 2020-06-26 芯创智（北京）微电子有限公司 一种基于ddr读数据的分数时钟周期同步系统及方法
CN113450866A (zh) * 2020-03-27 2021-09-28 长鑫存储技术有限公司 存储器测试方法
CN113450866B (zh) * 2020-03-27 2022-04-12 长鑫存储技术有限公司 存储器测试方法
US11929137B2 (en) 2020-03-27 2024-03-12 Changxin Memory Technologies, Inc. Method for testing memory
CN111710354A (zh) * 2020-06-17 2020-09-25 湖南国科微电子股份有限公司 一种ddr3的cmd延时补偿方法、装置、设备及介质
CN111710354B (zh) * 2020-06-17 2022-08-19 湖南国科微电子股份有限公司 一种ddr3的cmd延时补偿方法、装置、设备及介质
WO2023165014A1 (zh) * 2022-03-01 2023-09-07 深圳市紫光同创电子有限公司 一种可编程电路、集成电路及电子设备
CN115273927A (zh) * 2022-09-29 2022-11-01 合肥奎芯集成电路设计有限公司 用于主设备的控制器的时钟控制方法及主设备的控制器
CN116032452A (zh) * 2023-02-27 2023-04-28 湖南跨线桥航天科技有限公司 一种基于源同步信号的时钟相位偏移自动补偿方法
CN116863980A (zh) * 2023-07-24 2023-10-10 上海奎芯集成电路设计有限公司 一种门控信号的动态调节电路和方法
CN116863980B (zh) * 2023-07-24 2024-01-26 上海奎芯集成电路设计有限公司 一种门控信号的动态调节电路和方法

Also Published As

Publication number Publication date
CN108922570B (zh) 2020-11-13

Similar Documents

Publication Publication Date Title
CN108922570A (zh) 读dqs信号的相位偏移检测方法、训练方法、电路及系统
CN102750974B (zh) 用于源同步数据传输的二维数据眼图定心
CN108899057B (zh) 读dqs信号门选通训练方法、装置以及数据传输系统
KR100902795B1 (ko) 인터페이스 회로
JP3987038B2 (ja) メモリへのアクセスを制御するためのメモリおよび適応タイミングシステム
US6707723B2 (en) Data input circuits and methods of inputting data for a synchronous semiconductor memory device
US9306584B2 (en) Multi-function delay locked loop
US7786752B2 (en) Memory systems, on-die termination (ODT) circuits, and method of ODT control
JP6057438B2 (ja) システムおよび方法
US7605623B2 (en) Semiconductor memory apparatus with a delay locked loop circuit
JP4795032B2 (ja) タイミング調整回路及び半導体装置
CN104505116B (zh) 一种用于高速动态存储器的相位调制电路及相位调制方法
US8982650B2 (en) Memory interface circuit and timing adjusting method
US6775190B2 (en) Semiconductor memory device with detection circuit
US10998061B1 (en) Memory system and memory access interface device thereof
US6717885B2 (en) Switching circuit capable of improving memory write timing and method thereof
JP6273856B2 (ja) メモリコントローラ及び情報処理装置
US7711055B2 (en) System and method for signal alignment when communicating signals
JPH11144459A (ja) 半導体集積回路装置
JP2003288264A (ja) メモリ制御装置
US7471129B2 (en) Device for utilization with the synchronization of clock signals, and clock signal synchronizing method
CN114564421B (zh) 一种高速内存训练的方法和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant