CN108899286B - 单体双金属板封装结构及其封装方法 - Google Patents

单体双金属板封装结构及其封装方法 Download PDF

Info

Publication number
CN108899286B
CN108899286B CN201810771629.4A CN201810771629A CN108899286B CN 108899286 B CN108899286 B CN 108899286B CN 201810771629 A CN201810771629 A CN 201810771629A CN 108899286 B CN108899286 B CN 108899286B
Authority
CN
China
Prior art keywords
layer
metal plate
emi
packaging
injection molding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810771629.4A
Other languages
English (en)
Other versions
CN108899286A (zh
Inventor
王亚琴
梁志忠
刘恺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN201810771629.4A priority Critical patent/CN108899286B/zh
Publication of CN108899286A publication Critical patent/CN108899286A/zh
Application granted granted Critical
Publication of CN108899286B publication Critical patent/CN108899286B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明揭示了一种单体双金属板封装结构及封装方法，单体双金属板封装结构包括：线路层；电性连接于线路层上方且与线路层形成至少一个空腔的第一EMI层；连接于阻焊层并契合第一EMI层外壁面设置的上金属板；契合上金属板外壁面设置的第二EMI层；设置于空腔外，且叠加设置于线路层下方的阻焊层，阻焊层设置有若干个开窗区域；开设于单体双金属板封装结构外围并连通空腔内部的注塑孔；位于空腔内的芯片；植入阻焊层的开窗区域以连通线路层的焊球，以及填充空腔和注塑孔的注塑料。本发明通过采用双金属板进行封装来实现EMI屏蔽，而且其无需使用传统的具有型腔模具进行塑封封装，节约制造成本。

Description

单体双金属板封装结构及其封装方法
技术领域
本发明属于半导体制造领域，尤其涉及一种单体双金属板封装结构及封装方法。
背景技术
随着电子产品多功能化和小型化的潮流，高密度微电子组装技术在新一代电子产品上逐渐成为主流。为了配合新一代电子产品的发展，尤其是智能手机、掌上电脑、超级本等产品的发展，使得集成电路封装也向微小化、高密度、高功率、高速度的方向发展。而随着电子部件变得更小、并且在工作频率更高，由于高频芯片在运输和传输是会产生很强的电磁波，往往会对封装内的其他芯片或者封装外的电子部件的造成不期望的干扰或噪声。加上电子部件的密度过高，电子部件之间的信号传输线路的距离越来越近，使得来自集成电路封装外部或内部的芯片之间的电磁干扰(Electro-MagneticInterference,EMI)情形也日益严重。同时也会降低集成电路封的电性品质和散热效能。
为解决电磁干扰问题，现有技术往往会在封装体外表面粘贴金属盖或是镀上金属层来屏蔽电磁波的发射和接收。然而通过粘贴金属盖来实现电磁屏蔽，其金属盖和封装体的结合性往往存在问题，由于金属盖的尺寸和封装体的尺寸很难完全匹配，金属盖与封装体外表面之间往往会存在空气残留，在电子部件工作升温时往往会造成其可靠性的问题；而通过镀金属层的方式来实现电磁屏蔽，其金属层的接地一般只能辅助导体和元器件来实现接地，其工艺比较复杂，成本较高。
所以，如何克服现有技术的种种问题，更方便的提供一种可避免电磁干扰的封装结构和封装工艺，成为业界迫切解决的课题。
发明内容
本发明的目的在于提供一种解决上述技术问题的单体双金属板封装结构及封装方法。
为了实现上述发明目的之一，本发明一实施方式提供一种单体双金属板封装结构的封装方法，所述方法包括：S1、提供上金属板和下金属板；
S2、在上金属板的下表面上蚀刻形成至少一个凹槽，并在每一所述凹槽内壁上电镀至少一层第一EMI层以形成顶板；每个单体双金属板封装结构对应至少一个凹槽；
在下金属板的上表面依次电镀阻焊层和线路层，并在所述线路层远离所述下金属板的一侧叠装芯片以形成底板；
S3、结合顶板和底板以在所述阻焊层和第一EMI层之间形成空腔，使所述第一EMI层与所述线路层导通，使所述芯片设置于所述空腔内；
S4、向所述空腔内注入注塑料以进行注塑包封形成封装体；
S5、切割封装体未包含下金属板部分，以在下金属板上方形成若干个不相接的半成型单体；
S6、分别在每一个半成型单体所对应的上金属板外侧叠加第二EMI层，所述第二EMI层和所述第一EMI层不相接，并在每个第二EMI层远离所述下金属板的同侧叠同时叠加一块连接金属板；
S7、剥离所述下金属板；
S8、在阻焊层上开窗以曝露线路层，在其开窗区域植入焊球，去除连接金属板，以直接形成若干个单体双金属板封装结构。
作为本发明一实施方式的进一步改进，所述步骤S2还包括：
在所述凹槽的侧壁上开设注塑孔；
所述步骤S4具体包括：通过所述注塑孔向所述空腔内注入注塑料以进行注塑包封。
作为本发明一实施方式的进一步改进，所述步骤S2具体包括：在每一所述凹槽内壁去除注塑孔的位置上电镀至少一层第一EMI层以形成顶板。
作为本发明一实施方式的进一步改进，所述步骤S2还包括：
M1、在上金属板的下表面贴覆或印刷光阻材料；
M2、通过曝光显影过程去除部分光阻材料以形成蚀刻区域，蚀刻所述蚀刻区域以形成凹槽；M3、去除所述上金属板剩余的光阻材料，并在所述凹槽内壁上电镀第一EMI层以形成顶板。
作为本发明一实施方式的进一步改进，沿注塑孔朝向凹槽内部的延伸方向上，所述注塑孔的开口尺寸保持不变或依次递减。
作为本发明一实施方式的进一步改进，所述步骤S2还包括：
N1、在下金属板的上表面贴覆或印刷阻焊层；
N2、在阻焊层上贴覆或印刷光阻材料；
N3、通过曝光显影过程去除部分光阻材料以形成蚀刻区域，并在所述蚀刻区域电镀线路层；
N4、去除所述阻焊层剩余的光阻材料；
N5、在所述线路层远离所述下金属板的一侧叠装芯片以形成底板。
作为本发明一实施方式的进一步改进，所述凹槽侧壁的下端形成插接部，所述线路层上具有与插接部匹配的凹口，当插接部插入凹口时，第一EMI层与线路层相互导通。
作为本发明一实施方式的进一步改进，所述步骤S2具体包括：在每一所述凹槽内壁去除插接部的位置上电镀至少一层第一EMI层以形成顶板；
当插接部插入凹口时，第一EMI层在所述线路层的上方与所述线路层相互导通。
作为本发明一实施方式的进一步改进，在结合顶板和底板之前，所述方法还包括：
在所述线路层远离所述下金属板的一侧印刷锡膏，以用于结合所述顶板和所述底板。
为了实现上述发明目的另一，本发明一实施方式提供一种单体双金属板封装结构，所述单体双金属板封装结构包括：线路层；
电性连接于所述线路层上方且与所述线路层形成至少一个空腔的第一EMI层；
设置于所述阻焊层上方的上金属板，所述上金属板连接于所述阻焊层并契合所述第一EMI层外壁面设置；
契合所述上金属板外壁面设置且处于阻焊层上方的第二EMI层，所述第二EMI层通过所述上金属板与所述第一EMI层导通；
设置于所述空腔外，且叠加设置于所述线路层下方的阻焊层，所述阻焊层设置有若干个开窗区域；
开设于单体双金属板封装结构外围并连通所述空腔内部的注塑孔；
位于所述空腔内的芯片；
植入所述阻焊层的开窗区域以连通所述线路层的焊球，
以及填充所述空腔和所述注塑孔的注塑料。
与现有技术相比，本发明的单体双金属板封装结构及其封装方法，通过采用双金属板进行封装来实现EMI屏蔽，而且其无需使用传统的具有型腔模具进行塑封封装，节约制造成本，通过该方法获得的封装结构，其良率及稳定度均得到大幅提升，且工艺简单。
附图说明
图1A为本发明第一实施方式中单体双金属板封装结构的封装方法的流程示意图；
图1B对应本发明图1A所示封装方法的步骤示意图；
图2A、图2B分别是采用图1A所述封装方法封装出的单体双金属板封装结构的结构示意图；
图3是本发明一实施方式中上金属板蚀刻完成以形成凹槽后的立体结构示意图；
图4A为本发明第二实施方式中单体双金属板封装结构的封装方法的流程示意图；
图4B对应本发明图4A所示封装方法的步骤示意图；
图5A为本发明第三实施方式中单体双金属板封装结构的封装方法的流程示意图；
图5B对应本发明图5A所示封装方法的步骤示意图；
图6A、6B、6C、6D、6E、6F分别是采用图5A所述封装方法封装出的单体双金属板封装结构的结构示意图；
图7A、7B、7C、7D、7E、7F分别是采用图4A所述封装方法封装出的单体双金属板封装结构的结构示意图；
图8A为本发明第四实施方式中单体双金属板封装结构的封装方法的流程示意图；
图8B对应本发明图8A所示封装方法的步骤示意图；
图9A、9B、9C分别是采用图8A所述封装方法封装出的单体双金属板封装结构的结构示意图。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
需要说明的是，本文使用的例如“上”、“下”等表示空间相对位置的术语是出于便于说明的目的来描述如附图中所示的一个单元或特征相对于另一个单元或特征的关系。空间相对位置的术语可以旨在包括封装结构在使用或工作中除了图中所示方位以外的不同方位。例如，如果将图中的设备翻转，则被描述为位于其他单元或特征“下表面的单元将位于其他单元或特征“上表面”。因此，示例性术语“下表面”可以囊括上表面和下表面这两种方位。封装结构可以以其他方式被定向(旋转90度或其他朝向)，并相应地解释本文使用的与空间相关的描述语。
再者，应当理解的是尽管术语第一、第二等在本文中可以被用于描述各种元件或结构，但是这些被描述对象不应受到上述术语的限制。上述术语仅用于将这些描述对象彼此区分开。例如，第一EMI层可以被称作第二EMI层，同样，第二EMI层也可以被称作第一EMI层，这并不背离该申请的保护范围。
本发明所示的封装方法可用于单颗芯片的封装，也可用于晶圆级芯片的封装方法，下面以单颗芯片的封装方法为例做具体介绍。
结合图1A、图1B、图2A、图2B、图3所示；具体的，图1A、1B所示本发明第一实施方式提供的单体双金属板封装结构的封装方法包括：
S11、提供上金属板10和下金属板20。
S12、在上金属板10的下表面上蚀刻形成至少一个凹槽11，并在每一所述凹槽11内壁上电镀至少一层第一EMI层30以形成顶板；在下金属板20的上表面电镀线路层40，并在所述线路层40远离所述下金属板的一侧叠装芯片50以形成底板。
S13、结合顶板和底板，以在所述线路层40和第一EMI层30之间形成空腔，并使所述第一EMI层30与所述线路层40导通，使所述芯片50设置于所述空腔内；所述第一EMI层30与所述线路层40导通后，所述第一EMI层30可通过线路层40接地。
S14、向所述空腔内注入注塑料60以进行注塑包封。
S15、剥离所述上金属板10和所述下金属板20，形成若干个单体双金属板封装结构(100a，100b)。
本发明具体实施方式中，所述上金属板10、下金属板20均可为金属制成的封装板，其材质例如：铜、铁；所述上金属板10和下金属板20可以选取相同的材质也可以选取不同的材质。
优选的，每个单体双金属板封装结构对应一个凹槽，当然，在本发明的其他实施方式中，也可以根据需要，使每个单体双金属板封装结构对应2个或2个以上的凹槽，如此，在切割时，可以以凹槽为单位进行切割，在此不做详细赘述。
优选的，所述第一EMI层30的数量可为1层，也可以为多层；当所述第一EMI层的数量大于等于2层时，在形成的所述凹槽内依次叠加每一层第一EMI层；所述EMI层为英文全称为Electromagnetic Interference，是电磁干扰的简称，该第一EMI层用于屏蔽其外部的信号对其内部芯片的影响，相应的，可根据需屏蔽信号的频率选择EMI层的材质，例如：铜，银，铝等。
优选的，将所述芯片50叠加于所述线路层40的方式，可以采用倒装和/或焊线的方式，结合顶板和底板的方式同样可以采用胶粘、焊锡的方式；相应的，在所述线路层40远离所述下金属板20的一侧印刷锡膏，以使所述芯片50叠加在线路层40上，使所述上金属板10可通过锡膏焊接在所述下金属板20上。本发明优选实施方式中，所述顶板的形成包括以下步骤：M11、在上金属板10的下表面贴覆或印刷光阻材料，以用于曝光显影，定义需要蚀刻的图形区域；M12、通过曝光显影过程去除部分光阻材料以形成蚀刻区域，蚀刻所述蚀刻区域以形成凹槽11；M13、去除所述上金属板10上剩余的光阻材料，在每一所述凹槽11内壁上电镀第一EMI层30以形成顶板。
所述底板的形成包括以下步骤：N11、在下金属板20的上表面贴覆或印刷光阻材料；以用于曝光显影，定义需要蚀刻的图形区域；N12、通过曝光显影过程去除部分光阻材料以形成蚀刻区域，并在所述蚀刻区域电镀线路层40；N13、去除所述下金属20板剩余的光阻材料；N4、在所述线路层40远离所述下金属板20的一侧叠装芯片50以形成底板。
优选的，所述步骤S13之前，所述方法还包括：在最终形成的单体双金属板封装结构外围开设连通所述空腔内部的注塑孔13；例如：该注塑孔开设于顶板或和/或开设于底板，以用于注塑包封时，通过所述注塑孔13向所述空腔内注入注塑料60以进行注塑包封。本发明一具体实施方式中，结合图3所示，在所述凹槽11的侧壁上开设注塑孔13；所述注塑孔13的大小、形状、数量均可以根据需要具体设置；优选的，沿注塑孔13朝向凹槽11内部的延伸方向上，所述注塑孔13的开口尺寸保持不变或依次递减。相应的，当注塑孔13开设于凹槽11上时，所述步骤S12具体包括：在凹槽内侧电镀第一EMI层30时，在每一所述凹槽11内壁去除注塑孔13的位置上电镀至少一层第一EMI层30以形成顶板；所述步骤S15具体包括：剥离所述上金属板10和所述下金属板20，去除第一EMI层30外部的注塑料，以形成若干个单体双金属板封装结构。需要说明的是，当所述空腔数量大于1时，所述注塑料60还用于还填充相邻空腔之间的部分空隙。
本发明一优选实施方式中，所述步骤S12还包括：所述凹槽11侧壁的下端形成插接部15，所述线路层40上具有与插接部匹配的凹口401，当插接部插入凹口401时，第一EMI层30与线路层40相互导通。所述插接部15上可选择性电镀第一EMI层；本发明优选实施方式中，在每一所述凹槽11内壁去除插接部15的位置上电镀至少一层第一EMI层30以形成顶板；当插接部15插入凹口401时，第一EMI层30在所述线路层40的上方与所述线路层40相互导通。
剥离上金属板10和下金属板20的方式有多种，例如：通过蚀刻的方式剥离上金属板10；通过蚀刻或机械剥离的方式剥离下金属板20；当上、下金属板被剥离后，最终成型的单体双金属板结构上还有可能残留注塑孔13中的注塑料60，此时，在剥离上、下金属板后，还需要将该注塑料60去除以形成若干个单体双金属板封装结构；其去除注塑料60的方式可以为切割，或是采用其他方式去除，在此不做详细赘述。
如图2A所示，所述单体双金属板封装结构100a包括：线路层40，电性连接于所述线路层40上方且与所述线路层40形成空腔的至少一层第一EMI层30；开设于单体双金属板封装结构外围并连通所述空腔内部的注塑孔(未图示)；位于所述空腔内的芯片50；以及填充所述空腔和所述注塑孔13的注塑料60。需要说明的是，在该实施方式中，所述第一EMI层30的数量设置为一层；所述注塑孔自所述第一EMI层30的外壁面延伸至所述空腔内。
结合图2B所示，该单体双金属板封装结构100b在2A基础上，设置第一EMI层的数量为2层，外侧第一EMI层31可通过内侧的第一EMI层30与线路层40电性连接，以进一步通过线路层40接地。当然，在本发明的其他实施方式中，所述第一EMI层的数量还可以根据需要具体增加，在此不做进一步的赘述；所述注塑孔自所述第一EMI层31的外壁面，通过所述第一EMI层30延伸至所述空腔内。
本发明第一实施方式提供的单体双金属板封装结构的制造方法，通过采用双金属板进行封装来实现EMI屏蔽，无需使用传统的模具进行封装，节约制造成本，通过该方法获得的封装结构，其良率及稳定度均得到大幅提升，且工艺简单。
结合图3、4A、4B、5A、5B、6A、6B、6C、6D、6E、6F、7A、7B、7C、7D、7E、7F所示，具体的，图4A、4B所示本发明第二实施方式提供的单体双金属板封装结构的封装方法包括：
S21、提供上金属板10和下金属板20。
S22、在上金属板10的下表面上蚀刻形成至少一个凹槽11，并在每一所述凹槽11内壁上电镀至少一层第一EMI层30以形成顶板；在下金属板20的上表面依次电镀阻焊层70和线路层40，并在所述线路层40远离所述下金属板20的一侧叠装芯片以形成底板。
S23、结合顶板和底板以在所述阻焊层70和第一EMI层30之间形成空腔，使所述第一EMI层30与所述线路层40导通，使所述芯片50设置于所述空腔内；所述第一EMI层30与所述线路层40导通后，所述第一EMI层30可通过线路层40接地。
S24、向所述空腔内注入注塑料60以进行注塑包封。
S25、剥离所述下金属板20。
S26、在阻焊层70上开窗以曝露线路层40，并在其开窗区域701植入焊球80以形成封装体。
S27、切割所述封装体以形成若干个单体双金属板封装结构(100c，100d，100e，100f，100g，100h)；其形成的封装体为多个单体双金属板封装结构的结合，进一步的，对封装体进行切割形成若干个单体双金属板封装结构。
本发明第二实施方式中，上、下金属板的材质，凹槽11的开设位置及数量，第一EMI层30的数量，所述芯片50的叠加方式，所述顶板的形成方式以及底板与顶板的结合方式，均与所述第一方式相同，在此不再继续赘述。
本发明第二实施方式中，所述底板的形成包括以下步骤：N21、在下金属板的上表面贴覆或印刷阻焊层70；N22、在阻焊层70上贴覆或印刷光阻材料；N23、通过曝光显影过程去除部分光阻材料以形成蚀刻区域，并在所述蚀刻区域电镀线路层40；N24、去除所述第一阻焊70层剩余的光阻材料；N25、在所述线路层40远离所述下金属板20的一侧叠装芯片50以形成底板。
优选的，所述步骤S23之前，所述方法还包括：在最终形成的单体双金属板封装结构外围开设连通所述空腔内部的注塑孔13；例如：该注塑孔开设于顶板或和/或开设于底板，以用于注塑包封时，通过所述注塑孔13向所述空腔内注入注塑料60以进行注塑包封。本发明一具体实施方式中，结合图3所示，在所述凹槽11的侧壁上开设注塑孔13；所述注塑孔13的大小、形状、数量均可以根据需要具体设置；优选的，沿注塑孔13朝向凹槽11内部的延伸方向上，所述注塑孔13的开口尺寸保持不变或依次递减。相应的，当注塑孔13开设于凹槽11上时，所述步骤S22具体包括：在凹槽内侧电镀第一EMI层30时，在每一所述凹槽11内壁去除注塑孔13的位置上电镀至少一层第一EMI层30以形成顶板；需要说明的是，当所述空腔数量大于1时，所述注塑料60用于还填充相邻空腔之间的部分空隙。
本发明一优选实施方式中，所述步骤S22还包括：所述凹槽11侧壁的下端形成插接部15，所述线路层40上具有与插接部匹配的凹口401，当插接部插入凹口401时，第一EMI层30与线路层40相互导通。所述插接部15上可选择性电镀第一EMI层；本发明优选实施方式中，在每一所述凹槽11内壁去除插接部15的位置上电镀至少一层第一EMI层30以形成顶板；当插接部15插入凹口401时，第一EMI层30在所述线路层40的上方与所述线路层40相互导通。
剥离下金属板20的方式有多种，例如：通过蚀刻或机械剥离的方式剥离下金属板20。如图5A、5B所示，为本发明第三实施方式提供的单体双金属板封装结构的封装方法，该第三实施方式在第二实施方式提供的单体双金属板封装结构的封装方法基础上加以改进，具体的，修改其步骤S26为S26＇，所述步骤S26＇包括：在阻焊层70对应所述凹槽11的区域开窗，并在其开窗区域701植入焊球80后，剥离所述上金属板10形成封装体(100i，100j，100k，100l，100m，100n)。剥离上金属板10的方式有多种，例如：可通过蚀刻的方式剥离下金属板20，当上、下金属板均被剥离后，最终成型的单体双金属板结构上还有可能残留注塑孔13中的注塑料60，此时，在剥离上、下金属板后，还需要将该注塑料60去除以形成若干个单体双金属板封装结构；其去除注塑料60的方式可以为切割，或是采用其他方式去除，在此不做详细赘述。
结合图6A、6B、6C、6D、6E、6F所示，为通过图5A所示单体双金属板封装结构的封装方法所加工制成的6种单体双金属板封装结构；图6A所示的单体双金属板封装结构100c包括：线路层40；电性连接于所述线路层40上方且与所述线路层40形成至少一个空腔的至少一层第一EMI层30；设置于所述空腔外，且叠加设置于所述线路层40下方的阻焊层70，所述阻焊层70设置有若干个开窗区域701；开设于单体双金属板封装结构外围并连通所述空腔内部的注塑孔(未图示)；位于所述空腔内的芯片50；植入所述阻焊层70的开窗区域701以连通所述线路层40的焊球80，以及填充所述空腔和所述注塑孔的注塑料60。本发明一具体实施方式中，所述注塑孔自所述第一EMI层30的外壁面延伸至所述空腔内。
结合6B所示，图6B的单体双金属板封装结构100d在图6A基础上，所述空腔内设置芯片50的方式具有两种，芯片50a采用倒装的方式进行叠加，芯片50b采用焊线的方式进行叠加。
结合6C所示，图6C的单体双金属板封装结构100e在图6B基础上，将空腔的数量设置为2个，当所述空腔数量大于1时，所述注塑料60还用于填充相邻空腔之间的部分空隙。不同空腔中芯片50的设置方式可以相同也可以不同，该实施方式中，2个空腔中设置芯片50的方式不同，分别采用焊线和倒装的方式进行叠装，在此不做进一步的赘述。
结合6D所示，图6D单体双金属板封装结构100f在图6A基础上，将第一EMI层30的数量设置为2层；外侧第一EMI层31可通过内侧的第一EMI层30与线路层40电性连接，以进一步通过线路层40接地。当然，在本发明的其他实施方式中，所述第一EMI层的数量还可以根据需要具体增加，在此不做进一步的赘述。
结合6E所示，图6E单体双金属板封装结构100g在图6D基础上，所述空腔内设置芯片50的方式具有两种，芯片50a采用倒装的方式进行叠加，芯片50b采用焊线的方式进行叠加。
结合6F所示，图6F单体双金属板封装结构100h在图6E基础上，将空腔的数量设置为2个，当所述空腔数量大于1时，所述注塑料60还用于填充相邻空腔之间的部分空隙。不同空腔中芯片50的设置方式可以相同也可以不同，该实施方式中，2个空腔中设置芯片50的方式不同，分别采用焊线和倒装的方式进行叠装，在此不做进一步的赘述。
结合图7A、7B、7C、7D、7E、7F所示，为通过图4A所示单体双金属板封装结构的封装方法所加工制成的6种单体双金属板封装结构；图7A所示的单体双金属板封装结构100i在图6A基础上，增加设置于所述阻焊层70上方的上金属板10，所述上金属板10连接于所述阻焊层70并契合所述第一EMI层30外壁面设置；本发明一具体实施方式中，所述注塑孔自所述上金属板10的外壁面，通过所述第一EMI层30延伸至所述空腔内。
结合7B所示，图7B单体双金属板封装结构100j在图7A基础上，所述空腔内设置芯片50的方式具有两种，芯片50a采用倒装的方式进行叠加，芯片50b采用焊线的方式进行叠加。
结合7C所示，图7C单体双金属板封装结构100k在图7B基础上，将空腔的数量设置为2个，当所述空腔数量大于1时，所述注塑料60还用于填充相邻空腔之间的部分空隙。不同空腔中芯片50的设置方式可以相同也可以不同，该实施方式中，2个空腔中设置芯片50的方式不同，分别采用焊线和倒装的方式进行叠装，在此不做进一步的赘述。
结合7D所示，图7D单体双金属板封装结构100l在图7A基础上，将第一EMI层30的数量设置为2层；外侧第一EMI层31可通过内侧的第一EMI层30与线路层40电性连接，以进一步通过线路层40接地。
结合7E所示，图7E单体双金属板封装结构100m在图7D基础上，所述空腔内设置芯片50的方式具有两种，芯片50a采用倒装的方式进行叠加，芯片50b采用焊线的方式进行叠加。
结合7F所示，图7F单体双金属板封装结构100n在图7E基础上，将空腔的数量设置为2个，当所述空腔数量大于1时，所述注塑料60还用于填充相邻空腔之间的部分空隙。不同空腔中芯片50的设置方式可以相同也可以不同，该实施方式中，2个空腔中设置芯片50的方式不同，分别采用焊线和倒装的方式进行叠装，在此不做进一步的赘述。
本发明第二、三实施方式提供的单体双金属板封装结构的制造方法，通过采用双金属板进行封装来实现EMI屏蔽和线路扇出，，无需使用传统的模具进行封装，节约制造成本，通过该方法获得的封装结构，其良率及稳定度均得到大幅提升，且工艺简单。
如图3、8A、8B、9A、9B、9C所示，本发明第四实施方式提供的单体双金属板封装结构的封装方法，所述方法包括：
S41、提供上金属板10和下金属板20。
S42、在上金属板10的下表面上蚀刻形成至少一个凹槽11，并在每一所述凹槽11内壁上电镀至少一层第一EMI层30以形成顶板；在下金属板20的上表面依次电镀阻焊层70和线路层40，并在所述线路层40远离所述下金属板的一侧叠装芯片50以形成底板。
S43、结合顶板和底板以在所述阻焊层70和第一EMI层30之间形成空腔，使所述第一EMI层30与所述线路层40导通，使所述芯片50设置于所述空腔内。
S44、向所述空腔内注入注塑料60以进行注塑包封。
S45、切割封装体未包含下金属板20部分，以在下金属板20上方形成若干个不相接的半成型单体。
S46、分别在每一个半成型单体所对应的上金属板10外侧叠加第二EMI层31，所述第二EMI层31和所述第一EMI层30不相接，并在每个第二EMI层31远离所述下金属板20的同侧叠同时叠加一块连接金属板90，以形成双层屏蔽结构；所述第二EMI层31通过上金属板10与第一EMI层30电性连接，进而通过第一EMI层30间接接地；叠加第二EMI层31后，在其上增加连接金属板90，以对封装体整体进行植入焊球操作，当然，在本发明其他实施方式中，若不考虑到工艺的复杂性，也可以在叠加完第二EMI层31后，直接在每个单体上进行植入焊球操作。
S47、剥离所述下金属板20。
S48、在阻焊层70上开窗以曝露线路层40，在其开窗区域701植入焊球80，去除连接金属板90，以直接形成若干个单体双金属板封装结构(100p，100q，100r)。该示例中，其形成的封装体为多个单体双金属板封装结构的结合，当连接金属板90去除后，无需对其进行切割即直接形成若干个单体双金属板封装结构。
本发明第三实施方式中，上、下金属板的材质，凹槽11的开设位置及数量，第一EMI层30的数量，所述芯片50的叠加方式，所述顶板、底板的形成方式以及底板与顶板的结合方式，均与所述第二方式相同，在此不再继续赘述。
优选的，所述步骤S43之前，所述方法还包括：在最终形成的单体双金属板封装结构外围开设连通所述空腔内部的注塑孔13；例如：该注塑孔开设于顶板或和/或开设于底板，以用于注塑包封时，通过所述注塑孔13向所述空腔内注入注塑料60以进行注塑包封。本发明一具体实施方式中，结合图3所示，在所述凹槽11的侧壁上开设注塑孔13；所述注塑孔13的大小、形状、数量均可以根据需要具体设置；优选的，沿注塑孔13朝向凹槽11内部的延伸方向上，所述注塑孔13的开口尺寸保持不变或依次递减。相应的，当注塑孔13开设于凹槽11上时，所述步骤S42具体包括：在凹槽内侧电镀第一EMI层30时，在每一所述凹槽11内壁去除注塑孔13的位置上电镀至少一层第一EMI层30以形成顶板。需要说明的是，当所述空腔数量大于1时，所述注塑料60用于还填充相邻空腔之间的部分空隙。
本发明一优选实施方式中，所述步骤S42还包括：所述凹槽11侧壁的下端形成插接部15，所述线路层40上具有与插接部匹配的凹口401，当插接部插入凹口401时，第一EMI层30与线路层40相互导通。所述插接部15上可选择性电镀第一EMI层；本发明优选实施方式中，在每一所述凹槽11内壁去除插接部15的位置上电镀至少一层第一EMI层30以形成顶板；当插接部15插入凹口401时，第一EMI层30在所述线路层40的上方与所述线路层40相互导通。
剥离上金属板10、下金属板20以及连接金属板90的方式有多种，例如：通过蚀刻的方式剥离上金属板10；通过蚀刻或机械剥离的方式剥离下金属板20和连接金属板90。
结合图9A、9B、9C所示，分别为通过图8A所示单体双金属板封装结构的封装方法所加工制成的3种单体双金属板封装结构；图9A所示的单体双金属板封装结构100p包括：线路层40；电性连接于所述线路层40上方且与所述线路层40形成至少一个空腔的第一EMI层30；设置于所述阻焊层70上方的上金属板10，所述上金属板10连接于所述阻焊层70并契合所述第一EMI层30外壁面设置；契合所述上金属板10外壁面设置且处于阻焊层上方的第二EMI层31，所述第二EMI层31通过所述上金属板10与所述第一EMI层31导通；设置于所述空腔外，且叠加设置于所述线路层40下方的阻焊层70，所述阻焊层70设置有若干个开窗区域701；开设于单体双金属板封装结构外围并连通所述空腔内部的注塑孔13；位于所述空腔内的芯片50；植入所述阻焊层70的开窗区域701以连通所述线路层40的焊球80，以及填充所述空腔和所述注塑孔11的注塑料60。本发明一具体实施方式中，所述注塑孔自所述第二EMI层31的外壁面，通过所述上金属板10以及所述第一EMI层30延伸至所述空腔内。
结合9B所示，图9B单体双金属板封装结构100q在图9A基础上，所述空腔内设置芯片50的方式具有两种，芯片50a采用倒装的方式进行叠加，芯片50b采用焊线的方式进行叠加。
结合9C所示，图9C单体双金属板封装结构100r在图9B基础上，将空腔的数量设置为2个，当所述空腔数量大于1时，所述注塑料60还用于填充相邻空腔之间的部分空隙。不同空腔中芯片50的设置方式可以相同也可以不同，该实施方式中，2个空腔中设置芯片50的方式不同，分别采用焊线和倒装的方式进行叠装，在此不做进一步的赘述。
本发明第四实施方式提供的单体双金属板封装结构的制造方法，通过采用双金属板进行封装来实现EMI屏蔽、线路扇出和散热，，无需使用传统的模具进行封装，节约制造成本，通过该方法获得的封装结构，其良率及稳定度均得到大幅提升，且工艺简单。
需要说明的是，在本发明的其他实施方式中，还可以采用PoP封装方式将任两个以上的上述单体双金属板封装结构进行堆叠装配以形成新的单体结构，在此不做详细赘述。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。

Claims (10)

1.一种单体双金属板封装结构的封装方法，其特征在于，所述方法包括：
S1、提供上金属板和下金属板；
S2、在上金属板的下表面上蚀刻形成至少一个凹槽，并在每一所述凹槽内壁上电镀至少一层第一EMI层以形成顶板；每个单体双金属板封装结构对应至少一个凹槽；
在下金属板的上表面依次电镀阻焊层和线路层，并在所述线路层远离所述下金属板的一侧叠装芯片以形成底板；
S3、结合顶板和底板以在所述阻焊层和第一EMI层之间形成空腔，使所述第一EMI层与所述线路层导通，使所述芯片设置于所述空腔内；
S4、向所述空腔内注入注塑料以进行注塑包封形成封装体；
S5、切割封装体未包含下金属板部分，以在下金属板上方形成若干个不相接的半成型单体；
S6、分别在每一个半成型单体所对应的上金属板外侧叠加第二EMI层，所述第二EMI层和所述第一EMI层不相接，并在每个第二EMI层远离所述下金属板的同侧同时叠加一块连接金属板；
S7、剥离所述下金属板；
S8、在阻焊层上开窗以曝露线路层，在其开窗区域植入焊球，去除连接金属板，以直接形成若干个单体双金属板封装结构。
2.根据权要求1所述的单体双金属板封装结构的封装方法，其特征在于，所述步骤S2还包括：在所述凹槽的侧壁上开设注塑孔；
所述步骤S4具体包括：通过所述注塑孔向所述空腔内注入注塑料以进行注塑包封。
3.根据权要求2所述的单体双金属板封装结构的封装方法，其特征在于，所述步骤S2具体包括：在每一所述凹槽内壁去除注塑孔的位置上电镀至少一层第一EMI层以形成顶板。
4.根据权要求2所述的单体双金属板封装结构的封装方法，其特征在于，所述步骤S2还包括：
M1、在上金属板的下表面贴覆或印刷光阻材料；
M2、通过曝光显影过程去除部分光阻材料以形成蚀刻区域，蚀刻所述蚀刻区域以形成凹槽；M3、去除所述上金属板剩余的光阻材料，并在所述凹槽内壁上电镀第一EMI层以形成顶板。
5.根据权要求2所述的单体双金属板封装结构的封装方法，其特征在于，
沿注塑孔朝向凹槽内部的延伸方向上，所述注塑孔的开口尺寸保持不变或依次递减。
6.根据权要求1所述的单体双金属板封装结构的封装方法，其特征在于，
所述步骤S2还包括：
N1、在下金属板的上表面贴覆或印刷阻焊层；
N 2、在阻焊层上贴覆或印刷光阻材料；
N 3、通过曝光显影过程去除部分光阻材料以形成蚀刻区域，并在所述蚀刻区域电镀线路层；
N 4、去除所述阻焊层剩余的光阻材料；
N 5、在所述线路层远离所述下金属板的一侧叠装芯片以形成底板。
7.根据权要求1所述的单体双金属板封装结构的封装方法，其特征在于，
所述凹槽侧壁的下端形成插接部，所述线路层上具有与插接部匹配的凹口，当插接部插入凹口时，第一EMI层与线路层相互导通。
8.根据权要求7所述的单体双金属板封装结构的封装方法，其特征在于，
所述步骤S2具体包括：在每一所述凹槽内壁去除插接部的位置上电镀至少一层第一EMI层以形成顶板；
当插接部插入凹口时，第一EMI层在所述线路层的上方与所述线路层相互导通。
9.根据权要求1所述的单体双金属板封装结构的封装方法，其特征在于，
在结合顶板和底板之前，所述方法还包括：
在所述线路层远离所述下金属板的一侧印刷锡膏，以用于结合所述顶板和所述底板。
10.一种单体双金属板封装结构，其特征在于，所述单体双金属板封装结构包括：
线路层；
电性连接于所述线路层上方且与所述线路层形成至少一个空腔的第一EMI层；
设置于所述空腔外，且叠加设置于所述线路层下方的阻焊层，所述阻焊层设置有若干个开窗区域；
设置于所述阻焊层上方的上金属板，所述上金属板连接于所述阻焊层并契合所述第一EMI层外壁面设置；
契合所述上金属板外壁面设置且处于阻焊层上方的第二EMI层，所述第二EMI层通过所述上金属板与所述第一EMI层导通；
连通所述空腔内部的注塑孔，所述注塑孔自所述上金属板的外壁面，通过所述第一EMI层延伸至所述空腔内；
位于所述空腔内的芯片；
植入所述阻焊层的开窗区域以连通所述线路层的焊球，
以及填充所述空腔和所述注塑孔的注塑料。
CN201810771629.4A 2018-07-13 2018-07-13 单体双金属板封装结构及其封装方法 Active CN108899286B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810771629.4A CN108899286B (zh) 2018-07-13 2018-07-13 单体双金属板封装结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810771629.4A CN108899286B (zh) 2018-07-13 2018-07-13 单体双金属板封装结构及其封装方法

Publications (2)

Publication Number Publication Date
CN108899286A CN108899286A (zh) 2018-11-27
CN108899286B true CN108899286B (zh) 2020-04-17

Family

ID=64349775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810771629.4A Active CN108899286B (zh) 2018-07-13 2018-07-13 单体双金属板封装结构及其封装方法

Country Status (1)

Country Link
CN (1) CN108899286B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9484313B2 (en) * 2013-02-27 2016-11-01 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal-enhanced conformal shielding and related methods
TWI614870B (zh) * 2014-07-25 2018-02-11 矽品精密工業股份有限公司 封裝結構及其製法
US20170186644A1 (en) * 2015-12-29 2017-06-29 Stmicroelectronics Pte Ltd Method for making an integrated circuit (ic) package with an electrically conductive shield layer
JP6654994B2 (ja) * 2016-10-31 2020-02-26 Ｔｏｗａ株式会社 回路部品の製造方法
CN108109972B (zh) * 2017-12-29 2020-03-06 江苏长电科技股份有限公司 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺

Also Published As

Publication number Publication date
CN108899286A (zh) 2018-11-27

Similar Documents

Publication Publication Date Title
CN107424981B (zh) 电子电路模块以及其制造方法
US8115104B2 (en) Circuit board with buried conductive trace formed thereon and method for manufacturing the same
WO2020010837A1 (zh) 单体双金属板封装结构及封装方法
US5882957A (en) Ball grid array packaging method for an integrated circuit and structure realized by the method
US11538774B2 (en) Wireless transmission module and manufacturing method
CN113539979A (zh) 封装结构及其制法
US20090008766A1 (en) High-Density Fine Line Structure And Method Of Manufacturing The Same
US7045460B1 (en) Method for fabricating a packaging substrate
CN108899286B (zh) 单体双金属板封装结构及其封装方法
US20070269929A1 (en) Method of reducing stress on a semiconductor die with a distributed plating pattern
CN108695172B (zh) 单体双金属板封装结构及其封装方法
US20070267759A1 (en) Semiconductor device with a distributed plating pattern
CN108962771B (zh) 单体双金属板封装结构及其封装方法
KR101214671B1 (ko) 전자 부품 내장형 인쇄회로기판 및 그 제조 방법
CN108922856B (zh) 单体双金属板封装结构及其封装方法
CN115939109A (zh) 封装结构、封装结构的制作方法及电子设备
US20080123309A1 (en) Slim design main board
CN208538847U (zh) 单体双金属板封装结构
CN108962762B (zh) 单体双金属板封装结构及其封装方法
CN108695171A (zh) 单体双金属板封装结构及其封装方法
CN108962770B (zh) 单体双金属板封装结构及其封装方法
CN110875280A (zh) 一种芯片全屏蔽工艺方法
CN208385392U (zh) 单体双金属板封装结构
CN109192714A (zh) 一种用于电镀屏蔽的框架基板及其制造方法
CN112309873B (zh) 电磁屏蔽封装结构及其封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant