CN108886024A - 半导体装置、半导体装置制造方法、集成基板和电子设备 - Google Patents

半导体装置、半导体装置制造方法、集成基板和电子设备 Download PDF

Info

Publication number
CN108886024A
CN108886024A CN201780018848.9A CN201780018848A CN108886024A CN 108886024 A CN108886024 A CN 108886024A CN 201780018848 A CN201780018848 A CN 201780018848A CN 108886024 A CN108886024 A CN 108886024A
Authority
CN
China
Prior art keywords
substrate
semiconductor device
semiconductor chip
semiconductor
guard block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780018848.9A
Other languages
English (en)
Other versions
CN108886024B (zh
Inventor
山本雄
山本雄一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN108886024A publication Critical patent/CN108886024A/zh
Application granted granted Critical
Publication of CN108886024B publication Critical patent/CN108886024B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

本发明涉及能够提高半导体装置的耐湿性的半导体装置、半导体装置的制造方法、集成基板和电子设备。本发明的半导体装置设置有半导体芯片和保护部件，该保护部件是具有耐湿性的透明构件，且该保护部件覆盖与半导体芯片的侧面垂直的第一表面和与第一表面相反的第二表面中的至少一者和侧面。本发明的电子设备设置有半导体装置和信号处理单元。例如，本发明能够应用于成像元件以及具有成像元件的电子设备。

Description

半导体装置、半导体装置制造方法、集成基板和电子设备
技术领域
本发明涉及半导体装置、半导体装置的制造方法、集成基板和电子设备，更特别地，涉及能够提高耐湿性的半导体装置、半导体装置制造方法、集成基板和电子设备。
背景技术
常规地，已经提出：在晶圆的划片区中设置凹槽且在凹槽中形成保护膜，以使用保护膜来保护划片后的半导体芯片的侧面，并且提高防湿性能(例如，专利文献1)。
引用列表
专利文献
专利文献1：国际公布第2015/111419号
发明内容
本发明要解决的技术问题
然而，根据专利文献1公开的发明，半导体芯片的侧面的一部分没有被保护膜覆盖而露出，从而存在水分进入半导体芯片的可能性。
因此，本发明提高半导体装置的耐湿性。
技术问题的解决方案
根据本发明的第一方面的半导体装置包括半导体芯片和保护部件，该保护部件是具有耐湿性的透明构件，且该保护部件覆盖与半导体芯片的侧面垂直的第一表面和与第一表面相反的第二表面中的至少一者和侧面。
还能够设置有配线层，所述配线层从所述第一表面和所述第二表面之中的未被所述保护部件覆盖的表面侧形成。
还能够设置有保护膜，所述保护膜被构造为在未被所述保护部件覆盖的表面侧覆盖所述半导体芯片与所述保护部件之间的粘接部。
所述第一表面和所述第二表面均被所述保护部件覆盖，并且所述半导体装置还能够设置有形成在所述保护部件的所述第二表面侧的配线层。
在所述第一表面和所述侧面与所述保护部件之间能够设置有间隙。
所述保护部件能够由玻璃制成。
所述半导体芯片能够构成成像元件。
根据本发明的第二方面的半导体装置的制造方法包括：凹槽形成步骤：在第一基板的预定面中形成半导体芯片将被插入的多个凹槽，所述第一基板是具有耐湿性的透明基板；第一接合步骤：将所述多个半导体芯片中的各者接合至所述凹槽中；和低矮化步骤：通过降低所述半导体芯片和所述基板中的至少一者的高度，使各所述半导体芯片的高度匹配所述基板的所述预定面的高度。
在所述低矮化步骤之后，还能够具有布线步骤：在所述基板上从所述预定面侧形成各所述半导体芯片的配线层。
在所述低矮化步骤之后，还能够具有保护膜形成步骤：在所述低矮化步骤之后，在各所述半导体芯片的周围以及所述第一基板的所述预定面上形成保护膜。
在所述低矮化步骤之后，还能够具有第二接合步骤：将由与所述第一基板相同的材料构成的第二基板接合在所述第一基板的所述预定面上；和布线步骤：从所述第二基板侧形成各所述半导体芯片的配线层。
在所述低矮化步骤之后，还能够具有切割步骤：在所述低矮化步骤之后，在相邻的所述半导体芯片之间对所述第一基板进行切割和划分。
根据本发明的第三方面的半导体装置的制造方法包括：第一接合步骤：将多个半导体芯片接合在第一基板的预定面上，所述第一基板是具有耐湿性的透明基板；和第二接合步骤：将由与所述第一基板相同的材料构成且包括多个凹槽的第二基板接合至所述第一基板的所述预定面，所述多个凹槽覆盖各所述半导体芯片并且与各所述半导体芯片具有间隙。
在所述第二接合步骤之后，还能够具有布线步骤：在所述第二接合步骤之后，从所述第一基板侧形成各所述半导体芯片的配线层。
在所述布线步骤之后，还能够具有切割步骤：在相邻的所述半导体芯片之间对所述第一基板和所述第二基板进行切割和划分。
根据本发明的第四方面的集成基板包括：第一基板，所述第一基板是具有耐湿性的透明基板，并且具有形成在预定面上的多个凹槽；和多个半导体芯片，所述多个半导体芯片布置在所述基板的所述凹槽中，并且包括被所述凹槽的内表面覆盖的侧面以及与所述侧面垂直的第一表面。
还能够设置有第二基板，所述第二基板由与所述第一基板相同的材料构成，接合至所述第一基板的所述预定面，并且覆盖各所述半导体芯片的与所述第一表面相反的第二表面。
在各所述半导体芯片与所述第一基板的所述凹槽之间能够设置有间隙。
所述第一基板能够由玻璃制成。
根据本发明的第五方面的电子设备，包括：半导体装置；信号处理单元，所述信号处理单元被构造为处理所述半导体装置的信号，其中，所述半导体装置包括：半导体芯片；和保护部件，所述保护部件是具有耐湿性的透明保护部件，所述保护部件被构造为覆盖与所述半导体芯片的侧面垂直的第一表面和与所述第一表面相反的第二表面中的至少一者和所述侧面。
在本发明的第一方面，与半导体芯片的侧面垂直的第一表面和与第一表面相反的第二表面中的至少一者和侧面被保护部件覆盖。
在本发明的第二方面，在具有耐湿性的透明的第一基板的预定面上形成半导体芯片将被插入的多个凹槽，将多个半导体芯片接合到各凹槽中，且降低半导体芯片或基板的高度中的至少一者使得半导体芯片的高度匹配基板的预定面的高度。
在本发明的第三方面，将多个半导体芯片接合至具有耐湿性的透明的第一基板的预定面，且将由与第一基板相同的材料构成且包括多个凹槽的第二基板接合至第一基板的预定面，多个凹槽具有与各半导体芯片的间隙并且覆盖各半导体芯片。
在本发明的第四方面，侧面和与各半导体芯片的侧面垂直的第一表面被第一基板的凹槽的内表面覆盖。
在本发明的第四方面，与电子设备的半导体芯片的侧面垂直的第一表面和与第一表面相反的第二表面中的至少一者和侧面被保护部件覆盖。
本发明的有益效果
根据本发明的第一方面至第五方面，能够提高半导体装置的耐湿性。
注意，这里所述的效果未必是限制性的，且可以是本发明所述的任何效果。
附图说明
图1是应用本发明的半导体装置的第一实施例的示意性横截面图。
图2用于说明图1的半导体装置的制造方法。
图3用于说明图1的半导体装置的制造方法。
图4用于说明图1的半导体装置的制造方法。
图5是应用本发明的半导体装置的第二实施例的示意性横截面图。
图6是应用本发明的半导体装置的第三实施例的示意性横截面图。
图7是应用本发明的半导体装置的第四实施例的示意性横截面图。
图8用于说明图7的半导体装置的制造方法。
图9用于说明图7的半导体装置的制造方法。
图10是应用本发明的半导体装置的第五实施例的示意性横截面图。
图11用于说明图10的半导体装置的制造方法。
图12用于说明图10的半导体装置的制造方法。
图13用于说明图10的半导体装置的制造方法。
图14用于说明图10的半导体装置的制造方法。
图15是应用本发明的半导体装置的第六实施例的示意性横截面图。
图16用于说明图15的半导体装置的制造方法。
图17是应用本发明的成像元件的示例性示意构造的框图。
图18是图像传感器的示例性用途。
图19是应用本发明的电子设备的示例性构造的框图。
具体实施方式
下面将参照附图详细说明本发明的实施方式(下面被称为实施例)。注意，将以下面的顺序进行说明。
1.第一实施例
2.第二实施例(保护部件和粘接部被半导体装置的安装面上的保护膜覆盖的示例)
3.第三实施例(使用WCSP芯片的示例)
4.第四实施例(半导体芯片的整个表面被保护膜覆盖的示例)
5.第五实施例(应用于具有凹腔结构的半导体装置的第一示例)
6.第六实施例(应用于具有凹腔结构的半导体装置的第二示例)
7.本发明的应用例
8.变型例
<1.第一实施例>
首先，将参照图1至图4说明本发明的第一实施例。
{半导体装置100的示例性构造}
图1是应用本发明的半导体装置100的示意性横截面图。
半导体装置100包括半导体芯片101、粘接部102、保护部件103、再配线层104、焊接掩模105和焊料球106。
半导体芯片101也被称为半导体裸片(semiconductor die)或被简称为裸片(die)，并且包括器件部101A和半导体基板101B。在器件部101A上，例如，形成有半导体芯片101的主元件和电路等。例如，在半导体装置100是成像元件的情况下，器件部101A上形成有光电二极管、晶体管、栅极电极、滤色器、片上透镜和配线等。
半导体基板101B包括例如硅基板，并且用作用于支撑器件部101A的支撑基板等。
半导体芯片101的待被安装在基板上的面(即，与垂直于侧面的安装面相对的面，下文中称为器件部101A的表面)和侧面完全被玻璃保护部件103覆盖。半导体芯片101和保护部件103例如使用由粘合剂形成的粘接部102来接合。
再配线层104穿过半导体基板101B，并将器件部101A连接至半导体装置100的安装面。注意，在再配线层104穿过半导体基板101B的部分，在再配线层104和半导体基板101B之间布置有绝缘部件，图1省略了绝缘部件的图示。
焊接掩模105覆盖半导体芯片101的安装面的未形成有再配线层104的部分，并且保护安装面。
焊料球106设置于再配线层104的从焊接掩模105露出的这一部分。
{半导体装置100的制造方法}
接着，将参照图2至图4说明半导体装置100的制造方法。
在步骤1中，在用作半导体装置100的保护部件103的玻璃基板151中形成多个凹槽151A，半导体芯片101将被插入凹槽151A中。凹槽151A的外周稍微大于半导体芯片101的外周，且凹槽151A的深度深于半导体芯片101的器件部101A的高度且浅于整个半导体芯片101的高度。
在步骤2中，将粘合剂152涂覆在玻璃基板151的各凹槽151A中。
在步骤3中，将半导体芯片101插入在玻璃基板151的各凹槽151A中，使得器件部101A的表面面向凹槽151A的底面。此时，半导体芯片101按压粘合剂152，粘合剂152分布于凹槽151A的整个内表面并形成粘接部102。然后，半导体芯片101经由粘接部102而被接合至玻璃基板151的凹槽151A的内部。
在步骤4中，将半导体基板101B的高度低矮化。换言之，去除半导体基板101B的从凹槽151A突出的部分，使得半导体基板101B的表面的高度与玻璃基板151的表面的高度相同。通过这样的低矮化，使各半导体基板101B的侧面和器件部101A的表面被凹槽151A的内面覆盖。
注意，在步骤4中，例如，通过半导体芯片101的半导体基板101B和玻璃基板151的低矮化，半导体基板101B的表面的高度可以匹配玻璃基板151的表面的高度。可替代地，例如，在半导体芯片101的高度低于凹槽151A的深度的情况下，通过降低玻璃基板151的高度，半导体基板101B的表面的高度可以匹配玻璃基板151的表面的高度。
在步骤5中，形成再配线层104和焊接掩模105。例如，在半导体芯片101的安装面(不被玻璃基板151覆盖的面)这一侧形成用来将半导体芯片101的安装面连接至器件部101A的再配线层104。注意，在步骤5中，例如，在已经形成布置在再配线层104和半导体基板101B之间的绝缘部件之后，形成再配线层104。然而，图3省略了绝缘部件的图示。此外，将焊接掩模105形成在半导体芯片101的安装面的未形成有再配线层104的部分上。
在步骤6中，在再配线层104的表面上设置用于将半导体装置100安装在基板上的焊料球106。
在步骤7中，必要时将玻璃基板151的高度低矮化。换言之，降低玻璃基板151的底面侧，且使玻璃基板151变薄。注意，执行步骤7不是必要的。此外，可以在步骤4和步骤5之间执行步骤7。
在步骤8中，进行切割。换言之，切掉相邻半导体芯片101之间的玻璃基板151，且将半导体装置100分成各个单件。
注意，上面的步骤可以由单个公司或工厂执行，且可以由多个公司或工厂分别执行。例如，可以的是，单个公司或工厂执行步骤1至4或步骤1至7，该阶段获得的其上设置有多个半导体芯片101的基板(集成基板)被发货，且可以由其他公司或工厂执行后续的步骤。
如上所述，因为半导体装置100的侧面和器件部101A的表面完全被保护部件103覆盖，所以提高防止水分进入半导体装置100的性能，换言之，耐湿性。此外，保护部件103使半导体装置100的表面不易被划伤。因此，例如，半导体装置100能够通过直接安装在电子基板上来用作电子设备，而无需将半导体装置100密封在常规的半导体封装中。
此外，因为在步骤8(切割步骤)中，仅切割玻璃基板151，所以加工性极好，且提高了半导体装置100的质量。
<2.第二实施例>
接着，将参照图5说明本发明的第二实施例。
图5是应用本发明的半导体装置200的示意性横截面图。注意，在图5中，使用相同的附图标记来分别标注与图1的部件对应的部件。
半导体装置200与图1的半导体装置100的不同之处在于在半导体装置200的安装面上形成有保护膜201。保护膜201包括例如SiN膜，并且完全覆盖粘接部102和保护部件103的设置在半导体装置200的安装面(不被保护部件103覆盖的面)侧的表面。
例如，在图3的步骤4或步骤5后，在玻璃基板151的形成有凹槽的表面上将保护膜201形成的各半导体芯片101的周围(各半导体芯片101之间)。
因此，能够防止水分进入半导体装置200的安装面，且进一步提高耐湿性。
注意，优先的是，保护膜201完全覆盖半导体装置200的安装面上的至少粘接部102，且保护膜201不必完全覆盖保护部件103。
<3.第三实施例>
接着，将参照图6说明本发明的第三实施例。
图6是应用本发明的半导体装置300的示意性横截面图。注意，在图5中，使用相同的附图标记来分别标注与图1的部件对应的部件。
半导体装置300与图1的半导体装置100的不同之处在于设置半导体芯片301来代替半导体芯片101
半导体芯片301使用晶圆级芯片尺寸封装(WCSP)技术来制造，并且包括层叠的盖玻璃301A、器件部301B和半导体基板301C。换言之，半导体芯片301与半导体芯片101的不同之处在于：器件部301B的表面被盖玻璃301A覆盖，且被保护。
此外，半导体芯片301的侧面和盖玻璃301A的表面完全被保护部件103覆盖，且提高了耐水性。
注意，与上述的第二实施例一样，可以设置覆盖粘接部102和保护部件103的位于半导体装置300的安装面侧的表面的保护膜。
<4.第四实施例>
接着，将参照图7至图9说明本发明的第四实施例。
{半导体装置400的示例性构造}
图7是应用本发明的半导体装置400的示意性横截面图。注意，在图5中，使用相同的附图标记来分别标注与图1的部件对应的部件。
半导体装置400与图1的半导体装置100的不同之处在于形成粘接部401、保护部件402和再配线层403来代替再配线层104和焊接掩模105。
具体地，半导体芯片101的安装面经由例如包括粘合剂的粘接部401被玻璃保护部件402覆盖。保护部件402不仅覆盖半导体芯片101的安装面，而且覆盖粘接部102和保护部件103的位于半导体装置400的安装面侧的表面。
再配线层403穿过半导体基板101B、粘接部401和保护部件402，并且将器件部101A连接至半导体装置400的安装面。
焊料球106设置于再配线层403的从保护部件402露出的部分。
{半导体装置400的制造方法}
接着，将参照图8和图9说明半导体装置400的制造方法。
注意，步骤1至步骤4类似于上面参照图2和图3所述的关于半导体装置100的步骤1至步骤4。
在步骤5中，将粘合剂部件涂覆在玻璃基板151的露出半导体基板101B(形成有凹槽151A的这一侧)的表面上，并且形成粘接部401。然后，将用于半导体装置400的保护部件402的玻璃基板451接合在粘接部401上。因此，玻璃基板151和451经由粘接部401彼此接合，且使用玻璃基板151和451覆盖各半导体芯片101的四周。
在步骤6中，减小玻璃基板451的厚度。
在步骤7中，形成再配线层403。例如，从玻璃基板451侧形成用来将半导体装置400的安装面连接至器件部101A的再配线层403。
在步骤8中，在再配线层403的表面上设置用来将半导体装置400安装在基板上的焊料球106。
在步骤9中，类似于图4的步骤7，减小玻璃基板151的厚度，且使玻璃基板151变薄。注意，执行步骤9不是必要的。此外，可以在步骤6和步骤7之间执行步骤9。
在步骤10中，进行切割。换言之，切掉相邻半导体芯片101之间的玻璃基板151和451，且将半导体装置400分成各个单件。
注意，上面的步骤可以由单个公司或工厂执行，且可以由多个公司或工厂分别执行。例如，可以的是，单个公司或工厂执行步骤1至5，1至6，1至8，或1至9，并且该阶段获得的其上设置有多个半导体芯片101的基板(集成基板)被发货，且可以由其他公司或工厂执行后续的步骤。
如上所述，因为半导体装置400的四周几乎完全被保护部件103和保护部件402覆盖，所以进一步提高了耐水性。
此外，因为在切割步骤中，仅切开玻璃基板151和451，所以加工性极好，且提高了半导体装置100的质量。
<5.第五实施例>
接着，将参照图10至图14说明本发明的第五实施例。
{半导体装置500a的示例性构造}
图10是应用本发明的半导体装置500a的示意性横截面图。注意，在图10中，使用相同的附图标记来分别标注与图7的部件对应的部件。
半导体装置500a与图7的半导体装置400的不同之处在于：添加保护部件501、粘接部503、保护部件504和再配线层505来代替保护部件103、粘接部401、保护部件402和再配线层403，去除粘接部102，且设置间隙502。
半导体装置500a是具有所谓的凹腔结构的半导体装置，其中，间隙502设置在半导体芯片101和保护部件501之间。
在半导体装置500a中，半导体芯片101的器件部101A的整个表面被玻璃保护部件501覆盖，且半导体芯片101的除了侧面的上端以外的整个表面被保护部件501覆盖。此外，玻璃保护部件504经由粘接部503接合至半导体芯片101的安装面，且半导体芯片101的整个安装面被保护部件504覆盖。此外，保护部件504覆盖间隙502，并且覆盖保护部件501的位于半导体装置500a的安装面侧的整个表面。
再配线层505穿过半导体基板101B、粘接部503和保护部件504，并且将器件部101A连接至半导体装置500a的安装面。
焊料球106设置在再配线层505的从保护部件504露出的部分上。
{半导体装置500a的制造方法}
接着，将参照图11至图14说明半导体装置500a的制造方法。
在步骤1中，将粘合剂552涂覆在玻璃基板551的上表面。
在步骤2中，经由粘合剂552将半导体芯片101的位于器件部101A侧的表面接合至玻璃基板551。
在步骤3中，进行半导体芯片101的半导体基板101B的高度的低矮化。
在步骤4中，将粘合剂554涂覆在用于半导体装置500a的保护部件504的玻璃基板553的上表面。
在步骤5中，经由粘合剂554将半导体芯片101的位于半导体基板101B侧的表面接合至玻璃基板553。
在步骤6中，去除玻璃基板551和粘合剂552。
在步骤7中，在玻璃基板553的接合面上，使用粘合剂554在半导体芯片101之间进行灌封。
在步骤8中，经由粘合剂554将用于半导体装置500a的保护部件501的玻璃基板555接合至玻璃基板553。这里，在玻璃基板555中形成有各半导体芯片101被插入的凹槽。通过此凹槽，半导体芯片101的侧面和器件部101A的表面被玻璃基板555覆盖，且间隙502形成在半导体芯片101和玻璃基板555之间。
此外，在步骤7中，通过使用粘合剂554在半导体芯片101之间进行灌封，玻璃基板553与玻璃基板555之间的粘合剂554的厚度厚于玻璃基板553与半导体芯片101之间的粘合剂554的厚度。因此，在半导体芯片101的侧面位于半导体基板101B侧的端部处，存在不被玻璃基板555(保护部件501)覆盖的部分。
在步骤9中，将玻璃基板553低矮化。注意，步骤9的图相对于步骤8的图是翻转的。
在步骤10中，形成再配线层505。例如，从玻璃基板553这侧形成用来将半导体装置500a的安装面连接至器件部101A的再配线层505。
在步骤11中，在再配线层505的表面上设置用来将半导体装置500a安装在基板上的焊料球106。
在步骤12中，进行切割。换言之，切掉相邻半导体芯片101之间的玻璃基板553和555，且将半导体装置500a分成各个单件。
注意，上面的步骤可以由单个公司或工厂执行，且可以由多个公司或工厂分别执行。例如，可以的是，单个公司或工厂执行步骤1至8，1至9，或1至11，该阶段获得的其上设置有多个半导体芯片101的基板(集成基板)被发货，且可以由其他公司或工厂执行后续的步骤。
如上所述，在具有凹腔结构的半导体装置500a中，半导体芯片101的几乎整个表面能够被保护部件501和504覆盖，且提高了耐水性。
此外，因为在切割步骤中，仅切开玻璃基板553和555，所以加工性极好，且提高半导体装置500a的质量。
<6.第六实施例>
接着，将参照图15和图16说明本发明的第六实施例。
{半导体装置500b的示例性构造}
图15是应用本发明的半导体装置500b的示意性横截面图。注意，在图15中，使用相同的附图标记来分别标注与图10的部件对应的部件。
半导体装置500b与图10的半导体装置500a的不同之处在于保护部件501覆盖半导体芯片101。换言之，在半导体装置500b中，半导体芯片101的侧面完全被保护部件501覆盖。因此，与半导体装置500a相比，进一步提高了半导体装置500b的耐水性。
{半导体装置500b的制造方法}
接着，将参照图16说明半导体装置500b的制造方法。
半导体装置500b的制造方法与半导体装置500a的制造方法的不同之处在于：在图12的步骤6和图13的步骤7之间添加步骤a。
具体地，在步骤a中，将半导体芯片101之间的粘合剂554从玻璃基板553的接合面去除。
因此，当在步骤7中使用粘合剂554在半导体芯片101之间进行灌封时，半导体芯片101之间的粘合剂554的量小于制造半导体装置500a时的量。因此，在步骤8中(图13)，当将玻璃基板555接合至玻璃基板553时，玻璃基板553与玻璃基板555之间的粘合剂554的厚度大致等于玻璃基板553与半导体芯片101之间的粘合剂554的厚度。因此，半导体芯片101的侧面完全被玻璃基板555(保护部件501)覆盖。
<7.本发明的应用例>
{应用于成像元件的应用例}
应用本发明的半导体装置例如能够是如上所述的成像元件。
图17是应用本发明的成像元件600的示例性构造的框图。
成像元件600包括像素区域611、垂直驱动电路612、列信号处理电路613、水平驱动电路614、输出电路615和控制电路616。
像素区域611是用于接收由光学系统(未被示出)收集的光的光接收面。在像素区域611中，多个像素621以矩阵方式布置，且各像素621经由针对各行的水平信号线622连接至垂直驱动电路612且经由针对各列的垂直信号线623连接至列信号处理电路613。多个像素621中的各者输出与接收的光量对应的像素信号，且被照物体的待被形成在像素区域611上的图像由像素信号构建。
垂直驱动电路612经由水平信号线622将驱动信号供给至像素621，该驱动信号用来以像素621的行为单位顺序地驱动(传输、选择、复位等)布置在像素区域611中的多个像素621。例如，垂直驱动电路612控制像素区域611中各像素621的曝光时间、读取扫描等。此外，例如，垂直驱动电路612如后文所述地并行地对像素区域611中各像素621的像素信号进行多条线的读取扫描，并且在将被进行另一读取扫描的读取行的位置的基础上控制迁移进行各读取扫描的读取行的时序。
列信号处理电路613对经由垂直信号线623从多个像素621中的各者输出的像素信号进行相关双采样(CDS)处理，以对像素信号进行A/D转换且去除复位噪声。例如，列信号处理电路613包括与像素621的列的数量对应的多个列处理单元(未被示出)，并且能够对像素621的各列并行地进行CDS处理。
水平驱动电路614将驱动信号供给至列信号处理电路613，该驱动信号用来使列信号处理电路613以布置在像素区域611中的多个像素621的各列为单位将像素信号顺序地输出至输出信号线624。
输出电路615在取决于水平驱动电路614的驱动信号的时刻对经由输出信号线624从列信号处理电路613供给来的像素信号进行放大，并且将放大的信号输出至后级的信号处理电路。
控制电路616控制成像元件600中各单元的驱动。例如，控制电路616产生与各单元的驱动周期对应的时钟信号，并且将该信号供给至各单元。
图18是成像元件600的示例性用途。
上述的成像元件600例如能够用在如下感测诸如可见光、红外光、紫外光和X射线等光的各种情况。
·对将被用于观赏的图像进行成像的装置，诸如数码相机和具有相机功能的便携式装置等
·用于交通的装置，诸如用于为了自动停车、驾驶员状态识别等安全驾驶而对汽车的前方、后方、周围、内部等进行成像的车载传感器，用于监视行驶车辆和道路的监视相机，和用于测量车辆之间距离的测距传感器等
·用于诸如电视机(TV)、冰箱、空调等家电设备，以对用户的手势进行成像且根据该手势而被操作的装置等
·用于医疗护理和健康护理的装置，诸如内窥镜、通过接收红外光进行血管造影的器械等
·用于安全的装置，诸如安全监视相机和用于个人验证的相机等
·用于美容的装置，诸如用于拍摄皮肤的皮肤测量仪和用于拍摄头皮的显微镜等
·用于运动的装置，诸如动作相机和用于运动的可穿戴相机等
·用于农业的装置，诸如用于监视农田和农作物状况的相机等
图19是应用成像元件的电子设备700的示例性构造。
例如，电子设备700是诸如数码照相机和摄影机等成像装置、诸如智能手机和平板型终端等移动终端装置等。
在图19中，电子设备700包括透镜701、成像元件702、DSP电路703、帧存储器704、显示单元705、记录单元706、操作单元707和电源单元708。此外，在电子设备700中，DSP电路703、帧存储器704、显示单元705、记录单元706、操作单元707和电源单元708经由总线709互相连接。
此外，作为成像元件702，能够应用图18中的成像元件600。
DSP电路703是用于对从成像元件702供给来的信号进行处理的信号处理电路。DSP电路703输出通过对来自成像元件702的信号进行处理而获得的图像数据。帧存储器704以帧为单位临时保存经过DSP电路703处理的图像数据。
例如，显示单元705包括诸如液晶面板和有机电致发光(EL)面板等面板型显示装置，并且显示成像元件702成像的动态图像或静态图像。记录单元706将成像元件702成像的动态图像或静态图像的图像数据记录至诸如半导体存储器或硬盘等记录介质。
操作单元707根据用户的操作输出关于电子设备700各种功能的操作指令。电源单元708将作为DSP电路703、帧存储器704、显示单元705、记录单元706和操作单元707的操作电源的各种电源适当地供给至作为供给目标的这些部件。
注意，应用本发明的成像元件的种类、构造等不限于上面的示例，且能够可选地改变。
例如，本发明能够应用于诸如CMOS图像传感器和CCD图像传感器等各种成像元件。
此外，例如，本发明能够应用于表面照射型和背面照射型CMOS图像传感器。
{其他应用例}
此外，例如，应用本发明的半导体装置能够应用于发光器件(例如，LED)、显示器件(例如，LCD面板和有机EL面板)等。
例如，在本发明应用于发光器件的情况下，半导体芯片101的器件部101A形成发光电路，且半导体基板101B形成发光单元的背面。类似地，例如，半导体芯片301的器件部301B形成发光电路，且半导体基板301C形成发光单元的背面。
此外，例如，在本发明应用于显示器件的情况下，半导体芯片101的器件部101A形成显示电路，且半导体基板101B形成显示单元的背面。类似地，例如，半导体芯片301的器件部301B形成显示电路，且半导体基板301C形成显示单元的背面。
<8.变型例>
在上面的说明中，已经说明了玻璃用于保护部件来保护半导体芯片101和301的示例。然而，可以使用玻璃以外的具有耐湿性的透明部件。注意，期望与玻璃类似的具有高切割加工性的部件。
此外，在上面的说明中，已经说明了使用粘合剂将半导体芯片101或301接合至玻璃基板的示例。然而，例如，能够通过除了使用粘合剂进行接合之外的方法将半导体芯片和玻璃基板彼此接合。例如，通过使半导体芯片101或301的表面以及玻璃基板中的各凹槽的内表面足够平坦，能够使用待被接合的表面之间的分子间作用力来接合半导体芯片和玻璃基板。
注意，本发明的实施例不限于上述的实施例，且能够不偏离本发明的范围的情况下做出各种变型例。
此外，例如，本发明能够具有下面的构造。
(1)
一种半导体装置，其包括：
半导体芯片；和
保护部件，所述保护部件是具有耐湿性的透明保护部件，所述保护部件被构造为覆盖与所述半导体芯片的侧面垂直的第一表面和与所述第一表面相反的第二表面中的至少一者和所述侧面。
(2)
根据(1)所述的半导体装置，还包括：
配线层，所述配线层从所述第一表面和所述第二表面之中的不被所述保护部件覆盖的面这侧形成。
(3)
根据(2)所述的半导体装置，还包括：
保护膜，所述保护膜被构造为在未被所述保护部件覆盖的表面侧覆盖所述半导体芯片与所述保护部件之间的粘接部。
(4)
根据(1)所述的半导体装置，其中，
所述第一表面和所述第二表面均被所述保护部件覆盖，且
所述半导体装置还包括形成在所述保护部件的所述第二表面侧的配线层。
(5)
根据(4)所述的半导体装置，其中，
在所述第一表面和所述侧面与所述保护部件之间设置有间隙。
(6)
根据(1)至(5)中任一项所述的半导体装置，其中，
所述保护部件由玻璃制成。
(7)
根据(1)至(6)中任一项所述的半导体装置，其中，
所述半导体芯片构成成像元件。
(8)
一种半导体装置制造方法，其包括：
凹槽形成步骤：在第一基板的预定面中形成半导体芯片将被插入的多个凹槽，所述第一基板是具有耐湿性的透明基板；
第一接合步骤：将所述多个半导体芯片中的各者接合至所述凹槽中；和
低矮化步骤：通过降低所述半导体芯片和所述基板中的至少一者的高度，使各所述半导体芯片的高度匹配所述基板的所述预定面的高度。
(9)
根据(8)所述的半导体装置制造方法，还包括：
布线步骤：在所述低矮化步骤之后，在所述基板上从所述预定面侧形成各所述半导体芯片的配线层。
(10)
根据(8)所述的半导体装置制造方法，还包括：
保护膜形成步骤：在所述低矮化步骤之后，在各所述半导体芯片的周围以及所述第一基板的所述预定面上形成保护膜。
(11)
根据(8)所述的半导体装置制造方法，还包括所述低矮化步骤之后的：
第二接合步骤：将由与所述第一基板相同的材料构成的第二基板接合在所述第一基板的所述预定面上；和
布线步骤：从所述第二基板侧形成各所述半导体芯片的配线层。
(12)
根据(8)至(11)中任一项所述的半导体装置制造方法，还包括：
切割步骤：在所述低矮化步骤之后，在相邻的所述半导体芯片之间对所述第一基板进行切割和划分。
(13)
一种半导体装置制造方法，其包括：
第一接合步骤：将多个半导体芯片接合在第一基板的预定面上，所述第一基板是具有耐湿性的透明基板；和
第二接合步骤：将由与所述第一基板相同的材料构成且包括多个凹槽的第二基板接合至所述第一基板的所述预定面，所述多个凹槽覆盖各所述半导体芯片并且与各所述半导体芯片具有间隙。
(14)
根据(13)所述的半导体装置制造方法，还包括：
布线步骤：在所述第二接合步骤之后，从所述第一基板侧形成各所述半导体芯片的配线层。
(15)
根据(13)或(14)所述的半导体装置制造方法，还包括：
切割步骤：在所述布线步骤之后，在相邻的所述半导体芯片之间对所述第一基板和所述第二基板进行切割和划分。
(16)
一种集成基板，其包括：
第一基板，所述第一基板是具有耐湿性的透明基板，并且具有形成在预定面上的多个凹槽；和
多个半导体芯片，所述多个半导体芯片布置在所述基板的所述凹槽中，并且包括被所述凹槽的内表面覆盖的侧面以及与所述侧面垂直的第一表面。
(17)
根据(16)所述的集成基板，还包括：
第二基板，所述第二基板由与所述第一基板相同的材料构成，接合至所述第一基板的所述预定面，并且覆盖各所述半导体芯片的与所述第一表面相反的第二表面。
(18)
根据(17)所述的集成基板，其中，
在各所述半导体芯片与所述第一基板的所述凹槽之间设置有间隙。
(19)
根据(16)至(18)中任一项所述的集成基板，其中，
所述第一基板由玻璃制成。
(20)
一种电子设备，其包括：
半导体装置；
信号处理单元，所述信号处理单元被构造为处理所述半导体装置的信号，其中，
所述半导体装置包括：
半导体芯片；和
保护部件，所述保护部件是具有耐湿性的透明保护部件，所述保护部件被构造为覆盖与所述半导体芯片的侧面垂直的第一表面和与所述第一表面相反的第二表面中的至少一者和所述侧面。
附图标记的列表
100 半导体装置
101 半导体芯片
101A 器件部
101B 半导体基板
102 粘接部
103 保护部件
104 再配线层
105 焊接掩模
106 焊料球
151 玻璃基板
151A 凹槽
152 粘合剂
200 半导体装置
201 保护膜
300 半导体装置
301 半导体芯片
301A 盖玻璃
301B 器件部
301C 半导体基板
400 半导体装置
401 粘接部
402 保护部件
403 再配线层
451 玻璃基板
500a，500b 半导体装置
501 保护部件
502 间隙
503 粘接部
504 保护部件
505 再配线层
551 玻璃基板
552 粘合剂
553 玻璃基板
554 粘合剂
555 玻璃基板
600 成像元件
700 电子设备
702 成像元件

Claims (20)

1.一种半导体装置，其包括：
半导体芯片；和
保护部件，所述保护部件是具有耐湿性的透明保护部件，所述保护部件被构造为覆盖垂直于所述半导体芯片的侧面的第一表面和与所述第一表面相对的第二表面中的至少一者和所述侧面。
2.根据权利要求1所述的半导体装置，还包括：
配线层，所述配线层从所述第一表面和所述第二表面之中的未被所述保护部件覆盖的表面侧形成。
3.根据权利要求2所述的半导体装置，还包括：
保护膜，所述保护膜被构造为在未被所述保护部件覆盖的表面侧覆盖所述半导体芯片与所述保护部件之间的粘接部。
4.根据权利要求1所述的半导体装置，其中，
所述第一表面和所述第二表面均被所述保护部件覆盖，且
所述半导体装置还包括形成在所述保护部件的所述第二表面侧的配线层。
5.根据权利要求4所述的半导体装置，其中，
在所述第一表面和所述侧面与所述保护部件之间设置有间隙。
6.根据权利要求1所述的半导体装置，其中，
所述保护部件由玻璃制成。
7.根据权利要求1所述的半导体装置，其中，
所述半导体芯片构成成像元件。
8.一种半导体装置制造方法，其包括：
凹槽形成步骤：在第一基板的预定面中形成半导体芯片将被插入的多个凹槽，所述第一基板是具有耐湿性的透明基板；
第一接合步骤：将多个所述半导体芯片接合至各所述凹槽中；和
低矮化步骤：通过降低所述半导体芯片和所述基板中的至少一者的高度，使各所述半导体芯片的高度匹配所述基板的所述预定面的高度。
9.根据权利要求8所述的半导体装置制造方法，还包括：
布线步骤：在所述低矮化步骤之后，从所述基板的所述预定面侧形成各所述半导体芯片的配线层。
10.根据权利要求8所述的半导体装置制造方法，还包括：
保护膜形成步骤：在所述低矮化步骤之后，在所述第一基板的所述预定面上，在各所述半导体芯片的周围形成保护膜。
11.根据权利要求8所述的半导体装置制造方法，还包括所述低矮化步骤之后的：
第二接合步骤：将由与所述第一基板相同的材料构成的第二基板接合在所述第一基板的所述预定面上；和
布线步骤：从所述第二基板侧形成各所述半导体芯片的配线层。
12.根据权利要求8所述的半导体装置制造方法，还包括：
切割步骤：在所述低矮化步骤之后，在相邻的所述半导体芯片之间对所述第一基板进行切割和划分。
13.一种半导体装置制造方法，其包括：
第一接合步骤：将多个半导体芯片接合在第一基板的预定面上，所述第一基板是具有耐湿性的透明基板；和
第二接合步骤：将由与所述第一基板相同的材料构成且包括多个凹槽的第二基板接合至所述第一基板的所述预定面，所述多个凹槽覆盖各所述半导体芯片并且与各所述半导体芯片具有间隙。
14.根据权利要求13所述的半导体装置制造方法，还包括：
布线步骤：在所述第二接合步骤之后，从所述第一基板侧形成各所述半导体芯片的配线层。
15.根据权利要求13所述的半导体装置制造方法，还包括：
切割步骤：在所述布线步骤之后，在相邻的所述半导体芯片之间对所述第一基板和所述第二基板进行切割和划分。
16.一种集成基板，其包括：
第一基板，所述第一基板是具有耐湿性的透明基板，并且具有形成在预定面上的多个凹槽；和
多个半导体芯片，所述多个半导体芯片布置在所述基板的所述凹槽中，并且包括被所述凹槽的内表面覆盖的侧面以及与所述侧面垂直的第一表面。
17.根据权利要求16所述的集成基板，还包括：
第二基板，所述第二基板由与所述第一基板相同的材料构成，接合至所述第一基板的所述预定面，并且覆盖各所述半导体芯片的与所述第一表面相反的第二表面。
18.根据权利要求17所述的集成基板，其中，
在各所述半导体芯片与所述第一基板的所述凹槽之间设置有间隙。
19.根据权利要求16所述的集成基板，其中，
所述第一基板由玻璃制成。
20.一种电子设备，其包括：
半导体装置；
信号处理单元，所述信号处理单元被构造为处理所述半导体装置的信号，其中，
所述半导体装置包括：
半导体芯片；和
保护部件，所述保护部件是具有耐湿性的透明保护部件，所述保护部件被构造为覆盖垂直于所述半导体芯片的侧面的第一表面和与所述第一表面相对的第二表面中的至少一者和所述侧面。
CN201780018848.9A 2016-03-31 2017-03-17 半导体装置、半导体装置制造方法、集成基板和电子设备 Active CN108886024B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-072166 2016-03-31
JP2016072166A JP2017183635A (ja) 2016-03-31 2016-03-31 半導体装置、半導体装置の製造方法、集積基板、及び、電子機器
PCT/JP2017/010862 WO2017169881A1 (ja) 2016-03-31 2017-03-17 半導体装置、半導体装置の製造方法、集積基板、及び、電子機器

Publications (2)

Publication Number Publication Date
CN108886024A true CN108886024A (zh) 2018-11-23
CN108886024B CN108886024B (zh) 2022-12-16

Family

ID=59964318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780018848.9A Active CN108886024B (zh) 2016-03-31 2017-03-17 半导体装置、半导体装置制造方法、集成基板和电子设备

Country Status (4)

Country Link
US (3) US10672724B2 (zh)
JP (1) JP2017183635A (zh)
CN (1) CN108886024B (zh)
WO (1) WO2017169881A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017183635A (ja) * 2016-03-31 2017-10-05 ソニー株式会社 半導体装置、半導体装置の製造方法、集積基板、及び、電子機器
US10998361B2 (en) * 2018-09-22 2021-05-04 Omnivision Technologies, Inc. Image-sensor package and associated method
KR102477355B1 (ko) * 2018-10-23 2022-12-15 삼성전자주식회사 캐리어 기판 및 이를 이용한 기판 처리 장치
WO2020105119A1 (ja) 2018-11-20 2020-05-28 オリンパス株式会社 内視鏡用撮像装置、および内視鏡
CN113078149B (zh) * 2021-03-12 2023-11-10 上海易卜半导体有限公司 半导体封装结构、方法、器件和电子产品
CN113078148B (zh) * 2021-03-12 2024-03-26 上海易卜半导体有限公司 半导体封装结构、方法、器件和电子产品
CN113097201B (zh) * 2021-04-01 2023-10-27 上海易卜半导体有限公司 半导体封装结构、方法、器件和电子产品
WO2023145588A1 (ja) * 2022-01-28 2023-08-03 リンテック株式会社 硬化性樹脂フィルム、複合シート、半導体チップ、及び半導体チップの製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1406455A (zh) * 2000-02-25 2003-03-26 揖斐电株式会社 多层印刷电路板以及多层印刷电路板的制造方法
CN1901173A (zh) * 2005-07-18 2007-01-24 台达电子工业股份有限公司 芯片封装结构
CN101017785A (zh) * 2006-02-10 2007-08-15 矽品精密工业股份有限公司 半导体堆栈结构及其制法
CN101090098A (zh) * 2006-06-16 2007-12-19 索尼株式会社 半导体装置及其制造方法
CN102484079A (zh) * 2009-06-01 2012-05-30 住友化学株式会社 电子器件的封装工艺及结构
US20150116971A1 (en) * 2013-10-25 2015-04-30 Seiko Instruments Inc. Electronic device and method of manufacturing electronic device
WO2015111419A2 (en) * 2014-01-27 2015-07-30 Sony Corporation Image sensor having improved dicing properties, manufacturing apparatus, and manufacturing method of the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363380A (ja) * 2003-06-05 2004-12-24 Sanyo Electric Co Ltd 光半導体装置およびその製造方法
TWI261931B (en) * 2005-03-18 2006-09-11 Advanced Semiconductor Eng Package of image sensor device and formation thereof
JP5082542B2 (ja) * 2007-03-29 2012-11-28 ソニー株式会社 固体撮像装置
US20130127879A1 (en) * 2011-11-18 2013-05-23 Qualcomm Mems Technologies, Inc. Glass-encapsulated pressure sensor
DE102012005546A1 (de) * 2012-03-21 2013-09-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mikrospiegelanordnung und Verfahren zur Herstellung einer Mikrospiegelanordnung
FR3008900B1 (fr) * 2013-07-25 2018-03-30 Centre Nat Rech Scient Nanoparticules lipidiques multicompartimentees
JP2017183635A (ja) * 2016-03-31 2017-10-05 ソニー株式会社 半導体装置、半導体装置の製造方法、集積基板、及び、電子機器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1406455A (zh) * 2000-02-25 2003-03-26 揖斐电株式会社 多层印刷电路板以及多层印刷电路板的制造方法
CN1901173A (zh) * 2005-07-18 2007-01-24 台达电子工业股份有限公司 芯片封装结构
CN101017785A (zh) * 2006-02-10 2007-08-15 矽品精密工业股份有限公司 半导体堆栈结构及其制法
CN101090098A (zh) * 2006-06-16 2007-12-19 索尼株式会社 半导体装置及其制造方法
CN102484079A (zh) * 2009-06-01 2012-05-30 住友化学株式会社 电子器件的封装工艺及结构
US20150116971A1 (en) * 2013-10-25 2015-04-30 Seiko Instruments Inc. Electronic device and method of manufacturing electronic device
WO2015111419A2 (en) * 2014-01-27 2015-07-30 Sony Corporation Image sensor having improved dicing properties, manufacturing apparatus, and manufacturing method of the same

Also Published As

Publication number Publication date
WO2017169881A1 (ja) 2017-10-05
US20210233874A1 (en) 2021-07-29
CN108886024B (zh) 2022-12-16
JP2017183635A (ja) 2017-10-05
US10672724B2 (en) 2020-06-02
US11004806B2 (en) 2021-05-11
US20190109099A1 (en) 2019-04-11
US20200251428A1 (en) 2020-08-06

Similar Documents

Publication Publication Date Title
CN108886024A (zh) 半导体装置、半导体装置制造方法、集成基板和电子设备
JP6957112B2 (ja) 固体撮像装置及び電子機器
JP6885331B2 (ja) 半導体装置およびその製造方法、並びに電子機器
US11924557B2 (en) Pinhole camera, electronic apparatus and manufacturing method
US20210302634A1 (en) Semiconductor chip and electronic apparatus
WO2017014025A1 (ja) 撮像素子、製造方法、半導体装置、および電子機器
US10748947B2 (en) Imaging device, manufacturing method, and electronic apparatus
CN108475686A (zh) 图像传感器、制造方法和电子设备
JPWO2016143553A1 (ja) 固体撮像装置および製造方法、半導体ウェハ、並びに電子機器
JP2021153335A (ja) 固体撮像素子及び電子機器
US11171170B2 (en) Image sensor package with flexible printed circuits
US10965895B2 (en) Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic device
US20180033813A1 (en) Semiconductor device, solid-state image pickup element, imaging device, and electronic apparatus
CN107078140B (zh) 固态成像装置、相机模块、以及电子装置
US10867856B2 (en) Semiconductor device and method of manufacturing the same, and electronic apparatus
TW202349696A (zh) 影像感測器封裝

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant